KR101022914B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101022914B1
KR101022914B1 KR1020080108849A KR20080108849A KR101022914B1 KR 101022914 B1 KR101022914 B1 KR 101022914B1 KR 1020080108849 A KR1020080108849 A KR 1020080108849A KR 20080108849 A KR20080108849 A KR 20080108849A KR 101022914 B1 KR101022914 B1 KR 101022914B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating layer
circuit board
printed circuit
blind via
Prior art date
Application number
KR1020080108849A
Other languages
English (en)
Other versions
KR20100049842A (ko
Inventor
고영관
박진범
문정호
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080108849A priority Critical patent/KR101022914B1/ko
Publication of KR20100049842A publication Critical patent/KR20100049842A/ko
Application granted granted Critical
Publication of KR101022914B1 publication Critical patent/KR101022914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 절연층과 제1금속층을 갖는 베이스 기판의 제1금속층을 패터닝하여 윈도우를 형성한 후, 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층을 에칭하여 회로용 홈 및 블라인드 비아홀을 형성하고, 이어서 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하여 회로패턴 및 블라인드 비아를 형성하는 것을 특징으로 한다.
인쇄회로기판, 플라즈마 에칭, 회로패턴, 블라인드 비아홀

Description

인쇄회로기판의 제조방법 {Method of manufacturing printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 좀 더 상세하게는, 본 발명은 플라즈마 에칭을 통해서 절연층을 에칭하여 음각 패턴을 형성하고 여기에 금속층을 충전하여 매립된 회로패턴 및 블라인드 비아를 형성함으로써 미세 회로를 보다 용이하게 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판의 사양도 소형화되고 있고, 그에 따른 제조공정의 개발도 가속화되고 있다. 또한, 이러한 인쇄회로기판의 소형화 추세에 따라 회로패턴 또한 미세 피치(fine pitch)화 되고 있다.
이러한 미세 피치의 패턴을 제조하는 방법으로 개발되어진 공정 중에서 일반적으로 사용되고 있는 것이 세미어디티브(semi-additive) 공법이다.
이하, 도 1 내지 도 3을 참조하여 종래의 세미어디티브 공법에 의한 인쇄회 로기판의 제조방법을 개략적으로 설명한다.
우선, 절연층(12)을 갖는 인쇄회로기판(11)의 전체 표면을 무전해 도금하여 얇은 구리층(13)으로 덮고, 드라이필름(14)을 도포하고 노광 및 현상하여 회로 형성용 개구부를 형성한 후, 전해 동도금을 통해서 상기 개구부에 전해 동도금층(15)을 형성한다(도 1 참조).
다음, 드라이필름(14)을 박리하여 제거하고(도 2 참조), 전해 동도금층(15)들 사이의 얇은 구리층(13)을 플래시에칭하여 회로패턴(15a+13a)을 형성한다(도 3 참조).
그러나, 상기와 같은 종래의 세미어디티브 공법에 의한 다층 인쇄회로기판의 제조에서는 회로가 미세해질수록 드라이필름 제거 후의 플래시에칭과 조도형성을 위한 표면에칭으로 인해 회로패턴 하부가 침식되어 들어가는 언더컷(under cut)에 의한 영향을 크게 받으며(도 3의 확대도 참조), 이는 신호전송 감쇠 및 신뢰성 저하를 초래하는 문제점이 있다. 또한, 상기의 플래시에칭과 조도형성을 위한 표면에칭으로 인해 에칭되는 만큼의 회로폭을 고려한 드라이필름의 설계와 이미징 과정을 거쳐야 하기 때문에 미세 피치 구현에 제약을 받는다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 플라즈마 에칭을 이용하여 트렌치 형태의 음각패턴과 블라인드 비아 홀을 형성하고 금속 충전을 통해서 매립된 회로패턴 및 비아를 구현함으로써 통상의 플래시에칭 공정을 생략하고 돌출되는 회로패턴 양 측면의 조도형성을 위한 표면에칭 공정을 생략하여 보다 미세한 회로를 구현할 수 있음을 발견하였고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 일 측면은 언더컷에 의한 문제를 방지할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 다른 측면은 보다 얇은 드라이필름이 사용 가능함에 따라 미세 회로 구현을 보다 용이하게 진행할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법은,
(a) 절연층과 상기 절연층 상에 형성된 제1금속층을 갖는 베이스 기판을 준비하는 단계;
(b) 상기 제1금속층을 패터닝하여 윈도우를 형성하는 단계;
(c) 상기 패터닝된 제1금속층을 레지스트로 하여 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층을 에칭하여 회로용 홈 및 블라인드 비아홀을 형성하는 단계; 및
(d) 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하여 회로패턴 및 블라인드 비아를 형성하는 단계;
를 포함하는 것을 특징으로 한다.
상기 방법에서, 상기 베이스 기판을 준비하는 단계는, 제1실시형태에 따라,
베이스 기판 상에 절연층을 적층하는 단계; 및
상기 절연층 상에 무전해 도금을 통해서 제1금속층을 형성하는 단계;
를 포함할 수 있다.
상기 베이스 기판을 준비하는 단계는, 또한 제2실시형태에 따라, 베이스 기판 상에 절연층이 코팅된 제1금속층을 적층하는 단계를 포함할 수 있다.
상기 윈도우를 형성하는 단계는,
상기 제1금속층 상에 감광성 에칭 레지스트를 도포하는 단계;
상기 에칭 레지스트를 노광, 현상하여 에칭 레지스트 패턴을 형성하는 단계; 및
상기 에칭 레지스트 패턴을 레지스트로 하여 상기 제1금속층을 패터닝하는 단계;
를 포함할 수 있다.
또한, 상기 제1금속층 패터닝 후 상기 에칭 레지스트 패턴을 제거하는 단계를 더욱 포함할 수 있다.
상기 회로용 홈 및 블라인드 비아홀을 형성하는 단계는,
상기 패터닝된 제1금속층을 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층의 일부를 에칭하여 회로용 홈 및 비아용 홈을 형성하는 단계; 및
상기 비아용 홈에 의해 노출된 부위의 나머지 절연층을 제거하고 베이스 기판의 표면을 노출시켜 블라인드 비아홀을 형성하는 단계;
를 포함할 수 있다.
여기서, 상기 나머지 절연층의 제거는 레이저 드릴 또는 2차 플라즈마 에칭을 통해서 수행될 수 있다.
상기 회로패턴 및 블라인드 비아를 형성하는 단계는,
상기 회로용 홈 및 블라인드 비아홀이 형성된 절연층에 무전해 도금을 통해서 시드층을 형성하는 단계; 및
상기 시드층에 전해 도금을 수행하여 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하는 단계;
를 포함할 수 있다.
또한, 상기 제2금속층 충전 후 상기 절연층 표면에 형성된 제1 및 제2금속층을 제거하여 평탄화하는 단계를 더욱 포함할 수 있다.
여기서, 상기 평탄화 단계는 물리적 연마 또는 화학적 에칭에 의해 수행될 수 있다.
상기 방법은 또한 상기 회로용 홈 및 블라인드 비아홀 형성 후 절연층에 밀착력 확보를 위하여 디스미어 처리하는 단계를 더욱 포함할 수 있다.
상기 방법은 또한 상기 회로패턴 및 블라인드 비아 형성 후 제1금속층을 제거하는 단계를 더욱 포함할 수 있다.
한편, 상기 베이스 기판은 단면 또는 양면 인쇄회로기판, 또는 다층 인쇄회로기판일 수 있다.
본 발명의 바람직한 또 다른 실시형태에 따른 인쇄회로기판의 제조방법은,
(a) 절연층과 상기 절연층 상에 형성된 제1금속층을 갖는 베이스 기판을 준비하는 단계;
(b) 상기 제1금속층을 1차 패터닝하여 제1윈도우를 형성하는 단계;
(c) 상기 패터닝된 제1금속층을 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 제1윈도우에 의해 노출된 부위의 절연층을 에칭하여 비아홀을 형성하는 단계;
(d) 상기 1차 패터닝된 제1금속층을 2차 패터닝하여 제2윈도우를 형성하는 단계;
(e) 상기 제1 및 제2의 윈도우에 의해 노출된 부위의 절연층의 일부를 2차 플라즈마 에칭을 통해서 제거하여 회로용 홈 및 블라인드 비아홀을 형성하는 단계;
(f) 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하여 회로패턴 및 블라인드 비아를 형성하는 단계;
를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기존의 세미어디티브 공법과 달리 플래시에칭 및 돌출된 회로패턴의 양 측면의 표면조도처리 공정을 삭제하여 언더컷을 방지하여 회로 손상 없이 기판 제작이 가능하다.
또한, 상술한 플래시에칭과 표면조도처리 공정을 삭제함으로써 제품의 신뢰성 향상 측면에서도 효율성이 크다.
나아가, 보다 얇은 드라이필름의 사용이 가능하여 보다 미세한 회로형성이 가능하다.
본 발명의 특징 및 이점들은 첨부된 도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전 적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일하거나 유사한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 또한, 본 발명을 설명함에 있어서, 발명의 특징부를 명확히 하는 동시에 설명의 편의를 위하여 기타 공지 기술에 대한 구체적인 설명은 생략될 수 있다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
도 4 내지 도 11은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름 단면도이며, 도 12 내지 도 19는 본 발명의 바람직한 또 다른 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름 단면도이다.
이하, 도 4 내지 도 11을 참조하여 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 설명한다.
우선, 절연층(102)과 상기 절연층(102) 상에 형성된 제1금속층(103)을 갖는 베이스 기판(101)을 준비한다.
제1실시예에 따르면, 상기 절연층(102)과 제1금속층(103)을 갖는 베이스 기판(101)의 준비는 베이스 기판(101) 상에 절연층(102)을 먼저 적층하고, 그 위에 무전해 도금을 통해서 시드층으로서 얇은 제1금속층(103)을 형성함으로써 수행될 수 있다.
제2실시예에 따르면, 상기 절연층(102)과 제1금속층(103)을 갖는 베이스 기판(101)의 준비는 베이스 기판(101) 상에 절연층이 코팅된 동박층(RCC; Resin Coated Copper)과 같은 절연층(102)이 코팅된 제1금속층(103)을 적층함으로써 수행될 수 있다.
여기서, 상기 베이스 기판(101)은 설명의 편의를 위하여 단일층으로 나타내었으나, 코어 기판 또는 내층 기판과 같은 통상의 하나 이상의 회로층과 수지 절연층으로 구성된 단면, 양면 또는 다층 인쇄회로기판이 사용된다.
상기 회로층과 수지 절연층으로는 당업계에서 통상적으로 적용되는 것이라면 특별히 한정되지 않고 사용 가능하며, 예를 들어, 구리 회로층과 유리 보강 섬유가 함침되거나 또는 함침되지 않은 에폭시계 수지 절연층을 사용하는 것이 전형적이다.
상기 절연층(102)으로는 특별히 한정되지 않고 인쇄회로기판 분야에서 사용되는 통상의 절연 수지가 사용될 수 있다. 또한, 상기 제1금속층(103)의 금속은 특별히 한정되는 것은 아니나, 구리를 사용하는 것이 비용적인 측면에서 유리하다.
다음, 상기 제1금속층(103)을 패터닝하여 윈도우를 형성한다(도 4∼7 참조).
좀 더 구체적으로는, 상기 제1금속층(103) 상에 드라이필름과 같은 감광성 에칭 레지스트(104)를 도포하고(도 4 참조), 노광 및 현상하여 에칭 레지스트 패턴(104a)을 형성한 후(도 5 참조), 상기 에칭 레지스트 패턴(104a)을 레지스트로 하여 오픈된 제1금속층(103)을 플래시에칭하여 제1금속층의 패턴(103a)을 형성하고(도 6 참조), 상기 에칭 레지스트 패턴(104a)을 박리하여 제거한다(도 7 참조). 이때, 상기 에칭 레지스트 패턴(104a)은 본 과정에서 제거하지 않고 후속 공정인 플라즈마 에칭 공정 후 제거할 수도 있다. 즉, 제1금속층의 두께가 얇으면 후속 공정에서의 플라즈마 에칭 시 플라즈마 에칭 레지스트로서 불완전하게 기능할 수 있으나, 에칭 레지스트 패턴(104a)이 잔존하는 상태에서 플라즈마 에칭을 수행하면, 제1금속층 패턴(103a)의 두께가 얇더라도 이러한 불완전한 역할을 보완할 수 있다.
다음, 상기 제1금속층의 패턴(103a)을 레지스트로 하여 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층(102)을 에칭하여 회로용 홈(105a, 105c) 및 블라인드 비아홀(106)을 형성한다(도 8∼9 참조).
좀 더 구체적으로는, 상기 제1금속층의 패턴(103a)을 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층(102)의 일부를 에칭하여 배선용 홈(105a)과 패드용 홈(105c)을 포함하는 회로용 홈 및 비아용 홈(105b)을 형성한 후(도 8 참조), 상기 비아용 홈(105b)에 의해 노출된 부위의 나머지 절연층(102)을 제거하고 베이스 기판(101)의 표면을 노출시켜 블라인드 비아홀(106)을 형성한다(도 9 참조). 이때, 상기 나머지 절연층의 제거는 레이저 드릴을 이용하여 수행되거나 또는 선택적으로 플라즈마 에칭을 통해서 수행될 수도 있다.
다음, 상기 회로용 홈(105a, 105c) 및 블라인드 비아홀(106)에 제2금속층(107)을 충전하여 회로패턴(108, 110) 및 블라인드 비아(109)를 형성한다(도 10∼11 참조).
좀 더 구체적으로는, 상기 회로용 홈(105a, 105c) 및 블라인드 비아홀(106)이 형성된 절연층(102)에 홀 가공 시 발생한 스미어 제거 및 밀착력 확보를 위하여, 예를 들어 과망간산을 이용한 디스미어 처리를 수행한 후, 무전해 도금을 통해서 시드층을 형성하고 전해 도금을 수행하여 상기 회로용 홈(105a, 105c) 및 블라인드 비아홀(106)에 제2금속층(107)을 충전한다. 상기 제2금속층의 금속은 제1금속층과 같이 특별히 한정되는 것은 아니나, 구리를 사용하는 것이 비용적인 측면에서 유리하다.
이때, 상술한 충전 과정에서 제2금속층이 절연층(102) 표면 위에까지 두껍게 형성되는 경우(도 10 참조), 통상의 물리적 연마 또는 화학적 에칭을 통해서 절연층(102) 표면에 형성된 제1금속층의 패턴(103a) 및 제2금속층(107)을 제거하여 평 탄화하는 과정이 더욱 수행될 수 있다(도 11 참조).
한편, 상술한 바와 같은 제2금속층(107)의 제거가 별도로 수행될 필요가 없을 경우에는, 제1금속층의 패턴(103a) 만이 개별적인 에칭 공정을 통해서 제거될 수 있다.
이처럼, 본 발명에서는 플래시에칭 및 돌출된 회로패턴 양 측면의 표면조도형성 공정을 생략함으로써 이러한 공정들에 기인한 패턴의 들뜸 불량을 해결할 수 있으며 보다 얇은 드라이필름의 사용이 가능하므로 미세 회로 구현을 보다 용이하게 수행할 수 있다.
이하, 도 12 내지 도 19를 참조하여 본 발명의 바람직한 또 다른 일 실시예에 따른 인쇄회로기판의 제조방법을 설명한다.
우선, 절연층(202)과 제1금속층(203)을 갖는 베이스 기판(201)을 준비하고, 상기 제1금속층(203)을 1차 패터닝하여 제1윈도우를 형성한다(도 12∼14 참조).
좀 더 상세하게는, 상기 제1금속층(203) 상에 드라이필름과 같은 감광성 에칭 레지스트(204)를 도포하고(도 12 참조), 노광 및 현상하여 에칭 레지스트 패턴(204a)을 형성한 후(도 13 참조), 상기 에칭 레지스트 패턴(204a)을 레지스트로 하여 오픈된 부위의 제1금속층(203)을 플래시에칭하여 제1금속층의 패턴(203a)을 형성한다(도 14 참조).
다음, 상기 제1금속층의 패턴(203a)을 에칭 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 제1윈도우에 의해 노출된 부위의 절연층(202)을 에칭하여 비아홀(205)을 형성한다(도 15 참조).
이때, 상기 에칭 레지스트 패턴(204a)은 상기 제1금속층의 패턴(203a) 형성 후 박리하여 제거하거나, 또는 비아홀(205) 형성 후 박리하여 제거할 수 있음은 상술한 바와 같다.
다음, 상기 1차 패터닝을 통해 형성된 제1금속층의 패턴(203a)을 2차 패터닝하여 제2윈도우를 형성한다(도 16 참조).
좀 더 상세하게는, 상기 제1금속층의 패턴(203a) 상에 드라이필름과 같은 또 다른 감광성 에칭 레지스트를 도포하고, 노광 및 현상하여 에칭 레지스트 패턴(204b)을 형성한 후, 상기 에칭 레지스트 패턴(204a)을 레지스트로 하여 오픈된 부위의 제1금속층 패턴(203a)을 플래시에칭하여 배선 및 패드와 같은 회로 형성을 위한 제2윈도우를 형성한다(도 16 참조).
다음, 상기 제1 및 제2의 윈도우에 의해 노출된 부위의 절연층(202)의 일부를 2차 플라즈마 에칭을 통해서 제거하여 회로용 홈(206a, 206c) 및 블라인드 비아홀(206b)을 형성한다(도 17 참조).
이때, 상기 에칭 레지스트 패턴(204b)은 상기 2차 패터닝 직후 박리하여 제거하거나, 또는 홈 및 홀 형성 후 박리하여 제거할 수 있다.
다음, 상기 회로용 홈(206a, 206c) 및 블라인드 비아홀(206b)에 제2금속층(207)을 충전하여 회로패턴(208, 210) 및 블라인드 비아(209)를 형성한다(도 18∼19 참조).
좀 더 구체적으로는, 상기 회로용 홈(206a, 206c) 및 블라인드 비아홀(206b)이 형성된 절연층(202)에 홀 가공 시 발생한 스미어 제거 및 밀착력 확보를 위하여, 예를 들어 과망간산을 이용한 디스미어 처리를 수행한 후, 무전해 도금을 통해서 시드층을 형성하고 전해 도금을 수행하여 상기 회로용 홈(206a, 206c) 및 블라인드 비아홀(206b)에 제2금속층(207)을 충전한다. 상기 제2금속층의 금속은 제1금속층과 같이 특별히 한정되는 것은 아니나, 구리를 사용하는 것이 비용적인 측면에서 유리하다.
이때, 상술한 충전 과정에서 제2금속층이 절연층(202) 표면 위에까지 두껍게 형성되는 경우(도 18 참조), 통상의 물리적 연마 또는 화학적 에칭을 통해서 절연층(202) 표면에 형성된 제1금속층의 패턴(203a) 및 제2금속층(207)을 제거하여 평탄화하는 과정이 더욱 수행될 수 있다(도 19 참조).
한편, 상술한 바와 같은 제2금속층(207)의 제거가 별도로 수행될 필요가 없을 경우에는, 제1금속층의 패턴(203a) 만이 개별적인 에칭 공정을 통해서 제거될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 절연층에 트렌치 형태의 패턴과 패드 를 형성하는 데 있어서, 절연층 상에 형성된 제1금속층을 에칭 레지스트로서 이용하여 플라즈마 에칭을 수행함으로써 기존의 세미어디티브 공법과 달리 플래시에칭 및 돌출된 회로패턴의 양 측면의 표면조도처리 공정을 삭제하여 언더컷을 방지하여 회로의 손상 없이 인쇄회로기판을 제작할 수 있다.
또한, 보다 얇은 드라이필름의 사용이 가능하여 보다 미세한 회로형성이 가능하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 3은 종래기술의 세미어디티브 공법에 의한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름 단면도이다.
도 4 내지 도 11은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름 단면도이다.
도 12 내지 도 19는 본 발명의 바람직한 또 다른 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
101, 201 : 베이스 기판
102, 202 : 절연층
103, 203 : 제1금속층
104, 204 : 감광성 에칭 레지스트
105a, 206a : 배선용 홈 205 : 비아홀
106, 206b : 블라인드 비아홀
105b : 비아용 홈 105c, 206c : 패드용 홈
107, 207 : 제2금속층
108, 208 : 배선
109, 209 : 블라인드 비아
110, 210 : 패드

Claims (25)

  1. (a) 절연층과 상기 절연층 상에 형성된 제1금속층을 갖는 베이스 기판을 준비하는 단계;
    (b) 상기 제1금속층을 패터닝하여 윈도우를 형성하는 단계;
    (c) 상기 패터닝된 제1금속층을 레지스트로 하여 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층을 에칭하여 회로용 홈 및 블라인드 비아홀을 형성하는 단계; 및
    (d) 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하여 음각 회로패턴 및 블라인드 비아를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    베이스 기판 상에 절연층을 적층하는 단계; 및
    상기 절연층 상에 무전해 도금을 통해서 제1금속층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 베이스 기판을 준비하는 단계는 베이스 기판 상에 절연층이 코팅된 제1 금속층을 적층하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 윈도우를 형성하는 단계는,
    상기 제1금속층 상에 감광성 에칭 레지스트를 도포하는 단계;
    상기 에칭 레지스트를 노광, 현상하여 에칭 레지스트 패턴을 형성하는 단계; 및
    상기 에칭 레지스트 패턴을 레지스트로 하여 상기 제1금속층을 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 제1금속층 패터닝 후 상기 에칭 레지스트 패턴을 제거하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 회로용 홈 및 블라인드 비아홀을 형성하는 단계는,
    상기 패터닝된 제1금속층을 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 윈도우에 의해 노출된 부위의 절연층의 일부를 에칭하여 회로용 홈 및 비아용 홈을 형성하는 단계; 및
    상기 비아용 홈에 의해 노출된 부위의 나머지 절연층을 제거하고 베이스 기판의 표면을 노출시켜 블라인드 비아홀을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 나머지 절연층의 제거는 레이저 드릴을 이용하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 나머지 절연층의 제거는 2차 플라즈마 에칭을 통해서 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 1에 있어서,
    상기 회로패턴 및 블라인드 비아를 형성하는 단계는,
    상기 회로용 홈 및 블라인드 비아홀이 형성된 절연층에 무전해 도금을 통해서 시드층을 형성하는 단계; 및
    상기 시드층에 전해 도금을 수행하여 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 제2금속층 충전 후 상기 절연층 표면에 형성된 제1 및 제2금속층을 제거하여 평탄화하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 평탄화 단계는 물리적 연마 또는 화학적 에칭에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 1에 있어서,
    상기 회로용 홈 및 블라인드 비아홀 형성 후 절연층에 밀착력 확보를 위하여 디스미어 처리하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 1에 있어서,
    상기 회로패턴 및 블라인드 비아 형성 후 제1금속층을 제거하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 청구항 1에 있어서,
    상기 베이스 기판은 단면 또는 양면 인쇄회로기판, 또는 다층 인쇄회로기판 인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. (a) 절연층과 상기 절연층 상에 형성된 제1금속층을 갖는 베이스 기판을 준비하는 단계;
    (b) 상기 제1금속층을 1차 패터닝하여 제1윈도우를 형성하는 단계;
    (c) 상기 패터닝된 제1금속층을 레지스트로 하여 1차 플라즈마 에칭을 통해서 상기 제1윈도우에 의해 노출된 부위의 절연층을 에칭하여 비아홀을 형성하는 단계;
    (d) 상기 1차 패터닝된 제1금속층을 2차 패터닝하여 제2윈도우를 형성하는 단계;
    (e) 상기 제1 및 제2의 윈도우에 의해 노출된 부위의 절연층의 일부를 2차 플라즈마 에칭을 통해서 제거하여 회로용 홈 및 블라인드 비아홀을 형성하는 단계; 및
    (f) 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하여 회로패턴 및 블라인드 비아를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    베이스 기판 상에 절연층을 적층하는 단계; 및
    상기 절연층 상에 무전해 도금을 통해서 제1금속층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 청구항 15에 있어서,
    상기 베이스 기판을 준비하는 단계는 베이스 기판 상에 절연층이 코팅된 제1금속층을 적층하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 청구항 15에 있어서,
    상기 제1 및 제2의 윈도우를 형성하는 단계는,
    상기 제1금속층 상에 감광성 에칭 레지스트를 도포하는 단계;
    상기 에칭 레지스트를 노광, 현상하여 에칭 레지스트 패턴을 형성하는 단계; 및
    상기 에칭 레지스트 패턴을 레지스트로 하여 상기 제1금속층을 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  19. 청구항 18에 있어서,
    상기 제1금속층 패터닝 후 상기 에칭 레지스트 패턴을 제거하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  20. 청구항 15에 있어서,
    상기 회로패턴 및 블라인드 비아를 형성하는 단계는,
    상기 회로용 홈 및 블라인드 비아홀이 형성된 절연층에 무전해 도금을 통해서 시드층을 형성하는 단계; 및
    상기 시드층에 전해 도금을 수행하여 상기 회로용 홈 및 블라인드 비아홀에 제2금속층을 충전하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  21. 청구항 20에 있어서,
    상기 제2금속층 충전 후 상기 절연층 표면에 형성된 제1 및 제2금속층을 제거하여 평탄화하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  22. 청구항 21에 있어서,
    상기 평탄화 단계는 물리적 연마 또는 화학적 에칭에 의해 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  23. 청구항 15에 있어서,
    상기 회로용 홈 및 블라인드 비아홀 형성 후 절연층에 밀착력 확보를 위하여 디스미어 처리하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  24. 청구항 15에 있어서,
    상기 회로패턴 및 블라인드 비아 형성 후 제1금속층을 제거하는 단계를 더욱 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  25. 청구항 15에 있어서,
    상기 베이스 기판은 단면 또는 양면 인쇄회로기판, 또는 다층 인쇄회로기판인 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020080108849A 2008-11-04 2008-11-04 인쇄회로기판의 제조방법 KR101022914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080108849A KR101022914B1 (ko) 2008-11-04 2008-11-04 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108849A KR101022914B1 (ko) 2008-11-04 2008-11-04 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100049842A KR20100049842A (ko) 2010-05-13
KR101022914B1 true KR101022914B1 (ko) 2011-03-16

Family

ID=42276085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108849A KR101022914B1 (ko) 2008-11-04 2008-11-04 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101022914B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067055B1 (ko) * 2010-06-28 2011-09-22 삼성전기주식회사 미세 회로를 갖는 인쇄회로기판 및 이의 제조방법
KR101862243B1 (ko) * 2011-09-21 2018-07-05 해성디에스 주식회사 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR102008983B1 (ko) * 2012-09-14 2019-08-12 김정식 극미세 금속 부품의 제조방법과 그에 의한 극미세 금속 부품
CN103635017B (zh) * 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
KR101513293B1 (ko) * 2013-05-15 2015-04-16 (주)파트론 도체 패턴 형성 방법
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
CN108401370A (zh) * 2018-03-06 2018-08-14 深圳市五株科技股份有限公司 一种金属盲槽的加工方法
CN114126224A (zh) * 2020-08-28 2022-03-01 深南电路股份有限公司 一种线路板及其线路板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264957A (ja) * 1995-03-23 1996-10-11 Nec Corp 多層印刷配線板の製造方法
JP2003283134A (ja) * 2002-03-22 2003-10-03 Mitsui Chemicals Inc プリント配線板およびその製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264957A (ja) * 1995-03-23 1996-10-11 Nec Corp 多層印刷配線板の製造方法
JP2003283134A (ja) * 2002-03-22 2003-10-03 Mitsui Chemicals Inc プリント配線板およびその製造方法
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置

Also Published As

Publication number Publication date
KR20100049842A (ko) 2010-05-13

Similar Documents

Publication Publication Date Title
KR101022914B1 (ko) 인쇄회로기판의 제조방법
JP4520392B2 (ja) プリント基板の製造方法
JP5379281B2 (ja) プリント基板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP6778667B2 (ja) 印刷配線板およびその製造方法
CN108353510B (zh) 多层印刷配线基板及其制造方法
KR100969439B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
KR100916646B1 (ko) 인쇄회로기판의 제조방법
JP2011071181A (ja) プリント配線板
JPH1187931A (ja) プリント配線板の製造方法
US7992296B2 (en) PCB and manufacturing method thereof
JP2009117438A (ja) 配線パターンの形成方法および配線基板の製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP5298740B2 (ja) 多層回路基板の製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR100945080B1 (ko) 인쇄회로기판 제조방법
KR100916649B1 (ko) 인쇄회로기판의 제조방법
JP7154147B2 (ja) 印刷配線板の製造方法
JP2002016356A (ja) 極薄導体箔を用いたパターン形成方法
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
KR20230152433A (ko) 미세패턴의 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee