JP3333300B2 - 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット - Google Patents

凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット

Info

Publication number
JP3333300B2
JP3333300B2 JP702094A JP702094A JP3333300B2 JP 3333300 B2 JP3333300 B2 JP 3333300B2 JP 702094 A JP702094 A JP 702094A JP 702094 A JP702094 A JP 702094A JP 3333300 B2 JP3333300 B2 JP 3333300B2
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
bumps
tip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP702094A
Other languages
English (en)
Other versions
JPH06283537A (ja
Inventor
善広 戸村
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP702094A priority Critical patent/JP3333300B2/ja
Publication of JPH06283537A publication Critical patent/JPH06283537A/ja
Application granted granted Critical
Publication of JP3333300B2 publication Critical patent/JP3333300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路基板の端子電極と
半導体チップの電極パッドとを電気的に接続するための
凹凸面を有するバンプの形成方法およびそのバンプを有
する半導体装置の実装方法および半導体ユニットに関す
る。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケージの小型化と接続端子数の増加によ
り、接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
【０００３】そこで、最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されてきた。
【０００４】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いことから有用な方法で
あるとされている。
【０００５】例えば、工業調査会、1980年１月15日発
行、日本マイクロエレクトロニクス協会編、「ＩＣ化実
装技術」には、ボールボンディング方法を用いた実装方
法が記載されている。この実装方法を以下に説明する。
【０００６】図６は従来の半導体装置の半田バンプの概
略断面図(a)および半導体ユニットの概略断面図(b)を示
す。図６に示されるように、半導体装置(ＩＣ基板)11の
電極パッド12を図６(b)に示す回路基板19の入出力端子
電極18に接続する場合に、まず半導体装置(ＩＣ基板)11
の電極パッド12上に密着金属膜22および拡散防止金属膜
21を蒸着法によって形成し、さらに、この上に半田から
なる電気的接続接点(以下、半田バンプという)20をメッ
キ法により形成する。次に、このようにして形成された
ＩＣチップを、図６(b)に示されるようにフェイスダウ
ン状態で、半田バンプ20が入出力端子電極18上に当接す
るように位置合わせを行い、回路基板19上に載置する。
その後、この半導体装置の実装体(半導体ユニット)を高
温に加熱することにより、半田バンプ20を回路基板19の
入出力端子電極18に融着する。
【０００７】また、最近では図７の導電性接着剤を用い
た半導体ユニットの概略断面図に示されるように、半導
体装置(ＩＣ基板)31の電極パッド32上にメッキ法により
電気的接続接点(Ａuバンプ)30を形成し、このＡuバンプ
30を導電性接着剤(接合層)37を介して回路基板39の入出
力端子電極38に接続するような半導体ユニットも提案さ
れている。このような半導体ユニットにおいては、半導
体装置31のＡuバンプ30に導電性接着剤37を転写してか
ら、回路基板39の入出力端子電極38にＡuバンプ30が当
接するように位置合わせをし、導電性接着剤37を硬化し
て電気的接続を得ている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置のバンプやそれを用いた半導体
装置およびその実装体(半導体ユニット)においては、端
子電極間隔をさらに微細化するためには、以下のような
問題があった。
【０００９】１．図６の場合、高温(200〜300℃)に加熱
することにより、半田バンプ20を溶融して入出力端子電
極18に接続する際に、半導体装置(ＩＣ基板)11表面の金
属膜と、回路基板19の入出力端子電極18との間隙を維持
することができないため、溶融した半田が広がって隣接
した接続部やバンプとショートする危険がある。
【００１０】２．図７の場合、電気的接続接点(Ａuバン
プ)30の断面形状が台形型や半円型(マッシュルーム型)
であるため、Ａuバンプ30と入出力端子電極38とを導電
性接着剤37を介して接続する際に、導電性接着剤37が周
囲に広がって隣接した接続部やバンプとショートする危
険がある。
【００１１】また、Ａuバンプ30と入出力端子電極38と
を導電性接着剤37を介して接続する際に、導電性接着剤
37を転写したＡuバンプ30の先端面は回路基板39上の入
出力端子電極38に対して荷重をかけて押圧されるため、
導電性接着剤37の大部分は導電性接着剤37のバンプ周辺
を取り巻くように形成される(バルク部という)。このた
め、熱衝撃時の熱膨張による応力や吸湿による接着力が
低下してバルク部に亀裂，剥離が発生すると、接合界面
部が不安定になって電気的接続点(Ａuバンプ)30の抵抗
値が増大する危険がある。
【００１２】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、半導体装置
と回路基板とを、容易に、信頼性よく、かつ微細ピッチ
で電気的に接続することを可能とする半導体装置のバン
プの形成方法と半導体装置の実装方法および半導体装置
の実装体(半導体ユニット)を提供することにある。
【００１３】
【課題を解決するための手段】本発明によるバンプの形
成方法は、回路基板の表面の端子電極と、前記回路基板
の表面上にフェイスダウン状態で実装される半導体装置
の電極パッドとを電気的に接続するためのバンプを形成
する方法であって、前記バンプを前記半導体装置の電極
パッド上に形成する工程ａと、砥粒を有するシートが表
面に備えられている平面土台の上に、前記バンプが前記
砥粒を有するシートに当接するように、前記半導体装置
をフェイスダウンで設置する工程ｂと、前記半導体装置
を前記平面土台に対して押圧しながら押圧する方向に垂
直な平面内で前記平面土台を超音波振動させ、前記バン
プの先端部に凹凸面を形成する工程ｃとを含むことを特
徴とする。
【００１４】ある実施例では、前記工程ｃは、前記バン
プの高さを揃えるために該バンプをレベリングする工程
を含み、工程ｃにおいて、前記半導体装置を前記平面土
台に対して押圧するときに前記バンプがレベリングされ
る。
【００１５】ある実施例では、前記バンプは、Ａu，Ｃ
u，Ａl，半田またはこれらの合金から形成される。
【００１６】ある実施例では、前記工程ａは、ボールボ
ンディング法によって前記バンプを前記電極パッド上に
形成される。
【００１７】また他の実施例では、前記工程ａは、半田
法またはメッキ法によって前記バンプを前記電極パッド
上に形成される。
【００１８】本発明による半導体装置の実装方法は、表
面に端子電極を有する回路基板上に、前記表面に電極パ
ッドを有する半導体装置を実装する方法であって、バン
プを前記半導体装置の前記電極パッド上に形成する工程
ａと、砥粒を有するシートが表面に備えられている平面
土台の上に、前記バンプが前記砥粒を有するシートに当
接するように、前記半導体装置をフェイスダウンで設置
する工程ｂと、前記半導体装置を前記平面土台に対して
押圧しながら、押圧する方向に垂直な平面内で前記平面
土台を超音波振動させ、前記バンプの先端部に凹凸面を
形成する工程ｃと、前記凹凸面が形成された前記バンプ
の先端部に導電性接着剤を塗布する工程ｄと、前記端子
電極上に前記バンプが当接するように、前記半導体装置
を前記回路基板上にフェイスダウン状態で搭載する工程
ｅと、前記導電性接着剤を硬化させて接合層を形成する
工程ｆとを含むことを特徴とする。
【００１９】ある実施例では、前記工程ｃは、前記バン
プの高さを揃えるために該バンプをレベリングする工程
を含み、前記工程ｃにおいて、前記半導体装置を前記平
面土台に対して押圧するときに前記バンプがレベリング
される。
【００２０】好ましい実施例では、前記バンプは、Ａ
u，Ｃu，Ａl，半田またはこれらの合金から形成され
る。
【００２１】ある実施例では、前記工程ａは、ボールボ
ンディング法によって前記バンプを前記端子電極パッド
上に形成する。
【００２２】また他の実施例では、前記工程ａは、半田
法またはメッキ法によって前記バンプを前記端子電極パ
ッド上に形成する。
【００２３】ある実施例では、前記接合層は、導電性接
着剤から形成される。
【００２４】ある実施例では、前記接合層は、異方性導
電材から形成される。
【００２５】ある実施例では、前記端子電極表面の少な
くとも一部の領域に、もう１つの凹凸面を形成する工程
を含んでいる。
【００２６】本発明による半導体ユニットは、表面に端
子電極を有する回路基板と、前記回路基板の該表面上に
フェイスダウン状態で実装された半導体装置とを有する
半導体ユニットであって、前記半導体装置は、電極パッ
ドと、該電極パッド上に備えられ、前記電極パッドと前
記端子電極とを電気的に接続するためのバンプと、前記
バンプの先端部と前記端子電極の一部の領域との間に設
けられた接合層とを備え、前記バンプの先端部に凹凸面
が形成され、前記接合層に含まれる導電粒子が前記凹部
に入り込んでいることを特徴とする。
【００２７】ある実施例では、前記接合層は、導電性接
着剤から形成される。ある実施例では、前記接合層は、
異方性導電材から形成される。
【００２８】ある実施例では、前記バンプの先端部に形
成された凹凸面の溝幅が、１μｍ〜１０μｍである。
【００２９】
【作用】本発明は、砥粒を有する研磨シートを備えた平
面土台の上に、バンプが研磨シートに当接するように、
半導体装置をフェイスダウンで設置する。次に、半導体
装置を平面土台に対して押圧しながら、押圧する方向に
垂直な平面内で前記平面土台を超音波振動させる。この
ことによって、バンプの先端部に凹凸面を形成する。
【００３０】押圧によって凹凸面を形成するのではな
く、押圧しながら平面土台を振動させることによって凹
凸面を形成するため、バンプの構造や材質，製造方法に
よって制限されることなく、様々な種類のバンプの先端
部に容易に微細な凹凸面を形成することができる。ま
た、研磨シートを用いることにより、付加的な工程を必
要とせずに簡単な工程で凹凸面を形成できる。さらに、
凹凸面を形成する工程において、バンプの先端部の表面
が削り取られるため、酸化膜や不純物を排除することが
できる。
【００３１】凹凸面の形成によって、バンプと端子電極
との接続表面積が増加するため、接着強度および電気的
導通が向上し、導電性接着剤の広がりを抑制できるた
め、隣接部とのショートを防止できる。また、導電性接
着剤がバンプ周囲に広がってできるパルク部の形成が抑
えられる。
【００３２】
【実施例】以下に、本発明の各実施例を図面に基づき説
明する。
【００３３】(実施例１)図１は本発明の第１の実施例に
おける半導体装置のバンプの正面図であり、これは半導
体装置の一部分における複数の電気的接続点のうちの１
つを示している。図１に示すように、半導体装置(以
下、ＩＣ基板という)１の上に突起電極(以下、バンプと
いう)３が形成されている。このバンプ３の先端部には
凹凸面４が設けられている。以下、本明細書において、
「凹凸面」と言うときには、0.1μm〜10μmの範囲の幅
を持つ多数の溝が様々な方向に形成されることにより、
表面が粗くされた面のことを意味する。本実施例におい
て、バンプ３は、図１に示されるように第１のバンプ３
の上にそれより小さい第２のバンプ３′を有しており、
２段になった突起状の形状をしている(以下、単にバン
プ３という)。しかし、バンプ３の形状は２段の突起状
に限られず、通常用いられる１段のものでもよい。
【００３４】以下に、凹凸面４を有するバンプ３の形成
方法について説明する。
【００３５】まず、半導体装置(ＩＣ基板)１の電極パッ
ド２上にバンプ３を形成する。バンプ３は、例えば、従
来のボールボンディング法によって形成することができ
る。ボールボンディング用の金属ワイヤの材質は、Ａ
u，Ｃu，Ａl，半田またはこれらの合金等であって、溶
融して半導体装置(ＩＣ基板)１の電極パッド２の材質と
合金形成が可能なものであればよい。金属ワイヤの線径
や材質は、形成するバンプの外径や高さ等の目的に応じ
て選定することが可能である。また、本実施例ではバン
プの形成方法としてボールボンディング法を用いている
が、他の方法によってバンプを形成してもよい。例え
ば、電解メッキ法，半田槽への浸漬法等を用いることが
できる。
【００３６】図２(a)および(b)は、上述のように形成さ
れたバンプ３の先端部に凹凸面４を形成する方法を示し
ている。バンプ３が形成された半導体装置(ＩＣ基板)１
を、図２(a)に示すように、平面土台６上へフェイスダ
ウン状態で配置する。平面土台６の表面には、砥粒の付
いた研磨シート５が固定されている。平面土台６には超
音波発振器(図示せず)が内蔵されており、図２(b)に示
されるように、Ｘ−Ｙ平面内で振動することが可能であ
る。
【００３７】研磨シート５の砥粒は、摩耗に耐える硬い
物質であり、かつシートに強力に付着または埋め込まれ
ているものが望ましい。バンプ３の先端部の凹凸面４と
研磨シート５上の砥粒が擦れることにより砥粒が摩耗し
て、摩耗粉がバンプ３の先端部に付着することを避ける
ためである。例えば、ダイヤモンド砥粒を用いた研磨シ
ート５等がよい。しかし、ダイヤモンド程の硬度がなく
ても、砥粒がバンプの材質に対する耐摩耗性に優れてい
れば凹凸面を形成するのに問題はない。
【００３８】ここで、研磨シート５は、バンプ３の材質
や硬度、および導電性接着剤に含まれる導電粒子の大き
さに応じて選択することができる。例えば、研磨シート
５の砥粒の材質は、炭化珪素(ＳiＣ)や酸化クロム(Ｃr2
Ｏ3)等でもよい。砥粒の粒径は８μmφ〜0.3μmφの範
囲、砥粒の粗さは2,000番〜10,000番の範囲で使い分け
ることができる。
【００３９】次に、図２(b)に示すように、半導体装置
(ＩＣ基板)１を平面土台６に対して押圧しながら前記平
面土台６内蔵の超音波発振器を作動させ、平面土台６を
Ｘ−Ｙ平面で振動させる。半導体装置(ＩＣ基板)１が押
圧される方向は、Ｘ−Ｙ平面に対して垂直な方向であ
る。半導体装置(ＩＣ基板)１を押圧することによってバ
ンプ３の高さが揃えられ(レベリングされ)、同時に平面
土台６が振動することにより、研磨シート５によってバ
ンプ３の先端部には凹凸面４が形成される。振動の方向
はＸ−Ｙ平面内であれば、どのような方向であっても構
わない。半導体装置(ＩＣ基板)１を平面土台６に対して
押圧する強さはバンプ３の材質に応じて選択することが
できるが、例えばＡuバンプの場合には１バンプ当たり5
0ｇとしている。
【００４０】上述のように、レベリングと同時に凹凸面
４の形成を行うことで、新たな工程を増やすことなくバ
ンプ３の先端部に凹凸面４を形成できる。本発明の方法
は、レベリング工程を特に有さないで形成されるバンプ
に対しても適用可能である。
【００４１】また、バンプ３の先端部に凹凸面４を形成
する工程を、図３に示す回路基板９の入出力端子電極８
上に実装する直前に行うことにより、バンプ３の先端部
の酸化膜や不純物を排除することができるので、より確
実な電気的接続と接着を行うことができる。
【００４２】図２(a)および(b)において、研磨シート５
の先端部が尖って示されているが、図３に示す導電性接
着剤７の導電粒子の大きさを考慮した砥粒の形状であれ
ば、砥粒が尖っている必要はない。研磨シート５は、砥
粒の摩耗状態に応じて取り替えることができる。また、
研磨シート５を平面土台６上で移動させることにより、
凹凸面４の形成のために摩耗していない部分を用いても
よい。
【００４３】次に図３は本発明の第１の実施例における
半導体装置のバンプの先端部への導電性接着剤からなる
接合層を形成する方法を示す図(a)と、半導体装置を回
路基板上に実装した半導体ユニットの一部断面図(b)で
ある。図３(a)に示すように、上記の工程で得られた半
導体装置(ＩＣ基板)１のバンプ３の先端部の凹凸面４
に、接合層としての導電性接着剤７を転写法や印刷法に
よって塗布する。実施例においては、導電性接着剤７の
広がりをより効果的に規制するために、２段突起状にな
ったバンプ３を用いている。２段突起状のバンプ３を用
いることにより、必要量以上の導電性接着剤７がバンプ
３に付着するのを防ぎ、適量の導電性接着剤７を塗布す
ることができる。しかし、バンプ３は、先端部に凹凸面
４を有していれば、その形状は特に制限されるものでは
ない。
【００４４】本実施例では、転写法や印刷法により、導
電性接着剤７をバンプ３の先端部の凹凸面４に塗布する
ことによって接合層を形成しているが、他の方法によっ
て接合層としての導電性接着剤７を形成することもでき
る。例えば、バンプ３の先端部ではなく、回路基板９の
入出力端子電極８上に導電性接着剤７を塗布することに
よって接合層を形成してもよい。
【００４５】また、導電性接着剤７に含まれる導電粒子
は、ＡgＰd，Ａu，Ｃu，Ａg，半田および複合導電性物
質等を用いることができる。これらの導電粒子は、耐酸
化性や耐湿性に優れ、体積固有抵抗値の低いものが好ま
しい。導電粒子の大きさは、平均して１μm前後であ
る。
【００４６】導電性接着剤７を塗布した後、図３(b)に
示すように、半導体装置(ＩＣ基板)１を回路基板９上に
フェイスダウン状態で搭載する。バンプ３が回路基板９
の入出力端子電極８の所定の位置に当接するように位置
合わせを行った後、導電性接着剤７を80〜150℃で熱硬
化させて接合層を形成する。このことにより、半導体装
置(ＩＣ基板)１のバンプ３と回路基板９上の入出力端子
電極８とが電気的に接合され、半導体装置(ＩＣ基板)１
が回路基板９上に実装され、半導体ユニットを得る。
【００４７】本実施例によれば、半導体装置(ＩＣ基板)
１の電極パッド２上に、材質がＡu等のバンプ３を形成
することにより、低温度では溶融しないバンプによって
半導体装置(ＩＣ基板)１と回路基板９との間に一定間隔
を維持することができる。
【００４８】また、半導体装置(ＩＣ基板)１のバンプ３
を回路基板９の入出力端子電極８上に導電性接着剤７か
らなる接合層を介して接合する際において、バンプ３の
先端部の凹凸面４に適量の導電性接着剤７を転写または
印刷することができるため、導電性接着剤７が広がって
隣接したバンプ３とショートする危険をなくすことがで
きる。また、半導体装置(ＩＣ基板)１を押圧する際にお
いて、導電性接着剤７が凹凸部に保持されるため、導電
性接着剤７が周囲に広がるのを防ぐことができる。これ
らのことにより、微細ピッチでの接続が可能となる。
【００４９】さらに、バンプ３の先端部に凹凸面４が形
成されているので、凹部に導電性接着剤７の導電粒子お
よび樹脂が入り込むことにより接着面積が大きくなる。
したがって、導電粒子がバンプ３表面に接触する確率が
高くなり、また入出力端子電極８との接着力も大きくな
るため、電気的接続において信頼性の高い半導体装置の
実装体が得られる。
【００５０】したがって、バンプ３の先端部に凹凸面４
を形成することによって、従来の電気的接続点の構造で
は規制することが不可能であった接合層(導電性接着剤
７)としての広がりを有効に規制し、そのことによりバ
ルク部の形成を抑制できるので、熱衝撃や熱膨張さらに
吸湿によるバルク部の劣化による問題点を解消できる。
【００５１】また、半導体装置(ＩＣ基板)１のバンプ３
を平滑な平面(平面土台６)上で押圧して高さを揃えるレ
ベリング工程において、同時に凹凸面４を形成すること
により、工程数を増やすことなくバンプ３の凹凸面４を
形成できる。
【００５２】本発明による研磨シート５を載せた平面土
台６を超音波振動させることによってバンプ３の先端部
に凹凸面４を形成する方法は、以下のように優れた利点
を有している。
【００５３】まず、単に押圧することによって凹凸面を
形成した場合には得られない効果を有している。例え
ば、レベリングの際に押圧に用いられる平面部材の表面
を粗い面にすることにより押圧によってバンプの先端部
に凹凸面を形成する方法に比較して、より微細な凹凸面
を形成することができる。粗い面に対して単に押圧する
だけでは、微細な凹凸面は形成されない。
【００５４】また、単に押圧によって押圧面を形成する
ためには、押圧時にバンプが十分にやわらかくなければ
ならず、また凹凸面を形成するだけの押圧力を必要とす
る。したがって、押圧による凹凸面の形成方法は、適用
できる条件が限られており、押圧によるレベリング工程
を経ないで形成されるバンプに対しては適用が困難であ
る。しかし、本発明の方法によれば、平面土台６を平面
内で振動させるので、大きな押圧力を加えなくても凹凸
面を形成することができる。レベリング工程を有さない
で形成されるバンプに対しても広く適用することが可能
である。
【００５５】さらに、バンプの材質の硬軟に応じて研磨
シートの砥粒の硬度を適切に選択することにより、様々
な材質・硬度のバンプに対して凹凸面を形成することが
可能である。また半導体装置を実装する際に用いられる
導電性接着剤に含まれる導電粒子の大きさに応じて、凹
凸の大きさを変化させる場合にも対応が容易である。
【００５６】さらに、本発明の方法によれば、バンプの
先端部に凹凸面を形成する際に、バンプの先端部の表面
が削り取られ、バンプの先端部には新しい面が露出す
る。すなわち、バンプの先端部の表面に付着していた汚
れや、表面に形成されていた酸化膜等が除去されるた
め、より信頼性の高い電気的接続および接着を行うこと
ができる。バンプが酸化されやすい卑金属で形成されて
いる場合には、特に大きな効果がある。単に押圧するこ
とによってバンプの先端部に凹凸面を形成する場合に
は、このような効果を得ることはできない。
【００５７】また、本発明の方法は、付加的な工程を必
要とせず、簡単に凹凸面の形成を行うことができる。す
なわち、本発明によれば、バンプの先端部に凹凸面を形
成するために研磨シートを用いているので、研磨シート
の交換(例えば、研磨シートの巻き取りなど)によって、
新たなバンプに対して常に新しい研磨シート(の部分)を
用いることができる。したがって、削り取られた研磨屑
を除去するために吸引やブローを行う必要がない。研磨
シートの交換も簡単にできる。押圧による凹凸面の形成
方法では、粗い面を有する平面土台を交換または洗浄す
る必要があるが、平面土台の交換は研磨シートの交換ほ
ど簡単ではなく、洗浄する場合にはそれだけ製造工程が
増えることになる。
【００５８】(実施例２)図４は本発明の第２の実施例に
おける半導体装置のバンプの先端部への導電性接着剤か
らなる接合層を形成する方法を示す図(a)と、半導体装
置を回路基板上に実装した半導体ユニットの一部断面図
(b)である。
【００５９】図４(a)および(b)において、前記第１の実
施例の図１ないし図３と同一の部分には同一の番号を付
して示している。半導体装置(ＩＣ基板)１上に電極パッ
ド２が形成され、その上にバンプ３が形成されている。
バンプ３の先端部には凹凸面４が設けられている。本実
施例において、バンプ３は、実施例１と同様に２段突起
状の形状をしているが、バンプの形状はこれに限られる
ものではない。バンプ３の形成方法および実装方法は実
施例１と同様である。バンプ３の先端部に導電性接着剤
７を塗布し、半導体装置(ＩＣ基板)１をフェイスダウン
状態で回路基板９上に搭載し、半導体装置(ＩＣ基板)１
を押圧しながら導電性接着剤７を熱硬化してバンプ３と
入出力端子電極８とを接続する。
【００６０】図４(b)に示されるように、本実施例にお
いては、バンプ３の先端部だけでなく回路基板９上の入
出力端子電極８を形成した後、実施例１と同様に研磨シ
ート５を用いる方法によって入出力端子電極８の表面に
凹凸面を形成してもよいが、その他の表面処理技術によ
って凹凸面を形成することもできる。入出力端子電極８
の表面に形成される凹凸面の溝幅は、１μm〜10μm程度
である。
【００６１】バンプ３の先端部および入出力端子電極８
の両方に凹凸面を設けることにより、導電性接着剤７の
接着面積をより多くすることができるため、接着強度が
増す。さらに、バンプ３の先端部および入出力端子電極
８表面の両方の凹部に導電性接着剤７の導電粒子が入り
込むことにより、より確実な電気的導通性を得ることが
できる。したがって、電気的接続において、より信頼性
の高い半導体装置の実装体が得られる。
【００６２】(実施例３)バンプ３の形状によっては、導
電性接着剤７を用いて接合層を形成した場合、導電性接
着剤７が半導体装置(ＩＣ基板)１の電極パッド２まで達
し、隣接したバンプ３や接続部分とショートする危険が
ある。このような場合には、溶剤や樹脂の広がりがない
異方性導電材を用いることにより、上述のようなショー
トの危険をなくすことができる。
【００６３】図５は本発明の第３の実施例における半導
体装置を回路基板上に実装した半導体ユニットの一部断
面図である。
【００６４】これは異方性導電材を用いた場合の半導体
ユニットを示す。上記の実施例１および２と同一の部分
には同一の番号を付して示している。本実施例において
も、バンプ３は、実施例１および２と同様に２段突起状
の形状をしているが、バンプ３の形状としては、これら
に限られるものではない。バンプ３およびバンプ３の先
端部の凹凸面４の形成方法は実施例１および２と同様で
ある。
【００６５】図５(a)は本実施例による半導体ユニット
を示している。図５(a)において、回路基板９上に形成
された入出力端子電極８の上には、薄い異方性導電材10
が配置されている。その上に凹凸面４を有するバンプ３
を形成した半導体装置(ＩＣ基板)１をフェイスダウン状
態で載置する。半導体装置(ＩＣ基板)１を回路基板９に
対して押圧しながら加熱することにより、異方性導電材
10のバンプ３と入出力端子電極８との間に挟まれた部分
は熱圧着され、電気的接続を得ることができる。
【００６６】異方性導電材10の熱圧着される部分におい
ては、異方性導電材10に含まれる導電粒子は、バンプ３
に押されて互いに圧着され、また導電粒子が入出力端子
電極８の表面にめり込むことによってバンプ３と入出力
端子電極８が電気的に接続される。圧着されない部分に
おいては、導電粒子は互いに離れているので、電気的絶
縁性が保たれる。バンプ３の先端部に凹凸面４が形成さ
れていることにより、導電粒子がバンプ３に接する表面
積が大きくなり、電気的接触がよくなる。さらに凹凸面
４が形成されているため、異方性導電材10の樹脂との接
着面積が多くなるので、接着強度が増して、より信頼性
の高い電気的接続を得ることができる。
【００６７】なお、異方性導電材中の導電粒子の大きさ
は１μm〜10μm程度の大きさである。電気的接触が効果
的に得られるように、バンプ３の先端部に形成される凹
凸面４の凹凸の大きさと導電粒子の大きさとを適切に選
択する必要がある。
【００６８】図５(b)は、バンプ３の高さおよび入出力
端子電極８の厚さの合計よりも厚い異方性導電材10′を
用いた場合の半導体ユニットを示している。回路基板９
上に形成された入出力端子電極８の上には、厚い異方性
導電材10′を配置し、その上に凹凸面４を有するバンプ
３を形成した半導体装置(ＩＣ基板)１をフェイスダウン
状態で載置する。半導体装置(ＩＣ基板)１を回路基板９
に対して押圧しながら加熱することにより、異方性導電
材10′のバンプ３と入出力端子電極８との間に挟まれた
部分は熱圧着され、電気的接続を得ることができる。こ
の場合においても、バンプ３と入出力端子電極８とによ
って挟まれた部分のみ圧着され、それ以外の部分につい
ては、電気的絶縁性が保たれている。圧着された部分以
外の異方性導電材10′は絶縁性接着剤として作用し、樹
脂が熱硬化されることによって半導体装置(ＩＣ基板)１
と回路基板９を接着する。バンプ３の先端部に凹凸面４
が形成されていることにより、導電粒子がバンプ３に接
する表面積が大きくなり、電気的導通性を向上させるこ
とができる。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
特殊なバンプの構造や製造方法に限られることなく、通
常のボールボンディング法やメッキ法等を用いて形成さ
れたバンプの先端部に、容易に凹凸面を形成することが
できるため、実用上において極めて汎用性が高い。
【００７０】さらに、本発明の方法によれば、単なる押
圧による凹凸面の形成方法に比べて、より微細な凹凸を
形成することができる。
【００７１】また、研磨シートを用いることにより、付
加的な工程を必要とせずに簡単に凹凸面を形成できる。
また、バンプの先端部に凹凸面を形成する工程はバンプ
のレベリング工程と同時に行われる場合には、工程数を
増やさなくてよい。
【００７２】さらに、この凹凸面形成工程を、回路基板
に半導体装置を実装する直前に行うことで、バンプの先
端部の酸化膜や不純物を排除することができ、より信頼
性の高い半導体装置の回路基板への実装を実現できる。
【００７３】さらに、本発明により、半導体装置のバン
プの先端部に凹凸面を形成することにより、バンプと回
路基板上の端子電極との境界面における接合表面積を大
きくし、電気的導通性を向上させることができる。これ
によって接着強度を増し、さらに、より確実で信頼性の
高い電気的接続を得ることができる。
【００７４】バンプの先端部に凹凸面を形成することに
より、適量の導電性接着剤を前記境界面に供給できると
同時に導電性接着剤の広がりを防ぐことができるので、
加圧する際に隣接したアンプや回路配線とショートする
ことを防ぐことができる。したがって、微細ピッチでの
電気的接続が可能な半導体装置の実装体が得られる。ま
た、導電性接着剤の広がりを防ぐことによりバルク部の
形成を抑制できるので、熱衝撃，熱膨張や吸湿による接
合部の劣化を解消することができ、熱衝撃，熱膨張や吸
湿に強い半導体装置の実装が可能となる。
【００７５】また、本発明の方法によってバンプの先端
部に凹凸面を形成すると同時に、回路基板上の電極に、
同様にして凹凸面を形成することによって、より高い接
着性と電気的接続性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体装置のバ
ンプの正面図である。
【図２】本発明の第１の実施例における半導体装置のバ
ンプの形成方法の説明図である。
【図３】本発明の第１の実施例における半導体装置のバ
ンプの先端部へ導電性接着剤からなる接合層を形成する
方法を示す図(a)と、半導体装置を回路基板上に実装し
た半導体ユニットの一部断面図(b)である。
【図４】本発明の第２の実施例における半導体装置のバ
ンプの先端部へ導電性接着剤からなる接合層を形成する
方法を示す図(a)と、半導体装置を回路基板上に実装し
た半導体ユニットの一部断面図(b)である。
【図５】本発明の第３の実施例における半導体装置を回
路基板上に実装した半導体ユニットの一部断面図であ
る。
【図６】従来の半導体装置の半田バンプの概略断面図
(a)および半導体ユニットの概略断面図(b)である。
【図７】従来の導電性接着剤を用いた半導体ユニットの
概略断面図である。
【符号の説明】
１…半導体装置(ＩＣ基板)、 ２…電極パッド、 ３，
３′…突起電極(バンプ)、 ４…バンプ先端部の凹凸
面、 ５…研磨シート、 ６…平面土台、 ７…導電性
接着剤、 ８…入出力端子電極、 ９…回路基板、 1
0，10′…異方性導電材。
フロントページの続き (56)参考文献 特開 平２−101753（ＪＰ，Ａ) 特開 昭61−267349（ＪＰ，Ａ) 特開 平４−323838（ＪＰ，Ａ) 特開 平２−34951（ＪＰ，Ａ) 特開 平１−216546（ＪＰ，Ａ) 特開 平１−276647（ＪＰ，Ａ) 特開 平５−13419（ＪＰ，Ａ) 特開 平６−151507（ＪＰ，Ａ) 特開 平６−151437（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路基板の表面の端子電極と、前記回路
    基板の表面上にフェイスダウン状態で実装される半導体
    装置の電極パッドとを電気的に接続するためのバンプを
    形成する方法であって、前記バンプを前記半導体装置の
    電極パッド上に形成する工程ａと、砥粒を有するシート
    が表面に備えられている平面土台の上に、前記バンプが
    前記砥粒を有するシートに当接するように、前記半導体
    装置をフェイスダウンで設置する工程ｂと、前記半導体
    装置を前記平面土台に対して押圧しながら押圧する方向
    に垂直な平面内で前記平面土台を超音波振動させ、前記
    バンプの先端部に凹凸面を形成する工程ｃとを含むこと
    を特徴とする凹凸面を有するバンプの形成方法。
  2. 【請求項２】 前記工程ｃは、前記バンプの高さを揃え
    るために該バンプをレベリングする工程を含み、工程ｃ
    において、前記半導体装置を前記平面土台に対して押圧
    するときに前記バンプがレベリングされることを特徴と
    する請求項１記載の凹凸面を有するバンプの形成方法。
  3. 【請求項３】 前記バンプは、Ａu，Ｃu，Ａl，半田ま
    たはこれらの合金から形成されていることを特徴とする
    請求項１記載の凹凸面を有するバンプの形成方法。
  4. 【請求項４】 前記工程ａは、ボールボンディング法に
    よって前記バンプを前記電極パッド上に形成することを
    特徴とする請求項１記載の凹凸面を有するバンプの形成
    方法。
  5. 【請求項５】 前記工程ａは、半田法またはメッキ法に
    よって前記バンプを前記電極パッド上に形成することを
    特徴とする請求項１記載の凹凸面を有するバンプの形成
    方法。
  6. 【請求項６】 表面に端子電極を有する回路基板上に、
    前記表面に電極パッドを有する半導体装置を実装する方
    法であって、バンプを前記半導体装置の前記電極パッド
    上に形成する工程ａと、砥粒を有するシートが表面に備
    えられている平面土台の上に、前記バンプが前記砥粒を
    有するシートに当接するように、前記半導体装置をフェ
    イスダウンで設置する工程ｂと、前記半導体装置を前記
    平面土台に対して押圧しながら、押圧する方向に垂直な
    平面内で前記平面土台を超音波振動させ、前記バンプの
    先端部に凹凸面を形成する工程ｃと、前記凹凸面が形成
    された前記バンプの先端部に導電性接着剤を塗布する工
    程ｄと、前記端子電極上に前記バンプが当接するよう
    に、前記半導体装置を前記回路基板上にフェイスダウン
    状態で搭載する工程ｅと、前記導電性接着剤を硬化させ
    て接合層を形成する工程ｆとを含むことを特徴とするバ
    ンプを有する半導体装置の実装方法。
  7. 【請求項７】 前記工程ｃは、前記バンプの高さを揃え
    るために該バンプをレベリングする工程を含み、前記工
    程ｃにおいて、前記半導体装置を前記平面土台に対して
    押圧するときに前記バンプがレベリングされることを特
    徴とする請求項６記載のバンプを有する半導体装置の実
    装方法。
  8. 【請求項８】 前記バンプは、Ａu，Ｃu，Ａl，半田ま
    たはこれらの合金から形成されていることを特徴とする
    請求項６記載のバンプを有する半導体装置の実装方法。
  9. 【請求項９】 前記工程ａは、ボールボンディング法に
    よって前記バンプを前記端子電極パッド上に形成するこ
    とを特徴とする請求項６記載のバンプを有する半導体装
    置の実装方法。
  10. 【請求項１０】 前記工程ａは、半田法またはメッキ法
    によって前記バンプを前記端子電極パッド上に形成する
    ことを特徴とする請求項６記載のバンプを有する半導体
    装置の実装方法。
  11. 【請求項１１】 前記接合層は、導電性接着剤から形成
    されることを特徴とする請求項６記載のバンプを有する
    半導体装置の実装方法。
  12. 【請求項１２】 前記接合層は、異方性導電材から形成
    されることを特徴とする請求項６記載のバンプを有する
    半導体装置の実装方法。
  13. 【請求項１３】 前記端子電極表面の少なくとも一部の
    領域に、もう１つの凹凸面を形成する工程を含むことを
    特徴とする請求項６記載のバンプを有する半導体装置の
    実装方法。
  14. 【請求項１４】 表面に端子電極を有する回路基板と、
    前記回路基板の該表面上にフェイスダウン状態で実装さ
    れた半導体装置とを有する半導体ユニットであって、前
    記半導体装置は、電極パッドと、該電極パッド上に備え
    られ、前記電極パッドと前記端子電極とを電気的に接続
    するためのバンプと、前記バンプの先 端部と前記端子電
    極の一部の領域との間に設けられた接合層とを備え、前
    記バンプの先端部に凹凸面が形成され、前記接合層に含
    まれる導電粒子が前記凹部に入り込んでいることを特徴
    とする半導体ユニット。
  15. 【請求項１５】 前記接合層は、導電性接着剤から形成
    されることを特徴とする請求項14記載の半導体ユニッ
    ト。
  16. 【請求項１６】 前記接合層は、異方性導電材から形成
    されることを特徴とする請求項14記載の半導体ユニッ
    ト。
  17. 【請求項１７】 前記バンプの先端部に形成された凹凸
    面の溝幅が、１μｍ〜１０μｍであることを特徴とする
    請求項14記載の半導体ユニット。
JP702094A 1993-01-28 1994-01-26 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット Expired - Fee Related JP3333300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP702094A JP3333300B2 (ja) 1993-01-28 1994-01-26 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1255993 1993-01-28
JP5-12559 1993-01-28
JP702094A JP3333300B2 (ja) 1993-01-28 1994-01-26 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット

Publications (2)

Publication Number Publication Date
JPH06283537A JPH06283537A (ja) 1994-10-07
JP3333300B2 true JP3333300B2 (ja) 2002-10-15

Family

ID=26341250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP702094A Expired - Fee Related JP3333300B2 (ja) 1993-01-28 1994-01-26 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット

Country Status (1)

Country Link
JP (1) JP3333300B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699951B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 電子部品の接続構造及び製造方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
EP1684338A1 (en) * 2003-11-11 2006-07-26 Toray Engineering Co., Ltd. Non-contact id card and manufacturing method thereof
JP4854287B2 (ja) * 2005-12-12 2012-01-18 パナソニック株式会社 半導体装置
JP4767090B2 (ja) * 2006-05-31 2011-09-07 富士通株式会社 半導体装置およびその製造方法
JP4454658B2 (ja) 2007-12-04 2010-04-21 パナソニック株式会社 電子部品製造方法
JP5397336B2 (ja) * 2010-07-14 2014-01-22 株式会社大真空 圧電振動片、および圧電振動子
WO2013136896A1 (ja) * 2012-03-15 2013-09-19 富士電機株式会社 半導体装置およびその製造方法
JP6008095B2 (ja) * 2012-05-31 2016-10-19 須賀　唯知 チップの表面処理方法、接合方法、及び表面処理装置
CN104112682A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥同种结构的固态超声键合方法
KR101971493B1 (ko) * 2017-09-29 2019-04-23 서울과학기술대학교 산학협력단 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법
KR102138667B1 (ko) * 2019-05-14 2020-07-28 (주)비티비엘 개선된 배터리 접촉부을 구비한 스마트카드
CN112201640A (zh) * 2019-07-08 2021-01-08 群创光电股份有限公司 电子装置

Also Published As

Publication number Publication date
JPH06283537A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
US5545589A (en) Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP3333300B2 (ja) 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP3308855B2 (ja) 半導体装置の製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP4263953B2 (ja) 半導体装置及びその製造方法
JP2000068328A (ja) フリップチップ実装用配線基板
JPH0281447A (ja) フレキシブルピンキャリア及びそれを使用した半導体装置
JP2001053432A (ja) フリップチップ実装構造
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP4444022B2 (ja) 半導体装置の製造方法
JP5152157B2 (ja) 半導体装置の製造方法
JP3702929B2 (ja) ワイヤボンディング方法
JP3658156B2 (ja) 実装体及びその製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP3598058B2 (ja) 回路基板
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JPH11224886A (ja) 半導体素子の実装構造
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH05291428A (ja) 半導体装置実装用基板の製法
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20070726

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090726

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090726

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees