JP2000232118A - ベアｉｃチップおよび半導体装置製造方法 - Google Patents

ベアｉｃチップおよび半導体装置製造方法

Info

Publication number
JP2000232118A
JP2000232118A JP11031435A JP3143599A JP2000232118A JP 2000232118 A JP2000232118 A JP 2000232118A JP 11031435 A JP11031435 A JP 11031435A JP 3143599 A JP3143599 A JP 3143599A JP 2000232118 A JP2000232118 A JP 2000232118A
Authority
JP
Japan
Prior art keywords
chip
bare
substrate
anisotropic conductive
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11031435A
Other languages
English (en)
Inventor
Satoshi Asagiri
智 朝桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11031435A priority Critical patent/JP2000232118A/ja
Publication of JP2000232118A publication Critical patent/JP2000232118A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、異方性導電接合材料を介し
てベアＩＣチップを基板にフリップチップ実装した際
に、ベアＩＣチップと基板との電気的導通の信頼性を向
上させることの可能な、ベアＩＣチップおよび半導体装
置製造方法を提供することにある。 【解決手段】 本発明のベアＩＣチップ１は、能動面１
Ａａにおける各電極１Ｂ，１Ｂ…に設けられた金バンプ
１Ｃ，１Ｃ…の表面に、金バンプ１Ｃよりも硬いニッケ
ル層(導電金属層)１Ｄを形成している。一方、本発明の
半導体装置製造方法は、基板２の所定箇所に異方性導電
接合材料３を供給する供給工程と、ベアＩＣチップ１の
金バンプ１Ｃに形成されたニッケル層(導電金属層)１Ｄ
の表面硬度を測定する検査工程と、供給工程および検査
工程ののち、ベアＩＣチップ１を異方性導電接合材料３
が塗布された基板にマウントし、該異方性導電接合材料
３を介してベアＩＣチップ１を基板２に熱圧着する接続
工程とを含んでいる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、能動面の電極に金
バンプが形成されたベアＩＣチップ、および該ベアＩＣ
チップを異方性導電接合材料を介して基板にフリップチ
ップ実装して成る半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年における半導体装置の小型化、薄型
化の要求に応えるものとして、ベアＩＣチップを基板に
直接に実装するフリップチップ実装方法（フリップチッ
プボンディング法）が提供されている。
【０００３】図５に示す如く、フリップチップ実装され
るベアＩＣチップＡは、チップ本体Ａａの能動面(底面)
に複数個の電極Ａｂ，Ａｂ…が設けられ、各電極Ａｂ，
Ａｂ…の表面には、それぞれ金バンプＡｃ，Ａｃ…が形
成されている。
【０００４】また、図６および図７に示す如く、上述し
た構成のベアＩＣチップＡを、基板Ｂに異方性導電接合
材料Ｃを介してフリップチップ実装することで、半導体
装置Ｄが製造される。
【０００５】ここで、基板Ｂは、実装面(上面)にベアＩ
ＣチップＡの電極Ａｂ，Ａｂ…と対応する基板側電極Ｂ
ａ，Ｂａ…を有し、また異方性導電接合材料Ｃは、絶縁
性樹脂Ｃａに多数の導電粒子Ｃｂ，Ｃｂ…を混在させて
構成されている。
【０００６】上述した半導体装置Ｄを製造する場合に
は、先ず、図７の供給工程（step１）において、図６
(ａ)に示す如く基板Ｂの所定位置に異方性導電接合材料
Ｃを供給する。
【０００７】次いで、図７の接合工程（step２）におい
て、図６(ｂ)，(ｃ)に示す如く、ベアＩＣチップＡを異
方性導電接合材料Ｃが塗布された基板Ｂにマウントし、
ボンディングツールＴによって、ベアＩＣチップＡを基
板Ｂに熱圧着する。
【０００８】かくして、ベアＩＣチップＡの各金バンプ
Ａｃ，Ａｃ…と、基板Ｂの各基板側電極Ｂａ，Ｂａ…と
の間に、異方性導電接合材料Ｃが挟み込まれることで、
ベアＩＣチップＡと基板Ｂとが電気的に接続され、また
異方性導電接合材料Ｃの絶縁性樹脂Ｃａが熱硬化するこ
とで、ベアＩＣチップＡが基板Ｂに対して機械的に接合
される。
【０００９】
【発明が解決しようとする課題】ところで、上述したベ
アＩＣチップＡにおける各金バンプＡｃ，Ａｃ…は、メ
ッキ法によって形成されているため、各電極Ａｂ，Ａｂ
…毎の金バンプＡｃ，Ａｃ…の表面硬度に「ばらつき」
を生じることがあった。
【００１０】このように、各金バンプＡｃ，Ａｃ…の表
面硬度に「ばらつき」が生じている状態で、異方性導電
接合材料Ｃを介してベアＩＣチップＡを基板Ｂに熱圧着
した場合、電極Ａｂによっては金バンプＡｃと基板側電
極Ｂａとの電気的導通の信頼性が低下してしまう不都合
があった。
【００１１】本発明は上記実状に鑑みて、異方性導電接
合材料を介してベアＩＣチップを基板にフリップチップ
実装した際に、ベアＩＣチップと基板との電気的導通の
信頼性を向上させることの可能な、ベアＩＣチップおよ
び半導体装置製造方法の提供を目的とするものである。
【００１２】
【課題を解決するための手段】上記目的を達成するべ
く、請求項１の発明に関わるベアＩＣチップは、能動面
の電極に設けられた金バンプの表面に、該金バンプより
も硬い導電金属層を形成している。
【００１３】また、請求項２の発明に関わるベアＩＣチ
ップは、能動面の電極に設けられた金バンプの表面に、
基板に対向する接合面に金バンプよりも硬い導電金属が
臨み、前記接合面から離れるに従って金バンプの成分と
混ざり合った状態となる傾斜機能材を形成している。
【００１４】一方、請求項３の発明に関わる半導体装置
製造方法は、能動面の電極に形成された金バンプの表面
に、該金バンプよりも硬い導電金属層を形成したベアＩ
Ｃチップを、異方性導電接合材料を介して基板にフリッ
プチップ実装して成る半導体装置を製造する半導体装置
製造方法であって、基板の所定箇所に異方性導電接合材
料を供給する供給工程と、ベアＩＣチップの金バンプに
形成された導電金属層の表面硬度を測定する検査工程
と、供給工程および検査工程ののち、ベアＩＣチップを
異方性導電接合材料が塗布された基板にマウントし、異
方性導電接合材料を介してベアＩＣチップを基板に熱圧
着する接続工程とを含んでいる。
【００１５】また、請求項４の発明に関わる半導体装置
製造方法は、能動面の電極に形成された金バンプの表面
に、該金バンプよりも硬い導電金属が接合面に臨む傾斜
機能材を形成したベアＩＣチップを、異方性導電接合材
料を介して基板にフリップチップ実装して成る半導体装
置製造方法であって、基板の所定箇所に異方性導電接合
材料を供給する供給工程と、ベアＩＣチップの金バンプ
に形成された傾斜機能材の表面硬度を測定する検査工程
と、供給工程および検査工程の後、ベアＩＣチップを異
方性導電接合材料が塗布された基板にマウントし、異方
性導電接合材料を介してベアＩＣチップを基板に熱圧着
する接続工程とを含んでいる。
【００１６】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。図１から明らかな如く、
本発明に関わるベアＩＣチップ１は、チップ本体１Ａの
能動面１Ａａに複数個の電極１Ｂ，１Ｂ…が設けられ、
各電極１Ｂ，１Ｂ…の表面には、それぞれ金バンプ１
Ｃ，１Ｃ…が形成されている。
【００１７】さらに、各電極１Ｂ，１Ｂ…における金バ
ンプ１Ｃ，１Ｃ…の表面には、それぞれ金バンプ１Ｃよ
りも硬い導電金属であるＮｉ(ニッケル)から成る導電金
属層１Ｄが、例えば蒸着法等によって形成(製膜)されて
いる。
【００１８】ここで、図１(ｂ)からも明らかなように、
Ｎｉ(ニッケル)から成る導電金属層１Ｄは、Ａｕ(金)の
層１ｅ、Ｎｉ(ニッケル)の層１ｆ、さらにＡｕ(金)の層
１ｇを介して、金バンプ１Ｃの表面に形成されている。
【００１９】なお、上述したＮｉ(ニッケル)に換えて、
同じく金バンプ１Ｃよりも硬い導電金属であるＷ(タン
グステン)を採用することも可能であり、さらに金バン
プ１Ｃよりも硬い導電金属であれば、Ｎｉ(ニッケル)お
よびＷ(タングステン)以外の適宜な導電材料をも採用し
得ることは言うまでもない。
【００２０】一方、図２および図３に示す如く、上述し
たベアＩＣチップ１を構成要素とする半導体装置１００
は、ベアＩＣチップ１を基板２に異方性導電接合材料３
を介してフリップチップ実装することにより製造され
る。
【００２１】ここで、図２に示す如く基板２の実装面
(上面)には、ベアＩＣチップ１の各電極１Ｂ(金バンプ
１Ｃ、導電金属層１Ｄ)と対応する基板側電極２Ａ，２
Ａ…が設けられている。なお、この実施例では、基板２
をガラスエポキシ基板から構成しているが、セラミック
基板によって基板２を構成することも可能である。
【００２２】一方、図２に示す如く異方性導電接合材料
３は、ペースト状の絶縁性樹脂３Ａに、多数の導電粒子
３Ｂ，３Ｂ…を混在させることによって構成されてい
る。なお、異方性導電接合材料３としては、導電粒子を
混在させた絶縁性樹脂をフィルム状とした、いわゆる異
方性導電フィルムを採用することも可能である。
【００２３】半導体装置１００を製造するには、先ず図
３の供給工程（stepＡ）において、図２(ａ)に示す如く
基板２の所定位置、すなわちベアＩＣチップ１との接合
部を覆う範囲に、上述したペースト状の異方性導電接合
材料３を供給する。
【００２４】一方、図３の検査工程（stepＢ）におい
て、ベアＩＣチップ１における各電極１Ｂの金バンプ１
Ｃに形成された導電金属層１Ｄの表面硬度を検査し、そ
の表面硬度が所期の値から外れたベアＩＣチップ１は不
良品として排除する。
【００２５】上述した供給工程（stepＡ）および検査工
程（stepＢ）を実施したのち、図３の接合工程（step
Ｃ）において、図２(ｂ)および図２(ｃ)に示す如く、ベ
アＩＣチップ１を異方性導電接合材料３にマウントし、
ボンディングツールＴによってベアＩＣチップ１を基板
２に熱圧着する。
【００２６】かくして、ベアＩＣチップ１の各金バンプ
１Ｃ，１Ｃ…と、基板２の各基板側電極２Ａ，２Ａ…と
の間に、異方性導電接合材料３が挟み込まれることで、
ベアＩＣチップ１と基板２とが電気的に接続され、また
異方性導電接合材料３の絶縁性樹脂３Ａが熱硬化するこ
とで、ベアＩＣチップ１が基板２に対して機械的に接合
される。
【００２７】ここで、上述した如く、ベアＩＣチップ１
の各電極１Ｂにおける金バンプ１Ｃの表面に、それぞれ
金バンプ１Ｃよりも硬い導電金属層１Ｄを形成したこと
で、各金バンプ１Ｃ，１Ｃ…における表面硬度の「ばら
つき」に関わらず、各金バンプ１Ｃ，１Ｃ…における硬
さ特性を均一なものとすることができる。
【００２８】かくして、異方性導電接合材料３を介して
ベアＩＣチップ１を基板２に熱圧着する際、ベアＩＣチ
ップ１の各電極１Ｂ(導電金属層１Ｄ)と、基板２の各基
板側電極２Ａ，２Ａ…との間に、異方性導電接合材料３
が十分かつ確実に挟まることとなり、もってベアＩＣチ
ップ１と基板２との電気的導通の信頼性を向上させるこ
とが可能となる。
【００２９】また、ベアＩＣチップ１を構成要素とした
半導体装置１００を製造する場合、上述した如く、ベア
ＩＣチップ１における各導電金属層１Ｄの硬度を測定す
る検査工程を実施することにより、ベアＩＣチップ１を
基板２にフリップチップ実装して製造される、製品とし
ての半導体装置の品質を向上させることができる。
【００３０】図４に示した本発明に関わるベアＩＣチッ
プ１０は、チップ本体１０Ａの能動面１０Ａａに複数個
の電極１０Ｂ，１０Ｂ…が設けられ、各電極１０Ｂ，１
０Ｂ…の表面には、それぞれ金バンプ１０Ｃ，１０Ｃ…
が形成されている。
【００３１】さらに、各電極１０Ｂ，１０Ｂ…における
金バンプ１０Ｃ，１０Ｃ…の表面には、それぞれ傾斜機
能材１０Ｄが、例えば溶射法等によって形成されてい
る。
【００３２】この傾斜機能材１０Ｄは、金バンプ１Ｃを
構成しているＡｕ(金)と、このＡｕ(金)より硬い導電金
属であるＮｉ(ニッケル)とを主材とし、接合面すなわち
基板と対向する表面（図４(ａ)中における手前側、図４
(ｂ)中における下方面）に、Ｎｉ(ニッケル)成分が臨
み、接合面から離れるに従ってＡｕ(金)の成分が増大す
るように構成されている。
【００３３】なお、上述したＮｉ(ニッケル)に換えて、
同じく金バンプ１Ｃよりも硬い導電金属であるＷ(タン
グステン)を主材とする傾斜機能材を採用することも可
能であり、さらに金バンプ１Ｃよりも硬い導電金属であ
れば、Ｎｉ(ニッケル)およびＷ(タングステン)以外の適
宜な導電材料を主材とする傾斜機能材をも採用し得るこ
とは言うまでもない。
【００３４】一方、上記ベアＩＣチップ１０を構成要素
とする半導体装置(図示せず)は、上述した半導体装置１
００と同じく、異方性導電接合材料(図示せず)を介し
て、ベアＩＣチップ１０を基板(図示せず)にフリップチ
ップ実装することによって製造される。
【００３５】ここで、ベアＩＣチップ１０を構成要素と
する半導体装置の基板および異方性導電接合材料は、上
述した半導体装置１００を構成している基板２および異
方性導電接合材料３と基本的に変わるところはない。
【００３６】また、ベアＩＣチップ１０を構成要素とす
る半導体装置の製造工程も、図２および図３に示した半
導体装置１００の製造工程と基本的に同一である。
【００３７】すなわち、供給工程（図３、stepＡ参照）
において、基板の所定位置に異方性導電接合材料を供給
し、検査工程（図３、stepＢ参照）において、ベアＩＣ
チップ１０における各電極１０Ｂの金バンプ１０Ｃに形
成された傾斜機能材１０Ｄの表面硬度を検査する。
【００３８】上述した供給工程および検査工程を実施し
たのち、接合工程（図３、stepＣ参照）において、ベア
ＩＣチップ１０を異方性導電接合材料が塗布された基板
にマウントし、ボンディングツールによってベアＩＣチ
ップ１０を基板に熱圧着することで、半導体装置が製造
されることとなる。
【００３９】ここで、上述した如く、ベアＩＣチップ１
０の各電極１０Ｂにおける金バンプ１０Ｃの表面に、該
金バンプ１０Ｃよりも硬い導電金属が接合面に臨む傾斜
機能材１０Ｄを形成したことにより、各金バンプ１０
Ｃ，１０Ｃ…における表面硬度の「ばらつき」に関わら
ず、各金バンプ１０Ｃ，１０Ｃ…における硬さ特性を均
一なものとすることができる。
【００４０】かくして、異方性導電接合材料を介してベ
アＩＣチップ１０を基板に熱圧着する際、ベアＩＣチッ
プ１０の各電極１０Ｂ(傾斜機能材１０Ｄ)と、基板の各
基板側電極との間に、異方性導電接合材料が十分かつ確
実に挟まることとなり、もってベアＩＣチップ１０と基
板との電気的導通の信頼性を向上させることが可能とな
る。
【００４１】また、ベアＩＣチップ１０を構成要素とし
た半導体装置を製造する場合、上述した如く、ベアＩＣ
チップ１０における各傾斜機能材１０Ｄの硬度を測定す
る検査工程を実施することにより、ベアＩＣチップ１０
を基板にフリップチップ実装して製造される、製品とし
ての半導体装置の品質を向上させることができる。
【００４２】さらに、基板にベアＩＣチップをフリップ
チップチップ実装したのち、同一の基板に他の電子部品
をリフローハンダ付けによって実装する場合、金バンプ
の表面に導電金属層を形成したベアＩＣチップでは、リ
フロー炉内において高温に加熱された際に、導電金属層
が界面剥離を起こす虞れがあるのに対して、各金バンプ
１０Ｃの表面に傾斜機能材１０Ｄを形成したベアＩＣチ
ップ１０においては、リフロー炉内において高温に加熱
された場合でも、当然に界面剥離を起こすことはなく、
もって製品としての半導体装置の品質を向上させること
が可能となる。
【００４３】
【発明の効果】以上、詳述した如く、請求項１の発明に
関わるベアＩＣチップは、能動面の電極に設けられた金
バンプの表面に、該金バンプよりも硬い導電金属層を形
成している。上記構成によれば、各々の金バンプにおけ
る表面硬度の「ばらつき」に関わらず、各々の金バンプ
における硬さ特性が均一なものとなるため、異方性導電
接合材料を介してベアＩＣチップを基板に熱圧着する
際、ベアＩＣチップにおける各電極と、基板における各
基板側電極との間に、導電粒子が十分かつ確実に挟まる
こととなり、ベアＩＣチップと基板との電気的導通の信
頼性を向上させることが可能となる。
【００４４】また、請求項２の発明に関わるベアＩＣチ
ップは、能動面の電極に設けられた金バンプの表面に、
基板に対向する接合面に金バンプよりも硬い導電金属が
臨み、前記接合面から離れるに従って金バンプの成分と
混ざり合った状態となる傾斜機能材を形成している。上
記構成によれば、各々の金バンプにおける表面硬度の
「ばらつき」に関わらず、各々の金バンプにおける硬さ
特性が均一なものとなるため、異方性導電接合材料を介
してベアＩＣチップを基板に熱圧着する際、ベアＩＣチ
ップにおける各電極と、基板における各基板側電極との
間に、異方性導電接合材料が十分かつ確実に挟まること
となり、ベアＩＣチップと基板との電気的導通の信頼性
を向上させることが可能となる。さらに、上記構成によ
れば、ベアＩＣチップを基板にフリップチップ実装した
のち、同一の基板に他の電子部品をリフローハンダ付け
する場合でも、傾斜機能材は高温に加熱されても当然に
界面剥離を起こさないため、製品としての半導体装置の
品質を向上させることが可能となる。
【００４５】また、請求項３の発明に関わる半導体装置
製造方法は、能動面の電極に形成された金バンプの表面
に、該金バンプよりも硬い導電金属層を形成したベアＩ
Ｃチップを、異方性導電接合材料を介して基板にフリッ
プチップ実装して成る半導体装置を製造する半導体装置
製造方法であって、基板の所定箇所に異方性導電接合材
料を供給する供給工程と、ベアＩＣチップの金バンプに
形成された導電金属層の表面硬度を測定する検査工程
と、供給工程および検査工程ののち、ベアＩＣチップを
異方性導電接合材料が塗布された基板にマウントし、異
方性導電接合材料を介してベアＩＣチップを基板に熱圧
着する接続工程とを含んでいる。上記構成によれば、各
々の金バンプにおける表面硬度の「ばらつき」に関わら
ず、ベアＩＣチップの各々の金バンプにおける硬さ特性
が均一なものとなるために、異方性導電接合材料を介し
てベアＩＣチップを基板に熱圧着する際、ベアＩＣチッ
プにおける各電極と基板における各基板側電極との間
に、異方性導電接合材料が十分かつ確実に挟まることと
なり、ベアＩＣチップと基板との電気的導通の信頼性を
向上させることが可能となる。さらに、上記構成によれ
ば、半導体装置を製造する際に、導電金属層の表面硬度
を測定する検査工程を実施することによって、ベアＩＣ
チップを基板にフリップチップ実装して製造される半導
体装置の品質を向上させることができる。
【００４６】請求項４の発明に関わる半導体装置製造方
法は、能動面の電極に形成された金バンプの表面に、該
金バンプよりも硬い導電金属が接合面に臨む傾斜機能材
を形成したベアＩＣチップを、異方性導電接合材料を介
して基板にフリップチップ実装して成る半導体装置製造
方法であって、基板の所定箇所に異方性導電接合材料を
供給する供給工程と、ベアＩＣチップの金バンプに形成
された傾斜機能材の表面硬度を測定する検査工程と、供
給工程および検査工程の後、ベアＩＣチップを異方性導
電接合材料が塗布された基板にマウントし、異方性導電
接合材料を介してベアＩＣチップを基板に熱圧着する接
続工程とを含んでいる。上記構成によれば、各々の金バ
ンプにおける表面硬度の「ばらつき」に関わらず、ベア
ＩＣチップの各々の金バンプにおける硬さ特性が均一な
ものとなるために、異方性導電接合材料を介してベアＩ
Ｃチップを基板に熱圧着する際、ベアＩＣチップにおけ
る各電極と基板における各基板側電極との間に、異方性
導電接合材料が十分かつ確実に挟まることとなり、ベア
ＩＣチップと基板との電気的導通の信頼性を向上させる
ことが可能となる。また、上記構成によれば、半導体装
置を製造する際に、傾斜機能材の表面硬度を測定する検
査工程を実施することにより、ベアＩＣチップを基板に
フリップチップ実装して製造される半導体装置の品質を
向上させることが可能となる。さらに、上記構成によれ
ば、ベアＩＣチップを基板にフリップチップチップ実装
したのち、同一の基板に他の電子部品をリフローハンダ
付けする場合でも、ベアＩＣチップにおける傾斜機能材
は高温に加熱されても当然に界面剥離を起こさないた
め、製品としての半導体装置の品質を向上させることが
可能となる。
【図面の簡単な説明】
【図１】(ａ)および(ｂ)は、請求項１の発明に関わるベ
アＩＣチップを示す概念的な底面図および側面図。
【図２】(ａ)，(ｂ)，(ｃ)は、図１に示したベアＩＣチ
ップを構成要素とする半導体装置の製造工程を示す概念
図。
【図３】本発明に関わる半導体装置の製造方法における
製造工程を示すフロー図。
【図４】(ａ)および(ｂ)は、請求項２の発明に関わるベ
アＩＣチップを示す概念的な底面図および側面図。
【図５】(ａ)および(ｂ)は、従来のベアＩＣチップを示
す概念的な底面図および側面図。
【図６】(ａ)，(ｂ)，(ｃ)は、従来のベアＩＣチップを
構成要素とする従来の半導体装置の製造方法における製
造工程を示す概念図。
【図７】従来の半導体装置の製造方法における製造工程
を示すフロー図。
【符号の説明】
１，１０…ベアＩＣチップ、 １Ａ，１０Ａ…チップ本体、 １Ａａ，１０Ａａ…能動面、 １Ｂ，１０Ｂ…電極、 １Ｃ，１０Ｃ…金バンプ、 １Ｄ…導電金属層、 １０Ｄ…傾斜機能材、 ２…基板、 ２Ａ…基板側電極、 ３…異方性導電接合材料、 ３Ａ…絶縁性樹脂、 ３Ｂ…導電粒子、 １００…半導体装置。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 能動面の電極に金バンプが形成され、
    異方性導電接合材料を介して基板にフリップチップ実装
    されるベアＩＣチップであって、 上記金バンプの表面に、該金バンプよりも硬い導電金属
    層を形成して成ることを特徴するベアＩＣチップ。
  2. 【請求項２】 能動面の電極に金バンプが形成され、
    異方性導電接合材料を介して基板にフリップチップ実装
    されるベアＩＣチップであって、 上記金バンプの表面に、前記基板に対向する接合面に上
    記金バンプよりも硬い導電金属が臨み、前記接合面から
    離れるに従って金バンプの成分と混ざった状態となる傾
    斜機能材を形成して成ることを特徴するベアＩＣチッ
    プ。
  3. 【請求項３】 能動面の電極に形成された金バンプの
    表面に、該金バンプよりも硬い導電金属層を形成したベ
    アＩＣチップを、異方性導電接合材料を介して基板にフ
    リップチップ実装して成る半導体装置を製造する半導体
    装置製造方法であって、 基板の所定箇所に異方性導電接合材料を供給する供給工
    程と、 ベアＩＣチップの金バンプに形成された導電金属層の表
    面硬度を測定する検査工程と、 供給工程および検査工程ののち、ベアＩＣチップを異方
    性導電接合材料が塗布された基板にマウントし、異方性
    導電接合材料を介してベアＩＣチップを基板に熱圧着す
    る接続工程とを含むことを特徴とする半導体装置製造方
    法。
  4. 【請求項４】 能動面の電極に形成された金バンプの
    表面に、該金バンプよりも硬い導電金属が接合面に臨む
    傾斜機能材を形成したベアＩＣチップを、異方性導電接
    合材料を介して基板にフリップチップ実装して成る半導
    体装置製造方法であって、 基板の所定箇所に異方性導電接合材料を供給する供給工
    程と、 ベアＩＣチップの金バンプに形成された傾斜機能材の表
    面硬度を測定する検査工程と、 供給工程および検査工程ののち、ベアＩＣチップを異方
    性導電接合材料が塗布された基板にマウントし、異方性
    導電接合材料を介してベアＩＣチップを基板に熱圧着す
    る接続工程とを含むことを特徴とする半導体装置製造方
    法。
JP11031435A 1999-02-09 1999-02-09 ベアｉｃチップおよび半導体装置製造方法 Pending JP2000232118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11031435A JP2000232118A (ja) 1999-02-09 1999-02-09 ベアｉｃチップおよび半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11031435A JP2000232118A (ja) 1999-02-09 1999-02-09 ベアｉｃチップおよび半導体装置製造方法

Publications (1)

Publication Number Publication Date
JP2000232118A true JP2000232118A (ja) 2000-08-22

Family

ID=12331166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11031435A Pending JP2000232118A (ja) 1999-02-09 1999-02-09 ベアｉｃチップおよび半導体装置製造方法

Country Status (1)

Country Link
JP (1) JP2000232118A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法
CN112466765A (zh) * 2020-11-26 2021-03-09 安徽光智科技有限公司 焦平面阵列倒装互连工艺方法及焦平面阵列探测器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法
CN112466765A (zh) * 2020-11-26 2021-03-09 安徽光智科技有限公司 焦平面阵列倒装互连工艺方法及焦平面阵列探测器

Similar Documents

Publication Publication Date Title
US6316838B1 (en) Semiconductor device
JP4558539B2 (ja) 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP4263953B2 (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH0750726B2 (ja) 半導体チップの実装体
JP2000022300A (ja) 配線基板および電子ユニット
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法
JP3370842B2 (ja) 半導体装置の実装構造
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1056030A (ja) 半導体装置及びその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP2004186629A (ja) 半導体装置およびその製造方法
JPS63168028A (ja) 微細接続構造
US9935069B2 (en) Reducing solder pad topology differences by planarization
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JPH11224915A (ja) 半導体接続用基板
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器