JPH05291428A - 半導体装置実装用基板の製法 - Google Patents
半導体装置実装用基板の製法Info
- Publication number
- JPH05291428A JPH05291428A JP4094633A JP9463392A JPH05291428A JP H05291428 A JPH05291428 A JP H05291428A JP 4094633 A JP4094633 A JP 4094633A JP 9463392 A JP9463392 A JP 9463392A JP H05291428 A JPH05291428 A JP H05291428A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting substrate
- device mounting
- board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い半導体装置の実装技術を提供す
る。 【構成】 半導体装置実装用基板６上に於いて、半導体
装置１を搭載する部分を平坦にした研磨面ａを設け、そ
の研磨面ａに無電極メッキにより銅材リード５，５′の
パターンを形成する。
る。 【構成】 半導体装置実装用基板６上に於いて、半導体
装置１を搭載する部分を平坦にした研磨面ａを設け、そ
の研磨面ａに無電極メッキにより銅材リード５，５′の
パターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、特にバンプ電極（リー
ド上又は半導体電極の電極パッド上に形成されている）
を介して、フェースダウンボンディングされる半導体装
置実装用基板の製法に関する。
ド上又は半導体電極の電極パッド上に形成されている）
を介して、フェースダウンボンディングされる半導体装
置実装用基板の製法に関する。
【０００２】
【従来の技術】突起状電極であるバンプ電極を介して半
導体装置実装用基板に、半導体装置をフェースダウンボ
ンディングする実装構造は、ワイヤボンディングによる
実装構造に比較して高密度の実装が可能であり、ギャン
グ（一括）ボンディングができるために実装時間を短く
することができる等の優れた特長がある。
導体装置実装用基板に、半導体装置をフェースダウンボ
ンディングする実装構造は、ワイヤボンディングによる
実装構造に比較して高密度の実装が可能であり、ギャン
グ（一括）ボンディングができるために実装時間を短く
することができる等の優れた特長がある。
【０００３】図３及び図４は、従来に於いて、半導体装
置実装用基板６に、半導体装置１をフェースダウンボン
ディングにより接合したものの断面図を示している。図
３に於いて、半導体装置１の電極パッド２，２′の部分
に、クロム，銅，金の順にバリア層を形成し、その上に
半田（鉛／錫）を蒸着することにより突起状を形成して
いるが、これは一般にＣ−４ジョイントと呼称されてい
る。
置実装用基板６に、半導体装置１をフェースダウンボン
ディングにより接合したものの断面図を示している。図
３に於いて、半導体装置１の電極パッド２，２′の部分
に、クロム，銅，金の順にバリア層を形成し、その上に
半田（鉛／錫）を蒸着することにより突起状を形成して
いるが、これは一般にＣ−４ジョイントと呼称されてい
る。
【０００４】半田の内部に於いて、半導体装置１と半導
体装置実装用基板６上に銅材リード５，５′との間隔を
保持するために、同じ径の銅材ボール４，４′を埋設す
ることが多いが、このようなバンプ電極であるハンダバ
ンプ３，３′を具備する半導体装置１は「フリップチッ
プ」と言われている。このような半導体装置１を、反り
の大きな半導体装置実装用基板６と、フェースダウンボ
ンディングにより接合する場合は、ハンダバンプ３，
３′の内部の銅材ボール４，４′は、電極パッド２，
２′と銅材リード５，５′との間に於いて半田内で浮い
た状態となり、スペーサとしての機能を果たさない。そ
してこの銅材ボール４，４′の周囲にある半田は、銅材
リード５，５′まで溶融して流れることもあるが、一般
に銅材リード５，５′への濡れは不均一となり、そのた
めに接合強度がばらつくことがある。而も不十分な濡れ
に起因して熱的又は機械的な応力が加わった場合には、
容易に剥離して断線事故の原因となる。
体装置実装用基板６上に銅材リード５，５′との間隔を
保持するために、同じ径の銅材ボール４，４′を埋設す
ることが多いが、このようなバンプ電極であるハンダバ
ンプ３，３′を具備する半導体装置１は「フリップチッ
プ」と言われている。このような半導体装置１を、反り
の大きな半導体装置実装用基板６と、フェースダウンボ
ンディングにより接合する場合は、ハンダバンプ３，
３′の内部の銅材ボール４，４′は、電極パッド２，
２′と銅材リード５，５′との間に於いて半田内で浮い
た状態となり、スペーサとしての機能を果たさない。そ
してこの銅材ボール４，４′の周囲にある半田は、銅材
リード５，５′まで溶融して流れることもあるが、一般
に銅材リード５，５′への濡れは不均一となり、そのた
めに接合強度がばらつくことがある。而も不十分な濡れ
に起因して熱的又は機械的な応力が加わった場合には、
容易に剥離して断線事故の原因となる。
【０００５】図４は半導体装置実装用基板６上の銅材リ
ード５，５′の上部に於いて、半導体装置１の電極パッ
ド２，２′と相対する位置に、バンプ電極７，７′を形
成したものの断面図である。このバンプ電極７，７′
は、金，銅，ニッケル又は金属粒子を約８０％以上混入
したペースト、又は合成樹脂に金等をメッキしたボール
状のもの等、種々のものがあるが、ここでは金により柱
状に形成したバンプ電極７，７′の例を示す。
ード５，５′の上部に於いて、半導体装置１の電極パッ
ド２，２′と相対する位置に、バンプ電極７，７′を形
成したものの断面図である。このバンプ電極７，７′
は、金，銅，ニッケル又は金属粒子を約８０％以上混入
したペースト、又は合成樹脂に金等をメッキしたボール
状のもの等、種々のものがあるが、ここでは金により柱
状に形成したバンプ電極７，７′の例を示す。
【０００６】半導体装置実装用基板６は、反っているの
で半導体装置１を半導体装置実装用基板６の上方向から
下方へ平行移動し、加圧又は加熱してフェースダウンボ
ンディングしても、バンプ電極７，７′は半導体装置１
の電極パッド２，２′と接触しないので、電気的接触は
行なわれない。この接合は、バンプ電極７，７′の金と
電極パット２，２′のアルミニウムとの合金接合が行な
われるが、バンプ電極７，７′と電極パッド２，２′と
の間に異方性導電樹脂接着剤を使用してその中に含まれ
ている導電性粒子によって電気的接続を保持する方法が
ある。
で半導体装置１を半導体装置実装用基板６の上方向から
下方へ平行移動し、加圧又は加熱してフェースダウンボ
ンディングしても、バンプ電極７，７′は半導体装置１
の電極パッド２，２′と接触しないので、電気的接触は
行なわれない。この接合は、バンプ電極７，７′の金と
電極パット２，２′のアルミニウムとの合金接合が行な
われるが、バンプ電極７，７′と電極パッド２，２′と
の間に異方性導電樹脂接着剤を使用してその中に含まれ
ている導電性粒子によって電気的接続を保持する方法が
ある。
【０００７】
【発明が解決しようとする課題】このように構成されて
いる従来の半導体装置実装用基板６では、半導体装置１
を搭載することができる部分は平坦ではないので、半導
体装置１をフェースダウンボンディングした場合に接触
不良が発生することがある。又半導体装置１の電極パッ
ド２，２′とハンダバンプ３，３′やバンプ電極７，
７′と電気的接触が得られたとしても、その接合部分の
面積に過不足状態を生ずることがあり、これに起因して
接合強度が大きくばらつくのでバンプ電極７，７′間で
は均等とはならず、半導体装置実装用基板６と半導体装
置１との熱膨張率の差による応力及び機械的応力が接合
力の弱い部分に集中することにより断線事故を引き起こ
すことになり、実装方法の信頼性を失う虞がある問題点
がある。
いる従来の半導体装置実装用基板６では、半導体装置１
を搭載することができる部分は平坦ではないので、半導
体装置１をフェースダウンボンディングした場合に接触
不良が発生することがある。又半導体装置１の電極パッ
ド２，２′とハンダバンプ３，３′やバンプ電極７，
７′と電気的接触が得られたとしても、その接合部分の
面積に過不足状態を生ずることがあり、これに起因して
接合強度が大きくばらつくのでバンプ電極７，７′間で
は均等とはならず、半導体装置実装用基板６と半導体装
置１との熱膨張率の差による応力及び機械的応力が接合
力の弱い部分に集中することにより断線事故を引き起こ
すことになり、実装方法の信頼性を失う虞がある問題点
がある。
【０００８】本発明に係る半導体装置実装用基板の製法
は、前記のような問題点に鑑み信頼性の高い半導体装置
の実装技術を提供することをその目的としている。
は、前記のような問題点に鑑み信頼性の高い半導体装置
の実装技術を提供することをその目的としている。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る半導体装置実装用基板の製法は、請
求項１の発明では、半導体装置実装用基板上に、搭載し
ようとする半導体装置に対応する位置の部分を予め研磨
工程により平坦面を形成し、その後平坦面の部分に、銅
材等のリードを設置するものであり、又請求項２の発明
では、半導体装置実装用基板上に、銅材等のリードを設
置した後、搭載しようとする半導体装置に対応する位置
に相当する部分で、研磨工程により前記銅材等のリード
に、平坦面を形成するものである。
めに、本発明に係る半導体装置実装用基板の製法は、請
求項１の発明では、半導体装置実装用基板上に、搭載し
ようとする半導体装置に対応する位置の部分を予め研磨
工程により平坦面を形成し、その後平坦面の部分に、銅
材等のリードを設置するものであり、又請求項２の発明
では、半導体装置実装用基板上に、銅材等のリードを設
置した後、搭載しようとする半導体装置に対応する位置
に相当する部分で、研磨工程により前記銅材等のリード
に、平坦面を形成するものである。
【００１０】
【作用】本発明に係る半導体装置実装用基板の製法は、
請求項１の発明及び請求項２の発明共に、半導体装置が
搭載される半導体装置実装用基板の部分は、平坦で且つ
半導体装置と平行であるために、各バンプ電極と半導体
装置の電極パッドとが極めて安定した状態で、而も略均
等の強度で接合することができ、機械的及び熱的なスト
レスに対して強くなり実装技術の信頼性を向上するので
ある。
請求項１の発明及び請求項２の発明共に、半導体装置が
搭載される半導体装置実装用基板の部分は、平坦で且つ
半導体装置と平行であるために、各バンプ電極と半導体
装置の電極パッドとが極めて安定した状態で、而も略均
等の強度で接合することができ、機械的及び熱的なスト
レスに対して強くなり実装技術の信頼性を向上するので
ある。
【００１１】
【実施例】以下図面を参照しながら本発明に係る半導体
装置実装用基板の製法の実施例を具体的に説明する。図
１は本発明に係る半導体装置実装用基板の製法の請求項
１の発明の実施例を示す断面図である。図１に於いて、
図３，４に使用した符号と同一の符号を付して説明する
と、無機材料系の半導体装置実装用基板６は、例えばア
ルミナ，ホウケイ酸ガラス等のセラミック系材料の基板
は、焼成する場合に反りやうねりを発生して凹凸を生ず
る。そこで半導体装置実装用基板６に於いて半導体装置
１を搭載する部分を平行にして平坦にするために、例え
ばグラインダ等の研磨材により研磨面ａを形成するので
あるが、その研磨工程後、研磨面ａに無電極メッキ等に
より銅材リード５，５′等のパターンを形成するのであ
る。
装置実装用基板の製法の実施例を具体的に説明する。図
１は本発明に係る半導体装置実装用基板の製法の請求項
１の発明の実施例を示す断面図である。図１に於いて、
図３，４に使用した符号と同一の符号を付して説明する
と、無機材料系の半導体装置実装用基板６は、例えばア
ルミナ，ホウケイ酸ガラス等のセラミック系材料の基板
は、焼成する場合に反りやうねりを発生して凹凸を生ず
る。そこで半導体装置実装用基板６に於いて半導体装置
１を搭載する部分を平行にして平坦にするために、例え
ばグラインダ等の研磨材により研磨面ａを形成するので
あるが、その研磨工程後、研磨面ａに無電極メッキ等に
より銅材リード５，５′等のパターンを形成するのであ
る。
【００１２】図２は本発明に係る半導体装置実装用基板
の製法の請求項２の発明の実施例を示す断面図である。
この図２に於いても図１の場合と同様、無機材料系の基
板、例えばアルミナ，ホウケイ酸ガラス等のセラミック
系材料のものは、焼成する場合に反りやうねりを発生し
て凹凸を生ずるので、半導体装置実装用基板６に於いて
半導体装置１を搭載する部分の銅材リード５，５′に、
研磨工程により平坦面ａを形成するのである。
の製法の請求項２の発明の実施例を示す断面図である。
この図２に於いても図１の場合と同様、無機材料系の基
板、例えばアルミナ，ホウケイ酸ガラス等のセラミック
系材料のものは、焼成する場合に反りやうねりを発生し
て凹凸を生ずるので、半導体装置実装用基板６に於いて
半導体装置１を搭載する部分の銅材リード５，５′に、
研磨工程により平坦面ａを形成するのである。
【００１３】このように搭載される半導体装置１の面に
対応して、銅材リード５，５′に平坦面ａを形成したた
めに、半導体装置１を、ハンダバンプ３，３′を介して
安定した状態で、而も略均等な強度で接合することがで
き、機械的及び熱的ストレスに対して強くなることにな
り実装技術の信頼性が向上するのである。特に大型（１
０ｍｍ角以上）で多ピンの半導体装置１をフェースダウ
ンボンディングすることができた。
対応して、銅材リード５，５′に平坦面ａを形成したた
めに、半導体装置１を、ハンダバンプ３，３′を介して
安定した状態で、而も略均等な強度で接合することがで
き、機械的及び熱的ストレスに対して強くなることにな
り実装技術の信頼性が向上するのである。特に大型（１
０ｍｍ角以上）で多ピンの半導体装置１をフェースダウ
ンボンディングすることができた。
【００１４】そして半導体装置実装用基板６は、一般に
高価なセラミック系材料を使用するのであるが、焼成後
凹凸が大きく反りのあるものは規格外として、従来では
廃棄されていたが、本発明に係る半導体装置実装用基板
の製法によれば、このような半導体装置実装用基板６で
も使用することができて経済的である。なお、図１，２
では半導体装置実装用基板６は、半導体装置１に対して
凸状のものを示しているが、凹状のものに対しても適用
ができることは勿論である。
高価なセラミック系材料を使用するのであるが、焼成後
凹凸が大きく反りのあるものは規格外として、従来では
廃棄されていたが、本発明に係る半導体装置実装用基板
の製法によれば、このような半導体装置実装用基板６で
も使用することができて経済的である。なお、図１，２
では半導体装置実装用基板６は、半導体装置１に対して
凸状のものを示しているが、凹状のものに対しても適用
ができることは勿論である。
【００１５】
【発明の効果】本発明に係る半導体装置実装用基板の製
法は、半導体装置が搭載される半導体装置実装用基板の
部分は、平坦で且つ半導体装置と平行であるために、各
バンプ電極と半導体装置の電極パッドとは極めて安定し
た状態で、而も略均等の強度で接合することができ、機
械的及び熱的なストレスに対して強くなり、実装技術の
信頼性の向上を図ることができる。
法は、半導体装置が搭載される半導体装置実装用基板の
部分は、平坦で且つ半導体装置と平行であるために、各
バンプ電極と半導体装置の電極パッドとは極めて安定し
た状態で、而も略均等の強度で接合することができ、機
械的及び熱的なストレスに対して強くなり、実装技術の
信頼性の向上を図ることができる。
【００１６】又本発明に係る半導体装置実装用基板の製
法によれば、焼成後に於いて凹凸が大きく反りのあるも
のは規格外として従来では廃棄されていたセラミック系
の半導体装置実装用基板であっても、この凹凸のある基
板を使用することにより製造コスト的にも経済的であ
り、大型で多ピンの半導体装置を、反りのある半導体装
置実装用基板に搭載する場合には極めて有効であり、電
子応用製品の高密度実装に極めて好適である特長があ
る。
法によれば、焼成後に於いて凹凸が大きく反りのあるも
のは規格外として従来では廃棄されていたセラミック系
の半導体装置実装用基板であっても、この凹凸のある基
板を使用することにより製造コスト的にも経済的であ
り、大型で多ピンの半導体装置を、反りのある半導体装
置実装用基板に搭載する場合には極めて有効であり、電
子応用製品の高密度実装に極めて好適である特長があ
る。
【図１】本発明に係る半導体装置実装用基板の製法の請
求項１の発明の実施例を示す断面図。
求項１の発明の実施例を示す断面図。
【図２】本発明に係る半導体装置実装用基板の製法の請
求項２の発明の実施例を示す断面図。
求項２の発明の実施例を示す断面図。
【図３】従来に於ける半導体装置実装用基板の製法の例
を示す断面図。
を示す断面図。
【図４】従来に於ける半導体装置実装用基板の製法の他
の例を示す断面図。
の例を示す断面図。
１ 半導体装置 ２，２′ 電極パッド ３，３′ ハンダバンプ ４，４′ 銅材ボール ５，５′ 銅材リード ６ 半導体装置実装用基板 ａ 研磨面
Claims (2)
- 【請求項１】 半導体装置実装用基板上に、搭載しよう
とする半導体装置に対応する位置の部分を予め研磨工程
により平坦面を形成し、その後平坦面の部分に、銅材等
のリードを設置することを特徴とする半導体装置実装用
基板の製法。 - 【請求項２】 半導体装置実装用基板上に、銅材等のリ
ードを設置した後、搭載しようとする半導体装置に対応
する位置に相当する部分で、研磨工程により前記銅材等
のリードに、平坦面を形成することを特徴とする半導体
装置実装用基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094633A JPH05291428A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置実装用基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094633A JPH05291428A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置実装用基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291428A true JPH05291428A (ja) | 1993-11-05 |
Family
ID=14115675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4094633A Pending JPH05291428A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置実装用基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058096A1 (ja) * | 2005-11-18 | 2009-04-30 | 日本電気株式会社 | 実装基板および電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289274A (ja) * | 1988-05-17 | 1989-11-21 | Narumi China Corp | セラミックパッケージ及びその製造方法 |
| JPH03167867A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージの製造方法 |
-
1992
- 1992-04-15 JP JP4094633A patent/JPH05291428A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289274A (ja) * | 1988-05-17 | 1989-11-21 | Narumi China Corp | セラミックパッケージ及びその製造方法 |
| JPH03167867A (ja) * | 1989-11-27 | 1991-07-19 | Kyocera Corp | 半導体素子収納用パッケージの製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007058096A1 (ja) * | 2005-11-18 | 2009-04-30 | 日本電気株式会社 | 実装基板および電子機器 |
| JP5088138B2 (ja) * | 2005-11-18 | 2012-12-05 | 日本電気株式会社 | 実装基板および電子機器 |
| US8625296B2 (en) | 2005-11-18 | 2014-01-07 | Nec Corporation | Mount board and electronic device |
| US8913398B2 (en) | 2005-11-18 | 2014-12-16 | Nec Corporation | Mount board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545589A (en) | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| EP0622149B1 (en) | A capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US6713844B2 (en) | Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means | |
| JP3420917B2 (ja) | 半導体装置 | |
| US4450471A (en) | Semi-conductor power device assembly and method of manufacture thereof | |
| JP3832334B2 (ja) | 半導体チップ実装基板およびその製造方法 | |
| JP3333300B2 (ja) | 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット | |
| JPH1126631A (ja) | 半導体装置とその製造方法 | |
| JPH09246320A (ja) | 半導体装置とその製造方法 | |
| US6184586B1 (en) | Semiconductor device including a ball grid array | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2764632B2 (ja) | 電子回路基板とその製造方法 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| JPH05291428A (ja) | 半導体装置実装用基板の製法 | |
| JP2001007155A (ja) | フリップチップ接続構造体 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JP2551370B2 (ja) | 半導体チップの実装方法 | |
| JP2541284B2 (ja) | 半導体チップの実装方法 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02174136A (ja) | 回路基板構造 | |
| KR20030047085A (ko) | 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970617 |