JP2764632B2 - 電子回路基板とその製造方法 - Google Patents

電子回路基板とその製造方法

Info

Publication number
JP2764632B2
JP2764632B2 JP2094484A JP9448490A JP2764632B2 JP 2764632 B2 JP2764632 B2 JP 2764632B2 JP 2094484 A JP2094484 A JP 2094484A JP 9448490 A JP9448490 A JP 9448490A JP 2764632 B2 JP2764632 B2 JP 2764632B2
Authority
JP
Japan
Prior art keywords
metal layer
melting point
circuit board
electronic circuit
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2094484A
Other languages
English (en)
Other versions
JPH03291950A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2094484A priority Critical patent/JP2764632B2/ja
Publication of JPH03291950A publication Critical patent/JPH03291950A/ja
Application granted granted Critical
Publication of JP2764632B2 publication Critical patent/JP2764632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ICチップと直接接続できる電子回路基板と
その製造方法を提供するものである。
(従来の技術) 従来、ICチップと電子回路基板との直接接続方式とし
ては、次の3種の方法が一般的である。第一の方法はIC
チップを金あるいはアルミニウム等のワイヤーによって
接続するワイヤーボンディング方式、第二の方法はテー
プ上の導体に形成されたインナーリードとICチップとを
接続した後、インナーリードをアウターリードに接続す
るテープキャリア方式、第三の方法はICチップに形成さ
れた半田バンプと、電子回路基板の接続用端子に形成さ
れた半田バンプとを接触させ、前記半田バンプを溶融加
熱して接続するフリップチップボンディング方式があ
る。中でも、フリップチップボンディング方式は最も小
さい実装面積でICチップを接続でき高密度実装を実現で
きる方式である。
(発明が解決しようとする課題) 従来、このようなフリップチップボンディング方式
は、ICチップに高融点の半田ハンブを形成し、そして電
子回路基板の接続用端子には低融点の半田バンプを形成
していた。
このようにICチップに高融点の半田バンプを形成しな
ければならなかった理由は、接続方式の特徴により、半
田バンプの高さを高精度に制御する必要があったからで
ある。すなわち、半田バンプの高さが不均一であると、
高さの低いバンプは、電子回路基板の接続用端子との接
続面積が小さくなって、著しく接続強度が低く、また、
ICチップが傾いて他のバンプと接触したりして、接続信
頼性に欠けていたためである。
従って、面積の小さなICチップに接続時には溶融しな
い高融点の半田バンプを形成し、バンプの高さをなるべ
く均一にして、ICチップを接続時に安定させなければな
らなかった。
一方、電子回路基板は、ICチップに比べてその面積が
大きく、均一なバンプを基板全体に形成することは困難
であった。
本発明は、前記問題点に鑑みてなされたものであり、
その目的とするところは、電子回路基板に高精度のバン
プ(接続用端子)を形成し、フリップチップボンディン
グ方式の接続が容易に行える電子回路基板を提供すると
共に、その一製造方法を提供することにある。
(課題を解決するための手段及び発明の作用) 上記目的を達成するために本発明が採った手段は、図
面に示した符号を付して説明すると、 「熱膨張率6×10-6/℃以下の電子回路基板(10)の
導体回路(2)上に少なくとも20μmの高さを有すると
共にその頂点の平面度が10μm以下に形成された複数の
接続用端子(3)を有する電子回路基板(10)であっ
て、 前記各接続用端子(3)は、高融点金属層(3b)の上
に体積比が当該高融点金属層(3b)に対して60%以上の
低融点金属層(3a)を形成してなることを特徴とする電
子回路基板(10)」 である。
本発明において、前記電子回路基板(10)の熱膨張率
は6×10-6/℃以下であることが重要である。その理由
は、ICチップと接続する際に溶融温度まで加熱するが、
この時、熱膨張率が6×10-6/℃より大きいと、この高
温下での熱膨張差が生じ、また冷却時に接続部に応力を
生じて、使用中に断線等の接続不良が発生し易くなるか
らである。逆にICチップの熱膨張率3×10-6/℃よりも
小さくても同様の熱応力を生じるが、0以上であれば使
用できる。
そして、本発明においては、電子回路基板(10)の導
体回路(2)上に形成される接続用端子(3)は、その
内部が高融点金属(3b)であって、この高融点金属(3
b)の表面の一部あるいは全てに、低融点金属層(3a)
が形成されているのである。以下、これについて図面に
従って説明する。
第1図は、本発明に係る電子回路基板(10)の接続用
端子(3)を拡大して示した断面図である。電子回路基
板(10)の導体回路(2)上に形成された接続用端子
(3)は、図の如く低融点の金属層(3a)と、この低融
点金属層(3a)よりも高融点の金属層(3b)とからな
る。この低融点金属層(3a)は、溶融してICチップの接
続端子(バンプ)と接続するのである。これにより、従
来、ウェハースケールの大きさ(5インチ程度まで)の
小面積でバンプを形成していたものが、形成する必要が
なくなり非常に効率的である。
次に、前記低融点金属層(3a)と高融点金属層(3b)
とにおいて、その融点の温度差は、少なくとも20℃以上
が好ましい。その理由は、融点差が低いと高融点の金属
も柔らかくなる傾向があり、ICチップと電子回路基板
(10)との間隔を保持できなくなる場合もあるため、端
子同志の接触が生じることがあるからである。また、温
度制御も難しくなり、安定した接続状態を実現しずらく
なるからである。
そして、前記高融点金属層(3b)の高さは、少なくと
も20μmであって、その頂点の平面度は10μm以下であ
ることが重要である。その理由は、20μmよりも低い
と、電子回路基板(10)とICチップとの熱膨張率の差に
起因する熱応力に対して十分に応力の分散ができず、電
子回路基板(10)あるいはICチップの接続部界面に応力
集中し、長期の使用に対して断線することがあるからで
ある。また、低融点金属層(3a)の量によっては、良好
な接続状態を実施できる範囲が非常に限られてくるから
である。即ち、低融点金属層(3a)の量が多いと、余剰
の低融点金属(3a)は、溶融時に横に広がる量が多くな
り、近接する接続用端子(3)と結合してしまうからで
ある。
一方、高融点金属層(3b)の頂点の平面度が10μmよ
りも大きいと、高さの低い接続用端子(3)(バンプ)
はICチップの端子との接続面積が小さくなり、著しく接
続強度が低く、また、ICチップが傾いて他の接続用端子
(3)(バンプ)と接触したりして、接続信頼性に欠け
るためである。
そしてまた、前記低融点金属層(3a)の体積は、高融
点金属層(3b)の体積に対して60%以上であることが重
要である。高融点金属層(3b)の体積よりも著しく少な
いと、接続強度が著しく低くなり接続信頼性に欠けるか
らである。また、前記低融点金属層(3a)は、溶融して
ICチップの端子と濡れて表面張力によってICチップを引
き込むが、その体積が少なすぎるとこの引き込む力が弱
く、従って、平面度が比較的小さく高精度の端子同志で
あっても実装段階で接続不良が生じるからである。一
方、前記低融点金属層(3a)の体積が多いほど接続性は
向上するが、大きな効果はなく、逆に隣接する接続用端
子(3)と接続し易くなるため、微小な間隔の端子に対
して接続は不利となる。従って、前記低融点金属層(3
a)の体積は、300%以下で十分その接続信頼性を確保で
きるのである。
なお、接続用端子(3)の形状は、第1図に示したよ
うに下の方が広く、上の方が狭くなっている方が強度的
に有利であるが、第2図又は第3図のような形状であっ
ても良い。
つぎに、請求項2の発明に係る電子回路基板の製造方
法を説明する。
請求項2の発明が採った手段は、 「熱膨張率6×10-6/℃以下の電子回路基板(10)の
導体回路(2)上に少なくとも20μmの高さを有すると
共にその頂点の平面度が10μm以下に形成された複数の
接続用端子(3)を有する電子回路基板(10)の製造方
法であって、 基材(1)上に導体回路(2)を形成した後、所望の
導体回路(2)上に開口部(5)を有するマスク(4)
を形成し、次に当該開口部(5)内であって前記所望の
導体回路(2)上に高融点金属層(3b)を形成し、次い
で前記マスク(4)を被覆したまま前記高融点金属層
(3b)の頂点を平滑化した後当該高融点金属層(3b)上
に低融点金属層(3a)を形成して接続用端子(3)とす
ることを特徴とする電子回路基板(10)の製造方法」 であり、次ぎに、この発明について図面を参照しつつ順
を追って説明する。
第4図は、本発明に係る電子回路基板(10)の接続用
端子(3)の製造工程を示したものである。
工程(イ)は、基材(1)に導体回路(2)を形成す
る工程である。
工程(ロ)は、前記導体回路(2)にマスク(4)を
被覆した後、このマスク(4)に所望の導体回路(2)
に対応する部分に開口部(5)を設ける工程である。
工程(ハ)は、前記開口部(5)に高融点金属層(3
b)を形成する工程である。ここで前記マスク(4)の
表面よりできれば突出して前記高融点金属層(3b)を形
成するとよい。
工程(ニ)は、前記高融点金属層(3b)を平滑化する
のであるが、この平滑化作業の時点では前記マスク
(4)を形成したままその作業を実施したほうが好まし
い。その理由は、前記平滑化作業、例えば、平面研削盤
による研削加工、平面研磨機によるポリッシング加工あ
るいは、プレス機による加工等によって高融点金属層
(3b)の頂点を一平面とする作業の時に、前記マスク
(4)が導体回路(2)を保護するばかりでなく、前記
高融点金属層(3b)の機械的応力に対する保護と、その
寸法精度の保持を実現することができるからである。こ
のような目的のために好ましい加工方法は、中でも平面
研削盤による研削加工、平面研磨機によるポリッシング
加工である。また、前述のマスク(4)としては、非常
に微細な端子を形成するために感光性を有したアクリル
系樹脂、アクリル酸−メタアクリル酸共重合樹脂、ポリ
イミド系樹脂が機械的強度が高く使用することができ
る。
工程(ホ)は、前記マスク(4)を被覆したままで、
低融点金属層(3a)を形成するか、あるいは前記マスク
(4)を除去したのち低融点金属層(3a)を形成する工
程である。
ここで前記高融点金属層(3b)としては、銅、ニッケ
ル、金、銀、クロム、チタン、白金あるいはこれらの合
金、鉛−錫系半田が使用でき、また、低融点金属層(3
a)としては、鉛−錫系半田、鉛、錫、インジウム、ビ
スマス、カドミウムの何れか少なくとも2種から選ばれ
る合金が使用できる。このような高融点金属層(3b)及
び低融点金属層(3a)の形成方法としては、電解メッ
キ、無電解メッキ、スパッタリング、蒸着法を使用で
き、半田あるいは半田合金のように融点の低い金属であ
れば、金属ペーストの印刷後加熱する方法、溶融金属中
へ浸漬する方法等も利用できる。
(実施例) 次に、本発明の実施例及び比較例について説明する。
実施例1 この電子回路基板(10)として用いられる基材(1)
は、コージェライト焼結体(気孔率30%)であって、1.
0mmの厚みに両頭平面研磨機によって平行度5μm、平
面度3μmで研磨したものである。この基材(1)の上
下に0.1mmのガラスクロスを配置し、変性ポリイミド樹
脂を真空下で充填し同時に厚さ18μmの銅箔を積層した
後200℃で24時間硬化して基板とした。この基板の熱膨
張率は3.6ppm/℃のセラミック−樹脂複合基板である。
一方、ICチップにはニッケルからなる379個の接続端
子が最小ピッチ0.15mmで形成されている。
次に、前記基板に前記ICチップの接続端子と対向する
ように導体回路(2)を形成した。その後、この基板に
厚さ40μmの感光性の永久ソルダーレジストを塗布し
て、70μmの開口部を形成し、さらにこの基板に35μm
の感光性のアクリル樹脂系マスク(4)を被覆し、前記
ICチップの接続端子と対向するように形成した導体回路
上(2)に、105μmの開口部(5)を形成した。次い
で、この開口部(5)に電解メッキによって錫10%−鉛
90%の半田層(高融点金属層(3b))を前記永久ソルダ
ーレジストと同じ40μmの厚みで形成した。そして、こ
の基板を300℃で加熱したところ、高さ77μm、直径92
μmの金属端子が形成された。次いで、前述と同様の35
μmの感光性のアクリル樹脂系マスク(4)を再度被覆
して、これを平面研削盤上に固定しGC1500#の碇石によ
って加工したところ、前記錫10%−鉛90%の半田層(高
融点金属層(3b))の頂点の平面度は、3.4μmとな
り、高さは55μmであった。次に前記感光性のアクリル
樹脂系マスク(4)を除去し、前記半田層(高融点金属
層(3b))に電解メッキによって錫60%−鉛40%の半田
層(低融点金属層(3a))を15μm形成した。これによ
って前記錫10%−鉛90%の半田層(高融点半田層(3
b))に対して、約110%にあたる3.9×105μm3の低融点
半田層(3a)が形成された。
この電子回路基板(10)と前記ICチップの端子とを接
触させて、220℃で接続したところ、379個中1この接続
不良も無く接続できた。
そして、このICチップが実装されたモジュールを125
℃−1500秒、室温−100秒、−65℃−1500秒、室温−100
秒の冷却サイクル試験を実施したところ、2000サイクル
以上その接続を保持できた。
その他の実施例及び比較例 実施例1と同様であるが、実施例1の基板において、
熱膨張率が7ppm/℃のアルミナセラミック基板を使用し
た場合(比較例1)、平面研削加工を施さずにそのまま
高融点金属層(3b)を使用した場合(平面度が18μm)
(比較例2)、高融点半田層(3b)のメッキ厚みを5μ
mとした場合(比較例3)、低融点半田層(3a)のメッ
キ高さを25とした場合(実施例2)、低融点半田層(3
a)のメッキ高さを5μmとした場合(比較例4)、及
び前記感光性のアクリル樹脂系マスク(4)を除いて平
面研削加工を施した場合(比較例5)の各接続結果、並
びに冷熱サイクル試験の実施結果を表1にまとめた。
(発明の効果) 以上述べたように、本発明に係る電子回路基板は、
「熱膨張率6×10-6/℃以下の電子回路基板の導体回路
上に少なくとも20μmの高さを有すると共にその頂点の
平面度が10μm以下に形成された複数の接続用端子を有
する電子回路基板であって、前記各接続用端子は、高融
点金属層の上に体積比が当該高融点金属層に対して60%
以上の低融点金属層を形成してなること」をその構成上
の特徴としている。
従って、この電子回路基板によれば、ICチップと信頼
性の高い接続を実現することができ、しかも、大面積で
基板側にバンプを形成することにより、バンプ(接続用
端子)の形成コストを低減することができる。また、ウ
ェハースケールのICの実装や従来からあるTAB実装用の
極めて微細なICチップとの接続も可能であり、極めて高
密度で実装することができる。よって、この電子回路基
板は、最近の微細な表示が可能で大型化しつつあるLCD
等が液晶表示パネルの実装基板あるいは評価基板、若し
くは、長尺な基板であるLEDプリンターヘッド、読み取
りセンサー、サーマルプリンターヘッド等の実装基板あ
るいは評価基板にも利用することができる。
また、請求項2の発明に係る製造方法は、「熱膨張率
6×10-6/℃以下の電子回路基板の導体回路上に少なく
とも20μmの高さを有すると共にその頂点の平面度が10
μm以下に形成された複数の接続用端子を有する電子回
路基板の製造方法であって、基材上に導体回路を形成し
た後、所望の導体回路上に開口部を有するマスクを形成
し、次に当該開口部内であって前記所望の導体回路上に
高融点金属層を形成し、次いで前記マスクを被覆したま
ま前記高融点金属層の頂点を平滑化した後当該高融点金
属層上に低融点金属層を形成して接続用端子とするこ
と」をその構成上の特徴としている。
従って、この方法によれば、請求項1に係る電子回路
基板を簡単かつ安価に製造することができるのである。
【図面の簡単な説明】
第1図は請求項1の発明に係る電子回路基板の一実施例
を示す接続用端子付近の部分拡大断面図、第2図及び第
3図は別の実施例の同部分拡大断面図、第4図は請求項
2の発明に係る製造方法を工程順に示す各部分拡大断面
図である。 符号の説明 10……電子回路基板、1……基材、2……導体回路、3
……接続用端子、3a……低融点金属層、3b……高融点金
属層、4……マスク、5……開口部。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】熱膨張率6×10-6/℃以下の電子回路基板
    の導体回路上に少なくとも20μmの高さを有すると共に
    その頂点の平面度が10μm以下に形成された複数の接続
    用端子を有する電子回路基板であって、 前記各接続用端子は、高融点金属層の上に体積比が当該
    高融点金属層に対して60%以上の低融点金属層を形成し
    てなることを特徴とする電子回路基板。
  2. 【請求項2】熱膨張率6×10-6/℃以下の電子回路基板
    の導体回路上に少なくとも20μmの高さを有すると共に
    その頂点の平面度が10μm以下に形成された複数の接続
    用端子を有する電子回路基板の製造方法であって、 基材上に導体回路を形成した後、所望の導体回路上に開
    口部を有するマスクを形成し、次に当該開口部内であっ
    て前記所望の導体回路上に高融点金属層を形成し、次い
    で前記マスクを被覆したまま前記高融点金属層の頂点を
    平滑化した後当該高融点金属層上に低融点金属層を形成
    して接続用端子とすることを特徴とする電子回路基板の
    製造方法。
JP2094484A 1990-04-09 1990-04-09 電子回路基板とその製造方法 Expired - Fee Related JP2764632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2094484A JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2094484A JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JPH03291950A JPH03291950A (ja) 1991-12-24
JP2764632B2 true JP2764632B2 (ja) 1998-06-11

Family

ID=14111558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2094484A Expired - Fee Related JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2764632B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001866A1 (en) * 1995-06-29 1997-01-16 Minnesota Mining And Manufacturing Company Ball grid array package utilizing solder coated spheres
JP2951882B2 (ja) 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2817704B2 (ja) * 1996-04-25 1998-10-30 日本電気株式会社 テープキャリアパッケージ及び接続方法
JP4066522B2 (ja) 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
KR20190124128A (ko) * 2017-03-01 2019-11-04 스미토모 덴키 고교 가부시키가이샤 플렉시블 프린트 배선판, 접속체의 제조 방법 및 접속체
CN113395841B (zh) * 2021-05-25 2023-08-15 佛山市国星光电股份有限公司 一种模组加工方法、模组及器件

Also Published As

Publication number Publication date
JPH03291950A (ja) 1991-12-24

Similar Documents

Publication Publication Date Title
US5641990A (en) Laminated solder column
US6713844B2 (en) Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means
EP0616363B1 (en) A method of forming a bump having a rugged side and a semiconductor device having the bump, and a method of mounting a semiconductor device on a circuit board
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
JPH1013007A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
US6548326B2 (en) Semiconductor device and process of producing same
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
JP2764632B2 (ja) 電子回路基板とその製造方法
JP2681327B2 (ja) バンプ付き回路基板の製造方法
JP2003051665A (ja) 電子部品の実装方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH0626227B2 (ja) 半導体チツプの装着方法
US5923535A (en) Electronic device assembly
JPH04137663A (ja) 固体撮像装置
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3173109B2 (ja) 半導体素子及びその製造方法
JP2893634B2 (ja) 電子部品の接続構造
JP2004006926A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JP2753760B2 (ja) バーンイン試験用電子回路基板とその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP2705653B2 (ja) 電子デバイス組立体およびその製造方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003258161A (ja) 電子部品実装用配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100403

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees