JPH03291950A - 電子回路基板とその製造方法 - Google Patents

電子回路基板とその製造方法

Info

Publication number
JPH03291950A
JPH03291950A JP9448490A JP9448490A JPH03291950A JP H03291950 A JPH03291950 A JP H03291950A JP 9448490 A JP9448490 A JP 9448490A JP 9448490 A JP9448490 A JP 9448490A JP H03291950 A JPH03291950 A JP H03291950A
Authority
JP
Japan
Prior art keywords
metal layer
point metal
circuit board
melting point
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9448490A
Other languages
English (en)
Other versions
JP2764632B2 (ja
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2094484A priority Critical patent/JP2764632B2/ja
Publication of JPH03291950A publication Critical patent/JPH03291950A/ja
Application granted granted Critical
Publication of JP2764632B2 publication Critical patent/JP2764632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ICチップと直接接続できる電子回路基板と
その製造方法を提供するものである。
(従来の技術) 従来、ICチップと電子回路基板との直接接続方式とし
ては、次の3種の方法が一般的である。
第一の方法はICチップを金あるいはアルミニウム等の
ワイヤーによって接続するワイヤーボンディング方式、
第二の方法はテープ上の導体に形成されたインナーリー
ドとICチップとを接続した後、インナーリードをアウ
ターリードに接続するテープキャリア方式、第三の方法
はICチップに形成された半田バンブと、電子回路基板
の接続用端子に形成された半田バンブとを接触させ、前
記半田バンブを溶融加熱して接続するフリップチップボ
ンディング方式がある。中でも、フリップチップボンデ
ィング方式は最も小さい実装面積!ICチップを接続で
き高密度実装を実現できる方式である。
(発明が解決しようとする課題) 従来、このようなフリップチップボンディング方式は、
ICチップに高融点の半田ノ1ンブを形成し、そして電
子回路基板の接続用端子には低融点の半田バンブを形成
していた。
このようにICチップに高融点の半田バンブを形成しな
ければならなかった理由は、接続方式の特徴により、半
田バンブの高さを高精度に制御する必要があったからで
ある。すなわち、半田バンブの高さが不均一であると、
高さの低いバンフハ、電子回路基板の接続用端子との接
続面積が小さくなって、著しく接続強度が低く、また、
ICチップが傾いて他のバンブと接触したりして、接続
信頼性に欠けていたためである。
従って、面積の小さなICチップに接続時には溶融しな
い高融点の半田バンブを形成し、バンブの高さをなるべ
く均一にして、ICチップを接続時に安定させなければ
ならなかった。
一方、電子回路基板は、ICチップに比べてその面積が
大きく、均一なバンブを基板全体に形成することは困難
であった。
本発明は、前記問題点に鑑みてなされたものであり、そ
の目的とするところは、電子回路基板に高精度のバンブ
(接続用端子)を形成し、フリップチップボンディング
方式の接続が容易に行える電子回路基板を提供すると共
に、その−製造方法を提供することにある。
(課題を解決するための手段及び発明の作用)上記目的
を達成するために本発明が採った手段は、図面に示した
符号を付して説明すると、「熱膨張率6 X 10−’
/’C以下の電子回路基板(10)の導体回路(2)上
に少なくとも20μmの高さを有すると共にその頂点の
平面度が10μm以下に形成された複数の接続用端子(
3)を有する電子回路基板(10)であって、 前記各接続用端子(3)は、高融点金属層(3b)の上
に体積比が当該高融点金属層(3b)に対して60%以
上の低融点金属層(3a)を形成してなることを特徴と
する電子回路基板(10)J である。
本発明において、前記電子回路基板(lO)の熱膨張率
は6X10−’/”C以下であることが重要である。そ
の理由は、ICチップと接続する際に溶融温度まで加熱
するが、この時、熱膨張率が6×10−’/”Cより大
きいと、この高温下での熱膨張差が生じ、また冷却時に
接続部に応力を生じて、使用中に断線等の接続不良が発
生し易くなるからである。逆にICチップの熱膨張率3
 x 10−’/℃よりも小さくても同様の熱応力を生
じるが、0以上であれば使用できる。
そして、本発明においては、電子回路基板(10)の導
体回路(2)上に形成される接続用端子(3)は、その
内部が高融点金属(3b)であって、この高融点金属(
3b)の表面の一部あるいは全てに、低融点金属層(3
a)が形成されているのである。以下、これについて図
面に従って説明する。
第1図は、本発明に係る電子回路基板(10)の接続用
端子(3)を拡大して示した断面図である。電子回路基
板(10)の導体回路(2)上に形成された接続用端子
(3)は、図の如く低融点の金属層(3a)と、この低
融点金属層(3a)よりも高融点の金属層(3b)とか
らなる。この低融点金属層(3a)は、溶融してICチ
ップの接続端子(バンブ)と接続するのである。これに
より、従来、ウエノ1−スケールの大きさ(5インチ程
度まで)の小面積でバンブを形成していたものが、形成
する必要がなくなり非常に効率的である。
次に、前記低融点金属層(3a)と高融点金属層(3b
)とにおいて、その融点の温度差は、少なくとも20℃
以上が好ましい。その理由は、融点差が低いと高融点の
金属も柔らかくなる傾向があり、ICチップと電子回路
基板(lO)との間隔を保持できなくなる場合もあるた
め、端子同志の接触が生じることがあるからである。ま
た、温度制御も難しくなり7、安定した接続状態を実現
しずらくなるからである。
そして、前記高融点金属層(3b)の高さは、少なくと
も20μmであって、その頂点の平面度は10μm以下
であることが重要である。その理由は、20μmよりも
低いと、電子回路基板(10)とICチップとの熱膨張
率の差に起因する熱応力に対して十分に応力の分散がで
きず、電子回路基板(lO)あるいはICチップの接続
部界面に応力集中し、長期の使用に対して断線すること
があるからである。また、低融点金属層(3a)の量に
よっては、良好な接続状態を実施できる範囲が非常に限
られてくるからである。即ち、低融点金属層(3a)の
量が多いと、余剰の低融点金属(3a)は、溶融時に横
に広がる量が多くなり、近接する接続用端子(3)と結
合してしまうからである。
一方、高融点金属層(3b)の頂点の平面度が10μm
よりも大きいと、高さの低い接続用端子(3)(バンブ
)はICチップの端子との接続面積が小さくなり、著し
く接続強度が低く、また、ICチップが傾いて他の接続
用端子(3)(バンブ)と接触したりして、接続信頼性
に欠けるためである。
そしてまた、前記低融点金属層(3a)の体積は、高融
点金属層(3b)の体積に対して60%以上であること
か重要である。高融点金属層(3b)の体積よりも著し
く少ないと、接続強度が著しく低くなり接続信頼性に欠
けるからである。また、前記低融点金属層(3a)は、
溶融してICチップの端子と濡れて表面張力によってI
Cチップを引き込むが、その体積が少なすぎるとこの引
き込む力が弱く、従って、平面度が比較的小さく高精度
の端子同志であっても実装段階で接続不良が生じるから
である。一方、前記低融点金属層(3a)の体積が多い
ほど接続性は向上するが、大きな効果はなく、逆に隣接
する接続用端子(3)と接続し易くなるため、微小な間
隔の端子に対して接続は不利となる。
従って、前記低融点金属層(3a)の体積は、800%
以下で十分その接続信頼性を確保できるのである。
なお、接続用端子(3)の形状は、第1図に示したよう
に下の方が広く、上の方が狭くなっている方が強度的に
有利であるが、第2図又は第3図のような形状であって
も良い。
つぎに、請求項2の発明に係る電子回路基板の製造方法
を特徴する 請求項2の発明が採った手段は、 [熱膨張率6xlO−”/”C以下の電子回路基板(1
0)の導体回路(2)上に少なくとも20μmの高さを
有すると共にその頂点の平面度が10μm以下に形成さ
れた複数の接続用端子(3)を有する電子回路基板(1
0)の製造方法であって、基材(1)上に導体回路(2
)を形成した後、所望の導体回路(2)上に開口部(5
)を有するマスク(4)を形成し、次に当該開口部(5
)内であって前記所望の導体回路(2)上に高融点金属
層(3b)を形成し、次いで前記マスク(4)を被覆し
たまま前記高融点金属層(3b)の頂点を平滑化した後
当該高融点金属層(3b)上に低融点金属層(3a)を
形成して接続用端子(3)とすることを特徴とする電子
回路基板(10)の製造方法」 であり、次ぎに、この発明について図面を参照しつつ順
を追って説明する。
第4図は、本発明に係る電子回路基板(10)の接続用
端子(3)の製造工程を示したものである。
工程(イ)は、基材(1)に導体回路(2)を形成する
工程である。
工程(ロ)は、前記導体回路(2)にマスク(4)を被
覆した後、このマスク(4)に所望の導体回路(2)に
対応する部分に開口部(5)を設ける工程である。
工程(ハ)は、前記開口部(5)に高融点金属層(3b
)を形成する工程である。ここで前記マスク(4)の表
面よりできれば突出して前記高融点金属層(3b)を形
成するとよい。
工程(ニ)は、前記高融点金属層(3b)を平滑化する
のであるが、この平滑化作業の時点では前記マスク(4
)を形成したままその作業を実施したほうが好ましい。
その理由は、前記平滑化作業、例えば、平面研削盤によ
る研削加工、平面研磨機によるポリッシング加工あるい
は、プレス機による加工等によって高融点金属層(3b
)の頂点を一平面とする作業の時に、前記マスク(4)
が導体回路(2)を保護するばかりでなく、前記高融点
金属層(3b)の機械的応力に対する保護と、その寸法
精度の保持を実現することができるからである。このよ
うな目的のために好ましい加工方法は、中でも平面研削
盤による研削加工、平面研磨機によるポリッシング加工
である。また、前述のマスク(4)としては、非常に微
細な端子を形成するために感光性を有したアクリル系樹
脂、アクリル酸−メタアクリル酸共重合樹脂、ポリイミ
ド系樹脂が機械的強度が高く使用することができる。
工程(ホ)は、前記マスク(4)を被覆したままで、低
融点金属層(3a)を形成するか、あるいは前記マスク
(4)を除去したのち低融点金属層(3a)を形成する
工程である。
二こで前記高融点金属層(3b)としては、銅、ニッケ
ル、金、銀、クロム、チタン、白金あるいはこれらの合
金、鉛−錫系半田が使用でき、また、低融点金属層(3
a)としては、鉛−錫系半田、鉛、錫、インジウム、ビ
スマス、カドミウムの何れか少なくとも2種から選ばれ
る合金が使用できる。
このような高融点金属層(3b)及び低融点金属層(3
a)の形成方法としては、電解メツキ、無電解メツキ、
スパッタリング、蒸着法を使用でき、半田あるいは半田
合金のように融点の低い金属であれば、金属ペーストの
印刷後加熱する方法、溶融金属中へ浸漬する方法等も利
用できる。
(実施例) 次に、本発明の実施例及び比較例について説明する。
K胤五ユ この電子回路基板(lO)として用いられる基材(1)
は、コージェライト焼結体(気孔率30%)であって、
1.Ommの厚みに両頭平面研磨機によって平行度5μ
m1平面度3μmで研磨したものである。この基材(1
)の上下に0.1mmのガラスクロスを配置し、変性ポ
リイミド樹脂を真空下で充填し同時に厚さ18μmの銅
箔を積層した後200℃で24時間硬化して基板とした
。この基板の熱膨張率は3.6ppm/”Cのセラミッ
クー樹脂複合基板である。
一方、ICチップにはニッケルからなる379個の接続
端子が最小ピッチ0.15mmで形成されている。
次に、前記基板に前記ICチップの接続端子と対向する
ように導体回路(2)を形成した。その後、この基板に
厚さ40μmの感光性の永久ソルダーレジストを塗布し
て、70μmの開口部を形成し、さらにこの基板に35
μmの感光性のアクリル樹脂系マスク(4)を被覆し、
前記ICチップの接続端子と対向するように形成した導
体回路上(2)に、105μmの開口部(5)を形成し
た。次いで、この開口部(5)に電解メツキによって錫
10%−鉛90%の半田層(高融点金属層(3b))を
前記永久ソルダーレジストと同じ40μmの厚みで形成
した。そして、この基板を300℃で加熱したところ、
高さ77μm5直径92μmの金属端子が形成された。
次いで、前述と同様の85μmの感光性のアクリル樹脂
系マスク(4)を再度被覆して、これを平面研削盤上に
固定しGC1500#の碇石によって加工したところ、
前記錫10%−鉛90%の半田層(高融点金属層(3b
))の頂点の平面度は、3.4μmとなり、高さは55
μmであった。次に前記感光性のアクリル樹脂系マスク
(4)を除去し、前記半田層(高融点金属層(3b))
に電解メツキによって錫60%−鉛40%の半田層(低
融点金属層(3a))を15μm形成した。これによっ
て前記錫10%−鉛90%の半田層(高融点半田層(3
b))に対して、約110%にあたる3、 9 X 1
0’μm”の低融点半田層(3a)が形成された。
この電子回路基板(10)と前記ICチップの端子とを
接触させて、220℃で接続したところ、379個中1
この接続不良も無く接続できた。
そして、このICチップが実装されたモジュールを12
5℃−1500秒、室温−100秒、−65℃−150
0秒、室温−100秒の冷却サイクル試験を実施したと
ころ、2000サイクル以上その接続を保持できた。
その他の実施例及び比較例 実施例1と同様であるが、実施例1の基板において、熱
膨張率が7ppm/’Cのアルミナセラミック基板を使
用した場合(比較例1)、平面研削加工を施さずにその
まま高融点金属層(3b)を使用した場合(平面度が1
8μm)(比較例2)、高融点半田層(3b)のメツキ
厚みを5μmとした場合(比較例3)、低融点半田層(
3a)のメツキ高さを25とした場合(実施例2)、低
融点半田層(3a)のメツキ高さを5μmとした場合(
比較例4)、及び前記感光性のアクリル樹脂系マスク(
4)を除いて平面研削加工を施した場合(比較例5)の
各接続結果、並びに冷熱サイクル試験の実施結果を表1
にまとめた。
(以下余白) (発明の効果) 以上述べたように、本発明に係る電子回路基板は、[熱
膨張率6X10−’/”C以下の電子回路基板の導体回
路上に少なくとも20μmの高さを有すると共にその頂
点の平面度が10μm以下に形成された複数の接続用端
子を有する電子回路基板であって、前記各接続用端子は
、高融点金属層の上に体積比が当該高融点金属層に対し
て60%以上の低融点金属層を形成してなること」をそ
の構成上の特徴としている。
従って、この電子回路基板によれば、ICチップと信頼
性の高い接続を実現することができ、しかも、大面積で
基板側にバンプを形成することにより、バンブ(接続用
端子)の形成コストを低減することができる。また、ウ
ェハースケールのICの実装や従来からあるTAB実装
用の極めて微細なICチップとの接続も可能であり、極
めて高密度で実装することができる。よって、この電子
回路基板は、最近の微細な表示が可能で大型化しつつあ
るLCD等の液晶表示パネルの実装基板あるいは評価基
板、若しくは、長尺な基板であるLEDプリンターヘッ
ド、読み取りセンサーサーマルプリンターヘッド等の実
装基板あるいは評価基板にも利用することができる。
また、請求項2の発明に係る製造方法は、[熱膨張率6
X10’−6/℃以下の電子回路基板の導体回路上に少
なくとも20μmの高さを有すると共にその頂点の平面
度が10μm以下に形成された複数の接続用端子を有す
る電子回路基板の製造方法であって、基材上に導体回路
を形成した後、所望の導体回路上に開口部を有するマス
クを形成し、次に当該開口部内であって前記所望の導体
回路上に高融点金属層を形成し、次いで前記マスクを被
覆したまま前記高融点金属層の頂点を平滑化した後当該
高融点金属層上に低融点金属層を形成して接続用端子と
すること」をその構成上の特徴としている。
従って、この方法によれば、請求項1に係る電子回路基
板を簡単かつ安価に製造することができるのである。
【図面の簡単な説明】
第1図は請求項1の発明に係る電子回路基板の一実施例
を示す接続用端子付近の部分拡大断面図、第2図及び第
3図は別の実施例の同部分拡大断面図、第4図は請求項
2の発明に係る製造方法を工程順に示す各部分拡大断面
図である。 符号の説明 10・・・電子回路基板、1・・・基材、2・・・導体
回路、3・・・接続用端子、3a・・・低融点金属層、
3b・・・高融点金属層、4・・・マスク、5・・・開
口部。 以  上 第2図 第4図

Claims (1)

  1. 【特許請求の範囲】 1).熱膨張率6×10^−^6/℃以下の電子回路基
    板の導体回路上に少なくとも20μmの高さを有すると
    共にその頂点の平面度が10μm以下に形成された複数
    の接続用端子を有する電子回路基板であって、 前記各接続用端子は、高融点金属層の上に体積比が当該
    高融点金属層に対して60%以上の低融点金属層を形成
    してなることを特徴とする電子回路基板。 2).熱膨張率6×10^−^6/℃以下の電子回路基
    板の導体回路上に少なくとも20μmの高さを有すると
    共にその頂点の平面度が10μm以下に形成された複数
    の接続用端子を有する電子回路基板の製造方法であって
    、 基材上に導体回路を形成した後、所望の導体回路上に開
    口部を有するマスクを形成し、次に当該開口部内であっ
    て前記所望の導体回路上に高融点金属層を形成し、次い
    で前記マスクを被覆したまま前記高融点金属層の頂点を
    平滑化した後当該高融点金属層上に低融点金属層を形成
    して接続用端子とすることを特徴とする電子回路基板の
    製造方法。
JP2094484A 1990-04-09 1990-04-09 電子回路基板とその製造方法 Expired - Fee Related JP2764632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2094484A JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2094484A JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JPH03291950A true JPH03291950A (ja) 1991-12-24
JP2764632B2 JP2764632B2 (ja) 1998-06-11

Family

ID=14111558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2094484A Expired - Fee Related JP2764632B2 (ja) 1990-04-09 1990-04-09 電子回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2764632B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001866A1 (en) * 1995-06-29 1997-01-16 Minnesota Mining And Manufacturing Company Ball grid array package utilizing solder coated spheres
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6335492B1 (en) * 1996-04-25 2002-01-01 Nec Corporation Tape carrier package with improved connecting terminals and a method of electrically interconnecting the tape carrier package to external circuitry
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6809415B2 (en) 1998-07-22 2004-10-26 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体
CN113395841A (zh) * 2021-05-25 2021-09-14 佛山市国星光电股份有限公司 一种模组加工方法、模组及器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001866A1 (en) * 1995-06-29 1997-01-16 Minnesota Mining And Manufacturing Company Ball grid array package utilizing solder coated spheres
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US6335492B1 (en) * 1996-04-25 2002-01-01 Nec Corporation Tape carrier package with improved connecting terminals and a method of electrically interconnecting the tape carrier package to external circuitry
US6809415B2 (en) 1998-07-22 2004-10-26 Ibiden Co., Ltd. Printed-circuit board and method of manufacture thereof
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体
CN108811523A (zh) * 2017-03-01 2018-11-13 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体
US11178755B2 (en) * 2017-03-01 2021-11-16 Sumitomo Electric Industries, Ltd. Flexible printed circuit board, method for producing connection body, and connection body
CN108811523B (zh) * 2017-03-01 2022-06-24 住友电气工业株式会社 柔性印刷电路板、连接体的制造方法和连接体
CN113395841A (zh) * 2021-05-25 2021-09-14 佛山市国星光电股份有限公司 一种模组加工方法、模组及器件
CN113395841B (zh) * 2021-05-25 2023-08-15 佛山市国星光电股份有限公司 一种模组加工方法、模组及器件

Also Published As

Publication number Publication date
JP2764632B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
US5641990A (en) Laminated solder column
EP0616363B1 (en) A method of forming a bump having a rugged side and a semiconductor device having the bump, and a method of mounting a semiconductor device on a circuit board
JPH1013007A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
KR100737498B1 (ko) 반도체 소자의 실장 방법 및 실장 구조
JPH03291950A (ja) 電子回路基板とその製造方法
JPH0626227B2 (ja) 半導体チツプの装着方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
US5923535A (en) Electronic device assembly
JP2650499B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH0523887A (ja) 金属ボールの形成方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2893634B2 (ja) 電子部品の接続構造
JP2705653B2 (ja) 電子デバイス組立体およびその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JPS59215759A (ja) 半導体装置
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JP2003258161A (ja) 電子部品実装用配線基板
JP2004006926A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JP3312847B2 (ja) フリップチップ実装のバンプへの樹脂転写方法
JP2753760B2 (ja) バーンイン試験用電子回路基板とその製造方法
JPS6197932A (ja) 圧着型半導体パツケ−ジ
KR20080081530A (ko) 플립칩 어셈블리의 제조방법
CN116884856A (zh) 集成电路产品封装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080403

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100403

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees