JPS59215759A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59215759A JPS59215759A JP9091283A JP9091283A JPS59215759A JP S59215759 A JPS59215759 A JP S59215759A JP 9091283 A JP9091283 A JP 9091283A JP 9091283 A JP9091283 A JP 9091283A JP S59215759 A JPS59215759 A JP S59215759A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- lead
- semiconductor device
- leads
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフラットタイプ半導体装置に関するものである
。
。
一般にフラットタイプ半導体装置（以下ＩＣと称す）を
電子装置用回路基板等に実装する場合、第１図に示す様
に基板３上の金属配線４（銅等の配線パターン）上に半
田（８ｎ−Ｐｄ合金）５等のろう材を介してＩＣ１のリ
ード２部を乗せ、その基板をリフロー炉に通すことによ
りこのりフロー炉のヒータ６により加熱されて半田５を
リフローさせ、ＩＣＩを基板３に接着していた。この場
合、第２図に示す様に半田り７０−中にＩＣの自重と半
田の表面張力により、自然に金属配線４とＩＣリードの
間に接着に必要な半田５が溜るため、その接着力は強固
なものであった。（一般的にリードの接着裏面と金属配
線との間には３０〜５０μｍ以上の半田が必要とされて
いる。）ところが前記実装方法では基板の片面のみしか
ＩＣが実装できない欠点があシ、基板の小型化（実装密
度の高密度化）、コストダウンの防げになっていた。そ
こで基板両面にＩＣを実装する方法として第３図に示す
様にＩＣ・リード２の上からヒーターブロックを加圧さ
せ局部的に熱をかけ半田５をリフローすることで基板両
面にＩＣを接着することを可能にした。しかし、この実
装方法を使用する場合、ヒータブロックからの熱伝導を
上げるためにヒータブロックの圧力を加えなければなら
ないため、第４図に示す様に金属配線４とＩＣの１人−
ド２との間に接着に必要な半田が蟹らなくなる新たな問
題が起り、その接着力はＩＣ・リード２の側部にできる
半田のメニスカスの出来具合に依存していた。
電子装置用回路基板等に実装する場合、第１図に示す様
に基板３上の金属配線４（銅等の配線パターン）上に半
田（８ｎ−Ｐｄ合金）５等のろう材を介してＩＣ１のリ
ード２部を乗せ、その基板をリフロー炉に通すことによ
りこのりフロー炉のヒータ６により加熱されて半田５を
リフローさせ、ＩＣＩを基板３に接着していた。この場
合、第２図に示す様に半田り７０−中にＩＣの自重と半
田の表面張力により、自然に金属配線４とＩＣリードの
間に接着に必要な半田５が溜るため、その接着力は強固
なものであった。（一般的にリードの接着裏面と金属配
線との間には３０〜５０μｍ以上の半田が必要とされて
いる。）ところが前記実装方法では基板の片面のみしか
ＩＣが実装できない欠点があシ、基板の小型化（実装密
度の高密度化）、コストダウンの防げになっていた。そ
こで基板両面にＩＣを実装する方法として第３図に示す
様にＩＣ・リード２の上からヒーターブロックを加圧さ
せ局部的に熱をかけ半田５をリフローすることで基板両
面にＩＣを接着することを可能にした。しかし、この実
装方法を使用する場合、ヒータブロックからの熱伝導を
上げるためにヒータブロックの圧力を加えなければなら
ないため、第４図に示す様に金属配線４とＩＣの１人−
ド２との間に接着に必要な半田が蟹らなくなる新たな問
題が起り、その接着力はＩＣ・リード２の側部にできる
半田のメニスカスの出来具合に依存していた。
また、最近の様にＩＣの多ピン化が進み、リード間距離
が狭くなっているため、金属配線幅がとれなくなり（半
田ブリッジの問題により）、ＩＣ・リード側部に出来る
半田のメニスカスも十分にできない。さらにＩＣ・リー
ドの位置ズレ等の問題もあり、半田付不良を引き起す潜
在的要因が多くなっている。
が狭くなっているため、金属配線幅がとれなくなり（半
田ブリッジの問題により）、ＩＣ・リード側部に出来る
半田のメニスカスも十分にできない。さらにＩＣ・リー
ドの位置ズレ等の問題もあり、半田付不良を引き起す潜
在的要因が多くなっている。
本発明の目的は上記問題点を解消し高信頼性を有する実
装が可能な半導体装置を提供することにある。
装が可能な半導体装置を提供することにある。
上記目的を達成するために本発明の要旨はフラットタイ
プ半導体装置において、該半導体装置の実装時にろう材
により接着される該半導体装置の外部リードの接着面に
おいて、溝間を設けたことを特徴とする。
プ半導体装置において、該半導体装置の実装時にろう材
により接着される該半導体装置の外部リードの接着面に
おいて、溝間を設けたことを特徴とする。
以下本発明を図面に示す実施例にしたがってさらに説明
する。
する。
第５図は本発明による一実施例であり、ＩＣ・リード２
の下面に溝８を設け、ヒータブロックの加圧によるり７
０−法においても第６図に示す様に金属配置％！４とＩ
Ｃ・リード２との間に距離がとれるため接着に十分な半
田が溜り、強固な接着が得られる。また常にＩＣ・リー
ド下面と金属配線間で強固な接着がなされているのでＩ
Ｃのリード側部による接着に頼ら゛なくてもよく、第７
図に示す様に基板の金属配置をリード幅近くまで細くす
ることが可能でＩＣの多ピン化にも対応する実装ができ
る。そしてこれにより基板の金属配線パターン設計も容
易にできる様になった。
の下面に溝８を設け、ヒータブロックの加圧によるり７
０−法においても第６図に示す様に金属配置％！４とＩ
Ｃ・リード２との間に距離がとれるため接着に十分な半
田が溜り、強固な接着が得られる。また常にＩＣ・リー
ド下面と金属配線間で強固な接着がなされているのでＩ
Ｃのリード側部による接着に頼ら゛なくてもよく、第７
図に示す様に基板の金属配置をリード幅近くまで細くす
ることが可能でＩＣの多ピン化にも対応する実装ができ
る。そしてこれにより基板の金属配線パターン設計も容
易にできる様になった。
本発明の外部リードの溝間は前記ＩＣの外部リード加工
時やより以前のＩＣ用リードフレーム製作時にプレス、
エツチング方法によって容易に設けることができる。ま
た、本発明における溝の形状１個数はリード加工可能な
範囲で何ら制限を受
時やより以前のＩＣ用リードフレーム製作時にプレス、
エツチング方法によって容易に設けることができる。ま
た、本発明における溝の形状１個数はリード加工可能な
範囲で何ら制限を受
第１図はりフロー炉による実装方法を示す概略図、第２
図は第１図における基板とＩＣのリードとの接着断面図
であり、第３図はヒータブロックによる実装方法を示す
概略図、第４図は第３図における基板とＩＣ・リードと
の接着断面図であるＯ第５図は本発明による実施例の概
略図であシ、第６図および第７図はその基板実装時の断
面図である０ 尚、図において、１・・・・・・ＩＣ，２・・・・・・
ＩＣ・外部リード、３・・・・・・基板、４・・・・・
・基板の金属配線、５・・・・・・半田（ろう材）、６
・・・・・・リフロー炉（ヒータ）、７・・・・・・ヒ
ータ・ブロック、８・・・・・・リード部の溝。
図は第１図における基板とＩＣのリードとの接着断面図
であり、第３図はヒータブロックによる実装方法を示す
概略図、第４図は第３図における基板とＩＣ・リードと
の接着断面図であるＯ第５図は本発明による実施例の概
略図であシ、第６図および第７図はその基板実装時の断
面図である０ 尚、図において、１・・・・・・ＩＣ，２・・・・・・
ＩＣ・外部リード、３・・・・・・基板、４・・・・・
・基板の金属配線、５・・・・・・半田（ろう材）、６
・・・・・・リフロー炉（ヒータ）、７・・・・・・ヒ
ータ・ブロック、８・・・・・・リード部の溝。
Claims (1)
- フラットタイプ半導体装置において、該半導体装置の実
装時にろう材によル接着される該半導体装置の外部リー
ドの接着面に溝を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091283A JPS59215759A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091283A JPS59215759A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59215759A true JPS59215759A (ja) | 1984-12-05 |
Family
ID=14011618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9091283A Pending JPS59215759A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59215759A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864471A (en) * | 1985-09-30 | 1989-09-05 | Siemens Aktiengesellschaft | Component for surface mounting and method for fastening a component for surface mounting |
| US4894751A (en) * | 1987-08-14 | 1990-01-16 | Siemens Aktiengesellschaft | Printed circuit board for electronics |
| US5028111A (en) * | 1988-02-16 | 1991-07-02 | Fujitsu Limited | Method of fixing cylindrical optical part and electric part |
| JPH0577947U (ja) * | 1992-03-27 | 1993-10-22 | 安藤電気株式会社 | 表面実装用ｉｃのｌ字形端子 |
-
1983
- 1983-05-24 JP JP9091283A patent/JPS59215759A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864471A (en) * | 1985-09-30 | 1989-09-05 | Siemens Aktiengesellschaft | Component for surface mounting and method for fastening a component for surface mounting |
| US4894751A (en) * | 1987-08-14 | 1990-01-16 | Siemens Aktiengesellschaft | Printed circuit board for electronics |
| US5028111A (en) * | 1988-02-16 | 1991-07-02 | Fujitsu Limited | Method of fixing cylindrical optical part and electric part |
| JPH0577947U (ja) * | 1992-03-27 | 1993-10-22 | 安藤電気株式会社 | 表面実装用ｉｃのｌ字形端子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPS59215759A (ja) | 半導体装置 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JPH03291950A (ja) | 電子回路基板とその製造方法 | |
| JPH04315458A (ja) | 多層配線基板およびその製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2827965B2 (ja) | ボールグリッドアレイ実装方式 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP4010615B2 (ja) | 半導体装置 | |
| KR100226716B1 (ko) | 반도체 부품 및 그 제조방법 | |
| JP3402620B2 (ja) | ベアチップの高密度実装方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0423836B2 (ja) | ||
| JP3233294B2 (ja) | プリント配線板及びその製造方法 | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 |