KR100226716B1 - 반도체 부품 및 그 제조방법 - Google Patents
반도체 부품 및 그 제조방법 Download PDFInfo
- Publication number
- KR100226716B1 KR100226716B1 KR1019960066941A KR19960066941A KR100226716B1 KR 100226716 B1 KR100226716 B1 KR 100226716B1 KR 1019960066941 A KR1019960066941 A KR 1019960066941A KR 19960066941 A KR19960066941 A KR 19960066941A KR 100226716 B1 KR100226716 B1 KR 100226716B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- solder
- lead
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 230000005496 eutectics Effects 0.000 claims abstract description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010931 gold Substances 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 11
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 abstract 1
- 229910001922 gold oxide Inorganic materials 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서, 상기 접합층이 금과 솔더의 공융점 접합층인 반도체 부품 및 그 제조방법을 제공하는 것이다. 본 발명의 반도체 부품의 제조방법에 따르면 인쇄회로기판의 패턴 접속부에 형성된 금 도금층과 리이드 프레임의 리이드부에 형성된 솔더층을 공융점 접합하면 낮은 온도에서도 접합이 가능하기 때문에 인쇄회로기판의 열적 변형을 줄일 수 있을 뿐 아니라 접합력이 강력한 접합층을 얻을 수 있으며, 공정을 단순화시킬 수 있고 인쇄회로기판의 표면이 솔더 등에 의해 오염되는 것을 방지할 수 있다는 잇점이 있다.
Description
본 발명은 반도체 부품 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 리이드 프레임의 리이드부를 인쇄회로기판 (printed circuit board: PCB)의 패턴 접속부와 접합함으로써 복합형 칩 캐리어를 형성하는 반도체 부품 및 그 제조 방법에 관한 것이다.
본 발명에 따른 반도체 부품은 멀티 칩 패키지 (multi chip package: MCP)에 관련된 기술로서 리이드 프레임 가공 기술과 인쇄회로기판 가공 기술을 복합 적용한 것이다. 즉, 전자 제품의 경박단소화 및 그에 따른 반도체 부품의 고집적화에 따라 본딩 패드 피치가 점차 줄어들고 있다. 따라서, 이러한 반도체 부품의 제작시 파인 피치 (fine pitch)가 요구되는 이너 리이드 (inner lead)부를 PCB 가공기법으로 제조하고 외각 부분을 리이드 프레임 가공 기술로 제조한 다음, 각각을 접합하는 방법에 대한 연구가 진행되고 있다.
종래에는 미세 피치가 요구되는 경우, 즉 리이드와 리이드 간의 간격이 아주 좁은 경우 (예를 들어, 표면실장형기법 (SMT: Surface Mount Technology)의 경우에는 통상 약 300㎛이고 리이드 프레임에서는 통상 약 200㎛)에는 접합 부위를 누르는 치구인 팁 (tip)에 열원을 연결하여 접합 부위에 팁으로 열압착하여 부착하고 있는데 칩을 사용하여 리이드마다 개별적으로 부착할 수도 있고 한꺼번에 전체 리이드를 접착할 수도 있다.
한편, SMT에서 통상 사용했던 방법은 리플로우 (reflow) 솔더링 기법이다. 리플로우 솔더링 기법이란 접합될 양쪽 표면에 솔더를 도금하고 솔더가 용융될 때까지 두 표면을 함께 가열한 다음, 온도를 상기 솔더의 용융점 이하로 낮추어서 접합 위치를 경화시킴으로써 접합하는 방법이다.
또 다른 방법으로는 리이드 프레임을 평평하게 만드는 일반적인 방법과는 달리 리이드 프레임의 리이드를 구부려 클립 형태로 만들어 인쇄회로기판에 끼워 고정한 후 솔더 (solder)를 도포하고 가열 압축하여 용융시켜서 접합하는 방법도 있다.
그러나, 팁을 이용하여 열압착 방식으로 접합시킬 경우에는 솔더가 용융될 때 표면 장력으로 인하여 팁에 솔더가 달라붙어 접합시 불량을 유발할 뿐 아니라 지속적으로 팁을 교체하여야 하는 문제가 발생되며, 팁에 열원을 연결하여 솔더를 용융 접합시켰다가 팁을 제거할 때 리이드 프레임이 들어 올려짐으로써 리이드가 들려 올라가기 때문에 접합 불량이 야기될 수 있다.
또한, 리플로우 솔더링 기법을 사용할 경우에는 인쇄회로기판의 패턴 접속부에 솔더층을 추가로 형성하여야 하므로 공정이 복잡해질 뿐 아니라 솔더를 다량 도포하여 접합하여야 하므로 미세 피치 제작시 리이드와 리이드 간에 단락이 발생할 수 있고 회로기판의 표면이 솔더로 오염될 가능성도 배제할 수 없으며, 클립 형태로 리이드 프레임을 가공하여 사용할 경우에는 가공이 어렵고 부착성도 불량하다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 리이드 프레임과 인쇄회로기판 사이에 안정한 접합층이 형성된 반도체 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 전술한 바와 같은 공정상의 문제점을 해결하고 공정을 단순화시킴으로써 인쇄회로기판의 열적 변형을 현저하게 감소시킬 수 있고 리이드 프레임의 리이드부와 인쇄회로기판의 패턴 접속부 간에 안정한 접합층을 형성할 수 있는 반도체 부품의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판과 리이드 프레임의 접합 형태를 나타내는 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10...인쇄회로기판 20...니켈 도금층
30...금 도금층 40...리이드부
50...솔더층
본 발명의 기술적 과제는 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서, 상기 접합층이 금과 솔더의 공융점 접합층인 반도체 부품에 의하여 이루어질 수 있다.
본 발명의 다른 기술적 과제는 인쇄회로기판의 패턴 접속부에 니켈 도금층 및 금 도금층을 순차적으로 형성하는 단계; 리이드 프레임의 리이드부에 솔더층을 형성하는 단계; 및 상기 패턴 접속부의 금 도금층과 상기 리이드부의 솔더층을 마주놓고 공융점 접합하는 단계를 포함하는 반도체 부품의 제조방법에 의하여 이루어질 수 있다.
공융점 접합이란 금속과 금속을 공융점까지 가열 압착한 다음, 공융점 이하로 낮추어서 경화시켜 접합층을 형성하는 금속과 금속간의 접합 방법이다.
상기 본 발명에 따른 반도체 부품의 제조방법에 있어서, 상기 금 도금층의 두께는 0.5±5㎛이고, 상기 솔더층의 두께는 15±10㎛인 것이 바람직하며, 상기 공융점 접합은 280 내지 380℃에서 1 내지 5초간 실시되는 것이 바람직하다.
상기 공융점 접합 온도가 너무 낮거나 접합 시간이 너무 짧으면 두층간의 접합력이 불량하고, 반대로 접합 온도가 너무 높거나 접합 시간이 길어지면 인쇄회로기판이 열적으로 변형되기 때문에 바람직하지 않다. 따라서, 공융점 접합 온도 및 접합 시간을 전술한 온도 범위 내로 조절하는 것이 중요하다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판과 리이드 프레임의 접합 상태를 나타내는 단면도인데, 도 1을 들어 본 발명을 보다 상세하게 설명할 것이다.
먼저, 인쇄회로기판 (10)의 구리 패턴 (미도시) 상에 니켈 도금층 (20) 및 금 도금층 (30)을 순차적으로 형성한다. 그리고, 리이드 프레임 (40)의 리이드부에는 솔더층 (50)을 형성한다. 상기 두 층을 마주대고 공융점까지 가열한 다음, 압착하고, 이어서 온도를 공융점 이하로 낮추어 상기 접합면을 경화시키면 강력한 접합력을 나타내는 접합층이 형성된다. 이때, 가열 온도 및 가열 시간은 전술한 바와 같다.
본 발명에 따른 반도체 부품의 제조방법에 의하여 인쇄회로기판의 패턴 접속부에 형성된 금 도금층과 리이드 프레임의 리이드부에 형성된 솔더층을 공융점 접합하면 낮은 온도에서도 접합이 가능하기 때문에 인쇄회로기판의 열적 변형을 줄일 수 있을 뿐 아니라 접합력이 강력한 접합층을 형성할 수 있다.
또한, 리플로우 솔더링 기법처럼 인쇄회로기판에 추가로 솔더층을 형성할 필요가 없으므로 공정이 단순화될 뿐 아니라 인쇄회로기판의 표면이 솔더 등에 의해 오염되는 것을 방지할 수 있다는 잇점이 있다.
Claims (5)
- 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서,상기 접합층이 금과 솔더의 공융점 접합층인 것을 특징으로 하는 반도체 부품.
- 인쇄회로기판의 패턴 접속부에 금 도금층을 형성하는 단계;리이드 프레임의 리이드부에 솔더 (Sn/Pb)층을 형성하는 단계; 및상기 패턴 접속부의 금 도금층과 상기 리이드부의 솔더층을 마주놓고 공융점 접합하는 단계를 포함하는 반도체 부품의 제조방법.
- 제2항에 있어서, 상기 금 도금층의 두께가 0.5±5㎛인 것을 특징으로 하는 반도체 부품의 제조방법.
- 제2항에 있어서, 상기 솔더층의 두께가 15±10㎛인 것을 특징으로 하는 반도체 부품의 제조방법.
- 제2항에 있어서, 상기 공융점 접합이 280 내지 380℃에서 1 내지 5초간 실시되는 것을 특징으로 하는 반도체 부품의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066941A KR100226716B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 부품 및 그 제조방법 |
| JP34619797A JPH10189855A (ja) | 1996-12-17 | 1997-12-16 | マルチチップパッケージ用のリードフレーム及びその製造方法 |
| CN97107274A CN1209655A (zh) | 1996-12-17 | 1997-12-17 | 用于多芯片封装的引线框及其制造方法 |
| TW86119117A TW388092B (en) | 1996-12-17 | 1997-12-17 | Lead frame for multi-chip package and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066941A KR100226716B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 부품 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048371A KR19980048371A (ko) | 1998-09-15 |
| KR100226716B1 true KR100226716B1 (ko) | 1999-10-15 |
Family
ID=19488542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960066941A KR100226716B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 부품 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226716B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693140B1 (ko) * | 2001-05-15 | 2007-03-13 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
| EP1389802A1 (de) * | 2002-08-16 | 2004-02-18 | ABB Schweiz AG | Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen |
-
1996
- 1996-12-17 KR KR1019960066941A patent/KR100226716B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980048371A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967950A (en) | Soldering method | |
| JP5421863B2 (ja) | 半導体パッケージの製造方法 | |
| KR100201036B1 (ko) | 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치 | |
| KR20110014598A (ko) | 인쇄회로기판을 제조하는 방법, 용도 및 인쇄회로기판 | |
| KR20010092350A (ko) | 전자 회로 장치 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| KR100226716B1 (ko) | 반도체 부품 및 그 제조방법 | |
| JPH1022334A (ja) | 半導体装置 | |
| KR100250140B1 (ko) | 반도체 부품의 제조방법 | |
| JPH1075042A (ja) | 回路基板および電子部品実装方法 | |
| JPH0314293A (ja) | 多層高密度実装モジュール | |
| JP2009110991A (ja) | 半導体装置及びその製造方法 | |
| JP2008192833A (ja) | 半導体装置の製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH08172114A (ja) | 基板接続方法 | |
| KR19980048370A (ko) | 반도체 부품 및 그 제조방법 | |
| JP2005072098A (ja) | 半導体装置 | |
| KR19980048369A (ko) | 반도체 부품 및 그 제조방법 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| KR0176435B1 (ko) | 금속 접합 방법 | |
| JP2005243726A (ja) | 電子部品の接合方法とそれに用いる電子回路基板 | |
| KR19980048357A (ko) | 반도체 부품 및 그 제조방법 | |
| JPH10189855A (ja) | マルチチップパッケージ用のリードフレーム及びその製造方法 | |
| JPS59215759A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110711 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |