KR19980048357A - 반도체 부품 및 그 제조방법 - Google Patents

반도체 부품 및 그 제조방법 Download PDF

Info

Publication number
KR19980048357A
KR19980048357A KR1019960066927A KR19960066927A KR19980048357A KR 19980048357 A KR19980048357 A KR 19980048357A KR 1019960066927 A KR1019960066927 A KR 1019960066927A KR 19960066927 A KR19960066927 A KR 19960066927A KR 19980048357 A KR19980048357 A KR 19980048357A
Authority
KR
South Korea
Prior art keywords
etching
lead
solder
semiconductor component
manufacturing
Prior art date
Application number
KR1019960066927A
Other languages
English (en)
Inventor
류재철
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019960066927A priority Critical patent/KR19980048357A/ko
Publication of KR19980048357A publication Critical patent/KR19980048357A/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서, 상기 리이드부 또는 패턴접속부 중 하나에 에칭부가 형성된 반도체 부품 및 그 제조방법을 제공하기 위한 것이다. 본 발명에 따르면, 접합면 사이에 에칭부를 형성하면 공기 압착에 의해 용융된 솔더가 외부로 유출되는 현상을 방지할 수 있을 뿐 아니라 가열 압착 공정시에 상기 에칭부 내로 용융된 솔더가 흘러들어가서 패턴접속부와 리이드부를 강력하게 접합시킬 수 있는 앵커홀 역할을 할 수 있다. 따라서, 접합면의 박리 등과 같은 접합 불량을 방지할 수 있기 때문에 제품의 성능 및 수율을 개선할 수 있다.

Description

반도체 부품 및 그 제조방법
본 발명은 반도체 부품 및 그 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 패턴접속부 또는 리이드 프레임의 리이드부를 에칭하여 접합력을 개선한 반도체 부품 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 부품 및 그 제조방법은 멀티 칩 패키지 (multi chip package: MCP)에서 이용될 수 있는 방법이다.
전자 제품의 경박단소화 및 그에 따른 반도체 부품의 고집적화에 따라 본딩 패드 피치가 점차 줄어들고 있다. 따라서 파인 피치 (fine pitch)가 요구되는 이너 리이드 (inner lead)부를 PCB 가공기법으로 제조하고 외각 부분을 리이드 프레임 가공 기술로 제조한 다음, 각각을 접합하는 방법에 대한 연구가 진행되고 있다.인쇄회로기판과 리이드 프레임을 접합함에 있어서는, 먼저 인쇄회로기판의 패턴 접합부와 리이드 프레임의 리이드부에 각각 도금층을 형성하여야 한다. 이때, 인쇄회로기판의 패턴 접합부에는 솔더 (Sn/Pb), 은, 금 등을 도포하여 도금층을 형성할 수 있으며, 리이드 프레임의 리이드부에는 주로 솔더를 도포하여 도금층을 형성한다. 이이서, 상기 패턴 접합부와 리이드부의 도금층을 마주대고 융점 또는 공융점 온도 범위로 가열 접착시킨 다음, 온도를 낮추어 경화시킴으로써 인쇄회로기판과 리이드 프레임을 접합한다.
도 1은 종래의 인쇄회로기판과 리이드 프레임의 접합 상태를 도시한 단면도이다. 도 1에 도시된 바와 같이, 패턴 접합부 (20) 및 리이드부 (30)의 접합면 사이가 기밀하게 부착되기 때문에 공기의 압력에 의해 용융된 솔더가 흘러나오게 되면 솔더의 용융 접합이 불량하게 이루어지기 때문에 약한 충격이나 불리한 환경 조건하에서는 접합면이 쉽게 박리될 수 있다. 즉, 공기 압력에 의한 솔더의 유출로 인하여 리이드부와 패턴 접합부 사이에 충분한 양의 솔더가 개재되지 못하기 때문에 접합력이 불충분할 수 밖에 있다. 따라서, 제품의 성능 열화 및 수율 저하를 초래할 수 있다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 인쇄회로기판의 패턴접속부와 리이드 프레임의 리이드부 사이에 우수한 접합력을 갖는 반도체 부품을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 인쇄회로기판의 패턴접속부 또는 리이드 프레임의 리이드부를 에칭함으로써 우수한 접합력을 제공할 수 있는 반도체 부품의 제조방법을 제공하는 것이다.
도 1은 종래의 인쇄회로기판과 리이드 프레임의 접합 상태를 나타낸 단면도이다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 인쇄회로기판과 리이드 프레임의 접합 상태를 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 인쇄회로기판과 리이드 프레임의 접합 상태를 나타낸 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10...인쇄회로기판20...패턴접속부
30...리이드부 40...에칭부
50...솔더 접합층
본 발명의 기술적 과제는 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서, 상기 리이드부 또는 패턴접속부 중 하나에 에칭부가 형성된 것을 특징으로 하는 반도체 부품에 의하여 이루어질 수 있다.
본 발명에 따른 반도체 부품에 있어서, 상기 에칭홀은 오픈 에칭 또는 하프 에칭에 의해 형성될 수 있다.
본 발명의 다른 기술적 과제는 리이드 프레임의 리이드부에 솔더 도금층을 형성하는 단계; 상기 리이드부를 패턴접속부에 부착시키는 단계; 상기 부착면을 솔더 용융점 이상으로 가열하는 단계; 상기 부착면의 온도를 솔더의 용융점 이하로 낮추어서 솔더를 경화시키는 단계를 포함하는 반도체 부품의 제조방법에 있어서, 상기 솔더 도금층 형성 단계 이전에 상기 리이드부를 에칭하여 에칭부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 부품의 제조방법을 제공하는 것이다
또한, 본 발명의 기술적 다른 과제는, 리이드 프레임의 리이드부에 솔더 도금층을 형성하는 단계; 상기 리이드부를 패턴접속부에 부착시키는 단계; 상기 부착면을 솔더 용융점 이상으로 가열하는 단계; 상기 부착면의 온도를 솔더의 용융점 이하로 낮추어서 솔더를 경화시키는 단계를 포함하는 반도체 부품의 제조방법에 있어서, 상기 리이드부를 부착시키는 단계 이전에 상기 패턴접속부를 에칭하여 에칭부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 부품의 제조방법에 의하여 이루어질 수도 있다.
본 발명에 있어서, 상기 에칭부의 형상은 원형은 물론 어떠한 형태여도 무관하다.
본 발명에 따른 반도체 부품의 제조방법에 따르면, 인쇄회로기판과 리이드 프레임의 접합시 상기 패턴접속부 상에는 솔더, 금 또는 은을 이용하여 도금층을 형성할 수 있으며, 상기 리이드부는 통상 솔더에 의해 도금층이 형성된다.
또한, 리이드부를 에칭시에는상기 리이드부를 하프 에칭하거나 오픈 에칭할 수 있다.
이하, 첨부된 도면을 들어 본 발명을 보다 상세하게 설명하고자 한다.
도 2 및 도 3은 본 발명의 바람직한 실시예들에 따른 인쇄회로기판과 리이드 프레임의 접합 상태를 도시한 단면도이다.
먼저, 도 2는 리이드부가 에칭되어 있는 것을 나타내는데, 도 2a는 리이드부가 오픈 에칭된 경우이고, 도 2b는 하프 에칭된 경우이다. 여기서, 참조번호 10은 인쇄회로기판을, 20은 패턴접속부를, 30은 리이드부를, 40은 에칭부를, 그리고 50은 솔더가 용융 압착됨으로써 형성하는 접합층을 각각 나타낸다.
도 2를 참조해보면, 리이드부를 오픈 에칭하거나 하프 에칭하면 패턴접속부(20)와 리이드부 (30)의 접합면에 에칭부 (40)가 생기면 기압이 높이 발생하는 것을 방지할 수 있을뿐 아니라 상기 에칭부에 용융된 솔더가 흘러들어감으로써 패턴접속부 (20)와 리이드부 (30)를 보다 강력하게 접합시키는 앵커 (anchor)홀 역할을 할 수 있다.
한편, 도 3은 패턴접속부가 에칭된 경우를 도시한 것이다. 여기서 도면의 주요부분에 대한 부호의 설명은 전술한 바와 같다. 도 3에 도시된 바와 같이, 패턴접속부를 에칭하면 리이드부를 에칭한 경우에서와 같은 효과를 얻을 수 있다. 즉, 패턴접속부 (20)를 에칭하여 에칭부 (40)를 형성한 다음 리이드부 (30)와 접합하고 가열 압착하면 솔더가 에칭부로 흘러들어가게 에칭부를 채움으로써 패턴접속부와 리이드부를 보다 강력하게 접합시킬 수 있는 앵커홀로 역할을 하게 된다. 또한, 상기 에칭부는 패턴접속부와 리이드부의 접합면에서 공기가 압착됨으로써 발생할 수 있는 융용 솔더의 유출을 막을 수 있다.
패턴접속부 또는 리이드부를 에칭하여 에칭부를 형성하면 접합면 사이에서의 공기 압착에 의해 발생할 수 있는 용융 솔더의 유출을 방지할 뿐 아니라, 가열 압착 공정시에 상기 에칭부 내로 용융된 솔더가 흘러들어가므로 패턴접속부와 리이드부를 강력하게 접합시킬 수 있는 앵커홀로서 작용할 수 있다. 따라서, 본 발명의 반도체 부품의 제조방법에 따르면, 접합면의 박리 등과 같은 접합 불량을 방지할 수 있기 때문에 제품의 성능 및 수율을 개선할 수 있다.

Claims (7)

  1. 리이드부를 포함하는 리이드 프레임, 패턴접속부를 포함하는 인쇄회로기판 및 상기 리이드부와 패턴접속부를 접합하기 위하여 그 사이에 형성된 접합층을 포함하여 된 반도체 부품에 있어서,
    상기 리이드부 또는 패턴접속부 중 하나에 에칭부가 형성된 것을 특징으로 하는 반도체 부품.
  2. 제1항에 있어서, 상기 에칭부가 오픈 에칭 또는 하프 에칭에 의해 형성된 것임을 특징으로 하는 반도체 부품.
  3. 리이드 프레임의 리이드부에 솔더 도금층을 형성하는 단계; 상기 리이드부를 패턴접속부에 부착시키는 단계; 상기 부착면을 솔더 용융점 이상으로 가열하는 단계; 상기 부착면의 온도를 솔더의 용융점 이하로 낮추어서 솔더를 경화시키는 단계를 포함하는 반도체 부품의 제조방법에 있어서,
    상기 솔더 도금층 형성 단계 이전에 상기 리이드부를 에칭하여 에칭부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 부품의 제조방법.
  4. 제3항에 있어서, 상기 에칭부를 오픈 에칭하는 것을 특징으로 하는 반도체 부품의 제조방법.
  5. 제3항에 있어서, 상기 에칭부를 하프 에칭하는 것을 특징으로 하는 반도체 부품의 제조방법.
  6. 리이드 프레임의 리이드부에 솔더 도금층을 형성하는 단계; 상기 리이드부를 패턴접속부에 부착시키는 단계; 상기 부착면을 솔더 용융점 이상으로 가열하는 단계; 상기 부착면의 온도를 솔더의 용융점 이하로 낮추어서 솔더를 경화시키는 단계를 포함하는 반도체 부품의 제조방법에 있어서,
    상기 리이드부를 부착시키는 단계 이전에 상기 패턴접속부를 에칭하여 에칭부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 부품의 제조방법.
  7. 제6항에 있어서, 상기 에칭부를 하프 에칭법에 의해 형성하는 것을 특징으로 하는 반도체 부품의 제조방법.
KR1019960066927A 1996-12-17 1996-12-17 반도체 부품 및 그 제조방법 KR19980048357A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066927A KR19980048357A (ko) 1996-12-17 1996-12-17 반도체 부품 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066927A KR19980048357A (ko) 1996-12-17 1996-12-17 반도체 부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR19980048357A true KR19980048357A (ko) 1998-09-15

Family

ID=66444434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066927A KR19980048357A (ko) 1996-12-17 1996-12-17 반도체 부품 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR19980048357A (ko)

Similar Documents

Publication Publication Date Title
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
KR19990082715A (ko) 반도체장치
JP2008288489A (ja) チップ内蔵基板の製造方法
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JPH10303358A (ja) 半導体装置及びその実装構造及びその製造方法
JP3176028B2 (ja) フリップチップ実装方法及びフリップチップ実装構造
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2870533B1 (ja) 半導体装置およびその製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
KR19980048357A (ko) 반도체 부품 및 그 제조방법
KR100226716B1 (ko) 반도체 부품 및 그 제조방법
KR19980048369A (ko) 반도체 부품 및 그 제조방법
EP0711104B1 (en) Semiconductor device and method for making same
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
KR100250140B1 (ko) 반도체 부품의 제조방법
JP4031899B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JPH11135562A (ja) Bga半導体パッケージ
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ
JPH07201894A (ja) 電子部品搭載装置の製造方法
KR19980048356A (ko) 반도체 부품 및 그 제조방법
JP2003332381A (ja) 電子部品の実装方法
KR20050045628A (ko) 언더필-리스 플립 칩 타입 반도체 패키지
JPS63211655A (ja) 半田埋め込みレジストシ−ト
KR100833593B1 (ko) 플립 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application