JP2009110991A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009110991A
JP2009110991A JP2007278491A JP2007278491A JP2009110991A JP 2009110991 A JP2009110991 A JP 2009110991A JP 2007278491 A JP2007278491 A JP 2007278491A JP 2007278491 A JP2007278491 A JP 2007278491A JP 2009110991 A JP2009110991 A JP 2009110991A
Authority
JP
Japan
Prior art keywords
film
opening
electrode
semiconductor element
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007278491A
Other languages
English (en)
Other versions
JP5018399B2 (ja
Inventor
Nobuhiro Imaizumi
延弘 今泉
Masashi Nakagawa
誠志 中川
Takeshi Ishizuka
剛 石▲塚▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007278491A priority Critical patent/JP5018399B2/ja
Publication of JP2009110991A publication Critical patent/JP2009110991A/ja
Application granted granted Critical
Publication of JP5018399B2 publication Critical patent/JP5018399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/27438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子をフリップチップで実装を行う際、加熱におけるはんだの量の減少を生じず、半導体素子と回路基板の接続不良がないようにする手段を提供する。
【解決手段】貫通孔を有する第１フィルム１０１及び第２フィルム１０３を互いに貫通孔の開口が大きい面１０１ａ、１０３ａを向かい合せて、その真ん中にはんだボール１０２を載置し、半導体素子１０４の電極１０６と回路基板１００の電極１０５をそれぞれ第１フィルム及び第２フィルムの貫通孔の開口小さい面１０１ｂ、１０３ｂを位置合わせ、真空で加圧及び加熱により、半導体素子、フィルム、回路基板が互いに接着すると同時に、はんだボールを介して、半導体素子の電極と回路基板の電極が電気的に接続される。
【選択図】図３

Description

本発明は、半導体素子をフリップチップ方式で実装するための半導体装置及びその製造方法に関する。
半導体素子を回路基板に実装して半導体装置を製造するために、ワイヤ・ボンディング（半導体素子上の電極と回路基板とを非常に細い電線で接続すること）を介して、フェイスアップ（半導体素子の回路面が上向き）という方式で行ってきた。この方式では、I/O（入出力端子）が半導体素子の周辺部にあるため，必要なI/O数をそろえるために半導体素子の面積を大きくしなければならなかった。
近年、半導体素子の電極端子は、半導体素子の回路規模に応じて、数個から数千個形成される。このような状況の中で、半導体素子の電極端子を高密度に実装する要求が高まっており、即ち端子間隔は小さくなる方向へ推移している。このため、ワイヤ・ボンディング実装に代わって、フリップチップ実装方式が注目されている。
フリップチップ実装方式は、半導体素子と回路基板との電気的接続を、半導体素子をフェイスダウン（半導体素子の回路面が下向き）し、アレイ状に並んだバンプと呼ばれる突起状の端子によって、半導体素子側の電極と回路基板側の電極間を電気的および機械的に接続する方式である。
フリップチップ実装方式は、I/Oが半導体素子の周辺部にそろえる必要がなく、半導体素子全面に配置することが出来るため、ワイヤ・ボンディングに比べて実装面積を小さくできる。また、配線が半導体素子の周辺部まで引く必要がないため、配線の長さが短く、電気的特性が良いという特徴もある。小型、薄型に対する要求の強い携帯機器の回路や、電気的特性が重視される高周波回路などに向く。半導体素子の熱を回路基板に伝えやすいため、発熱が問題になる発光ダイオード（LED）の実装にも使われている。
図７はフリップチップ実装方式を示す半導体装置の図である。図７（ａ）は回路基板の平面図であり、図を見易くするため、半導体素子、樹脂接着剤等は取り去って示している。図７（ｂ）は図７（ａ）のＸ−Ｘ’方向切断図面であり、説明の都合上、図７（ａ）で取り去った半導体素子、樹脂接着剤等が描かれている。
図中、１は回路基板、２は基板電極、３は半導体素子、４は半導体素子電極、５はバンプ、６はアンダーフィル（樹脂接着剤）である。
バンプ５には、通常、はんだを使う方法と導電性接着剤を使う方法のどちらかを使用する。現時点では、ほとんどのパッケージははんだ接合である。はんだタイプのバンプを備えた半導体素子は、はんだリフロープロセスにより回路基板に取り付けられる。
実装後に温度サイクルや衝撃、折り曲げなどの応力が加った時に、半導体素子と回路基板との接続信頼性（製品が使用期間中、故障しないで機能する性質）が保持できない場合がある。その防止策として、半導体素子３と回路基板１との隙間にアンダーフィル６を入れて、応力の緩和、脱落防止の補強として用いられている。
アンダーフィルが使用される手段としては、半導体素子を回路基板上に接合した後に、半導体素子の周囲（１〜３辺）にアンダーフィル剤を塗布し、半導体素子と回路基板との隙間浸透させ、加熱硬化させるというものである。
上述の場合においては、アンダーフィルにボイドが生じる場合がある。端子間にボイドを生じると、過熱で再溶融が発生した場合、電極間でショートすることがある。
この問題を解決するために、アンダーフィルの代わりに、半導体素子及び回路基板の電極に対応した複数の貫通孔が設けられた絶縁性フィルムを使う場合がある。
図８は絶縁性フィルムを用いた場合のフリップチップ実装方式を示す半導体装置の図である。図８（ａ）は回路基板の平面図であり、図を見易くするため、半導体素子、絶縁性フィルム等は取り去って示している。図８（ｂ）は図８（ａ）のＹ−Ｙ’方向切断図面であり、説明の都合上、図８（ａ）で取り去った半導体素子、絶縁性フィルム等が描かれている。
図中、１は回路基板、２は回路基板電極、３は半導体素子、４は半導体素子電極、７は絶縁性フィルム、８は貫通孔、９ははんだである。
半導体素子を回路基板へ実装する際に、まず、貫通孔８内にはんだペーストを充填する。その後、半導体素子３の電極４とはんだペーストの半導体素子側露出部との位置合わせを行い、耐熱接着剤によって半導体素子３と絶縁性フィルム７とを接合する。
その後、リフロー炉を通して、はんだペーストを溶融することにより、はんだ９は半導体素子３の電極４と電気的に接続する。
次いで、半導体素子３の電極４と回路基板１の電極２との位置合わせを行い、リフロー炉を通して、はんだ９を溶融することにより、半導体素子３の電極４と回路基板１の電極２とがはんだ９を介して、電気的に接続される。
特許第３６２３６４１号公報 特開第２０００−１５０７３２号公報 特開第２００２−５０７３８号公報
しかしながら、絶縁フィルムの貫通孔にはんだペーストを充填してから、リフローを行うと、はんだペーストの成分中の活性剤が揮発される。その結果、はんだの量が数割減り、貫通孔内のはんだが満杯の状態から未満の状態になり、半導体素子と回路基板間の接触不良が起きることがある。
上記問題を解決するために、本発明の一観点によれば、基板上に第１電極を形成する工程と、半導体素子上に第２電極を形成する工程と、第１フィルムに、該第１フィルムの表面側の第１開口が、裏面側の第２開口よりも大きい第１貫通孔を形成する工程と、第２フィルムに、該第２フィルムの表面側の第３開口が、裏面側の第４開口よりも大きい第２貫通孔を形成する工程と、前記第１フィルムの前記第１開口上に、はんだボールを載置する工程と、前記はんだボールを介して、前記第１フィルム上に前記第２フィルムを配置し、該第１フィルムの前記第１開口と、該第２フィルムの前記第３開口との位置合わせを行う工程と、前記基板上に形成された前記第１電極と、前記第１フィルムの前記第２開口との位置合わせを行う工程と、前記半導体素子に形成された前記第２電極と、前記第２フィルムの前記第４開口との位置合わせを行う工程と、前記はんだボールを加熱溶融して、前記第１電極と前記第２電極とを電気的に接続する工程と、を含むようにし、半導体素子と回路基板間の接触不良を避けることにした。
本発明の他の観点によれば、第１電極を有する基板と、前記基板上に配置され、前記第１電極と位置合わせる裏面側の第１開口が、表面側の第２開口よりも小さい第１貫通孔を有する第１フィルムと、前記第１フィルムの前記第２開口上に載置されるはんだと、前記はんだを介して、前記第１フィルムの前記第２開口と位置合わせる表面側の第３開口が、裏面側の第４開口よりも大きい第２貫通孔を有する第２フィルムと、前記第２のフィルム上に配置され、前記第２のフィルムの第４開口と位置合わせる電極を有する半導体素子と、を有する半導体装置を提供することにより、半導体素子と回路基板間の接触不良を避けることにした。
半導体素子をフリップチップで実装するに際して、穴を有する第１のフィルム及び第２のフィルムを穴の大きい開口同士を向かい合わせる構造とするため、両フィルムの間に形成された穴のサイズと同等サイズのはんだボールを載置することができるようになる。この結果、後の加圧、加熱工程において、活性剤の揮発がないため、はんだ量の減少がなく、半導体素子と回路基板の接触不良を防ぐことができる。また、微細なピッチではんだボールを用いて、半導体素子と回路基板を接続する際に、はんだボールが半導体素子または回路基板との接合部の径を小さくすることができ、接合時におけるショートや、マイグレーションの発生を回避することもできる。
以下、本発明の実施の形態を、画面を参照して詳細に説明する。
まず、フィルムにテーパ状の貫通孔を形成する方法について説明する。
図１は第１の方法、即ち、熱可塑性フィルムを用いて、テーパ状の貫通孔を形成する方法を説明する断面図である。
ガラス基板１１上に、例えば、厚さが７．５μmの三井化学製熱可塑性ポリイミドフィルムオーラム（商品名）１２の両端を固定してから、フィルム１２の上端から１０ｍｍを離れたところに開口２８μmのマスク１３を設置する。
次いで、マスク１３の上方から炭酸ガスレーザ１４にて一回シュート（約０．１秒間程度）することにより、フィルム１２に開口が大きい側の直径を２７μm、小さい側の直径を２０μm程度とするテーパ状の貫通孔１５を形成する。
図２は第２の方法、即ち、感光性樹脂を用いて、テーパ状の貫通孔を形成する方法を説明する断面図である。
金メッキ基板１６上に、塗布法を適用することにより、ポジレジストを常温にて塗布し、厚さが７．５μmのポジレジスト膜１７を形成する（図２（ａ））。
次いで、ポジレジスト膜１７の上端から３ｍｍを離れたところに開口２７μmのマスク（図示しない）を設置してから、ＵＶランプにて１０秒間程度照射する。
現像処理を行うことにより、所望のポジレジストパターン（図示しない）が形成できる。
次いで、１２０℃、６０分程度の条件で、キュア処理を行う。
これにより、ポジレジスト膜１７に開口が大きい側の直径を２７μm、小さい側の直径を２０μm程度とするテーパ状の貫通孔１５を形成し、金メッキ板１６の表面に樹脂フィルム１８が完成される（図２（ｂ））。
次いで、金メッキ板１６から、樹脂フィルム１８を剥離する（図２（ｃ））。
以上のようにして、本発明に使われるフィルムが完成する。
なお、貫通孔を形成する方法としては、上述の方法に限定されるわけではなく、炭酸ガスレーザより、大きいフィルムを順次に照射してから、所要の大きさのフィルムに切るなどの他の方法を用いることもできる。
図３は、実施例１を説明する実装工程図である。図３（ａ）は半導体装置の平面図であり、図３（ｂ）〜（ｆ）は図３（ａ）のＺ−Ｚ’方向における実装工程断面図である。
まず、４０ｍｍ×４０ｍｍの回路基板１００及び６．６ｍｍ×６．６ｍｍの半導体素子１０４に、同じ配置でそれぞれ３４０個の基板電極１０５と３４０個の半導体素子電極１０６を形成する。電極の間隔はそれぞれ５０μmであり、半導体素子電極１０６は半導体素子１０４の周辺に配置する。（図３（ａ））。
次いで、上述のフィルム作製方法の第１の方法で、例えば７．５μmの厚さを有する三井化学製熱可塑性ポリイミドフィルムオーラム（商品名）に、基板電極１０５及び半導体素子電極１０６と同じ配置の貫通孔を形成し、第１フィルム１０１を作製する。第１フィルム１０１の表面側の第１開口１０１ａの直径を２７μmとし、裏面側の第２開口１０１ｂの直径を１０１ａより小さく、２０μm程度とする（図３（ｂ））。
次に、第１フィルム１０１に形成した貫通孔と同じ配置で凹部を有する基板（図示せず）上にＳｎＡｇはんだペーストを印刷し、これを２６０℃のリフロー炉に通すことにより、基板の凹部にはんだボールを形成する。はんだボールの直径は、３０μm程度とする。
その後、第１フィルム１０１の表面側の第１開口１０１ａを上述基板上に形成されたはんだボール側に合わせて、はんだボールを転写することにより、第１フィルム１０１の表面側の第１開口１０１ａにはんだボール１０２を載置する（図３（ｃ））。
次いで、第１フィルム１０１と同じ配置、同じ形状の穴を有する第２フィルム１０３を上述の方法で作製し、図に示すように、第２フィルム１０３の表面側の第３開口１０３aを第１フィルムの表面側の第１開口１０１aと互いに向かい合せて、第２フィルム１０３をはんだボール１０２の上に配置する（図３（ｄ））。
次いで、フリップチップボンダ（図示せず）上に回路基板１００を設置し、ボンダツールにて、はんだボール１０２を載置した第１フィルム１０１の裏面側の第２開口１０１ｂを、回路基板１００の電極１０５に合わせて設置する。
次いで、ボンダツールにて、半導体素子１０４の電極１０６を、第２フィルム１０３の裏面側の第４開口１０３ｂとの位置合わせを行う（図３（ｅ））。
次いで、真空中、５ＭＰａの圧力で１０秒間程度プレスし、半導体素子１０４、第２フィルム１０３、はんだボール１０２、第１フィルム１０１及び回路基板１００を互いに接着させる。
最後に、真空中、５ＭＰａの圧力をかけながら、２８０℃で、２０秒間程度加熱することにより、半導体素子１０４、第２フィルム１０３、第１フィルム１０１、及び回路基板１００が互いに接着されると同時に、半導体素子１０４の電極１０６と回路基板１００の電極１０５とがはんだボール１０２を介して、電気的に接続される（図３（ｆ））。
このようにして、本実施形態に係る半導体装置が完成する。
なお、実施例１では、半導体素子の電極が素子の周辺に配置したが、素子の全面に配置してもよいことは言うまでもない。
図４は、実施例２を説明する実装工程図である。図４（ａ）は半導体装置の平面図であり、図４（ｂ）〜（ｅ）は図４（ａ）のＷ−Ｗ’方向における実装工程断面図である。
まず、４０ｍｍ×４０ｍｍの回路基板２００及び６．６ｍｍ×６．６ｍｍの半導体素子２０４に、同じ配置でそれぞれ３４０個の基板電極２０５と３４０個の半導体素子電極２０６を形成する。半導体素子電極２０６は半導体素子２０４の全面に配置する。（図４（ａ））。
次いで、実施例１と同じ方法で、基板電極２０５及び半導体素子電極２０６と同じ配置の貫通孔を有する第１フィルム２０１と第２フィルム２０３を作製する。
その後、回路基板２００上に、第１フィルム２０１の裏面側の第２開口２０１ｂと回路基板２００の電極２０５との位置合わせを行う。
次いで、真空中、２８０℃で５ＭＰａの圧力で２０秒間程度プレスすることにより、第１フィルム２０１と回路基板２００を接着する（図４（ｂ））。
次いで、実施例１と同じように、はんだボールを作製し、第１フィルム２０１の表面側の第１開口２０１ａにはんだボール２０２を載置する（図４（ｃ））。
次いで、第２フィルム２０３の表面側の第３開口２０３aを第１フィルムの表面側の第１開口２０１aと互いに向かい合せて、第２フィルム２０３をはんだボール２０２の上に配置する（図４（ｄ））。
次いで、半導体素子２０４の電極２０６を第２フィルム２０３の裏面の第４開口２０３ｂとの位置合わせを行う。
次いで、真空中、５ＭＰａの圧力で１０秒間程度プレスし、半導体素子２０４、第２フィルム２０３、はんだボール２０２及び第１フィルム２０１を接着させる。
最後に、真空中、５ＭＰａの圧力をかけながら、２８０℃で、２０秒間程度加熱することにより、半導体素子２０４、第２フィルム２０３、及び第１フィルム２０１が互いに接着されると同時に、半導体素子２０４の電極２０６と回路基板２００の電極２０５とがはんだボール２０２を介して、電気的に接続される（図４（ｅ））。
このようにして、本実施形態に係る半導体装置が完成する。
なお、実施例２では、半導体素子の電極が素子の全面に配置したが、素子の周辺に配置してもよいことは言うまでもない。
図５は、実施例３を説明する実装工程断面図である。フィルムの断面の方向は実施例１と同じである。
まず、実施例１と同じように、回路基板３００の電極３０５及び半導体素子３０４の電極３０６を形成する。
その後、実施例１と同じように、第１フィルム３０１と第２フィルム３０３を作製する。
次いで、実施例１と同じ方法で、はんだボール３０２を形成する。はんだボールの直径は、２５μm程度とする。
次いで、実施例１と同じ方法で、第１フィルム３０１の表面側の第１開口３０１aにはんだボール３０２を載置する。
次いで、第２フィルム３０３の表面側の第３開口３０３aを第１フィルムの表面側の第１開口３０１aと互いに向かい合せて、第２フィルム３０３をはんだボール３０２の上に配置する。
次いで、第２フィルム３０３の裏面の第４開口３０３ｂからニホンハンダ株製導電ペーストＮＨ−０７０Ａ（型格）３０７を充填する（図５（ａ））。
これ以降の工程は、実施例１と同じである（図５（ｂ））。
このようにして、本実施形態に係る半導体装置が完成する。
なお、実施例１〜３では、はんだボールをＳｎＡｇのはんだペーストで形成したが、その他のはんだペーストで形成してもよい。これらのはんだペーストとして、ＳｎＩｎ、ＳｎＢｉ、ＳｕＡｇ及びＳｕＡｇＣｕなどが挙げられる。
また、フィルムは、三井化学製熱可塑性ポリイミドフィルムオーラム（商品名）を使用したが、宇部興産製ユーピレックス（商品名）でもよく、また、その他のフィルムを使用してもよい。使用できるフィルムとして、熱可塑性フィルム、熱融着性を有するフィルム、例えばポリアミドイミド又はポリエーテルイミドフィルム、または熱硬化性フィルムが挙げられる。
テーパ状の貫通孔の形状では、開口が小さい側の直径は大きい側の直径の０．５〜０．７５程度であることが好ましい。これより小さいと、フィルムの貫通孔の開口大きい側が面積を取りすぎるので、高密度に実装する要求に満たさない。逆に、これより大きいと、はんだボールが貫通孔に入らなかったり、入っても後の工程で穴にいっぱい埋められなかったりするので、半導体素子と回路基板の接触不良が起きる。
また、実施例１〜３では、フィルムにテーパ状の貫通孔を形成したが、はんだボールが入ることができるなら、その他の形状の貫通孔を形成してもよい。
図６（ａ）〜（ｆ）はそれぞれ第１の変形例〜第６の変形例におけるフィルムの断面を示した図である。図中４０１と４０２はそれぞれ第１の変形例における第１フィルム及び第２フィルムの断面図である。５０１と５０２はそれぞれ第２の変形例における第１フィルム及び第２フィルムの断面図である。６０１と６０２はそれぞれ第３の変形例における第１フィルム及び第２フィルムの断面図である。７０１と７０２はそれぞれ第４の変形例における第１フィルム及び第２フィルムの断面図である。８０１と８０２はそれぞれ第５の変形例における第１フィルム及び第２フィルムの断面図である。９０１と９０２はそれぞれ第６の変形例における第１フィルム及び第２フィルムの断面図である。
実施例１〜３では、回路基板上に半導体素子を実装したが、例えば、第１電極を形成した第１基板上に第２電極を形成した第２基板を実装する場合も、同様な工程で行うことができる。
以上、実施例に沿って本発明を説明したが、本発明はこれらの実施例に限られるものではない。例えば、種々の置換、変更、改良、組み合わせなどが可能であることは当然である。
本発明は、半導体装置を製造する際、フリップチップによる実装工程で利用可能である。
フィルムにテーパ状の貫通孔を形成する方法を説明する断面図（その１）である。 フィルムにテーパ状の貫通孔を形成する方法を説明する断面図（その２）である。 実施例１を説明する実装工程図である。 実施例２を説明する実装工程図である。 実施例３を説明する実装工程断面図である。 フィルムの貫通孔の形状の例を示す断面図である。 フリップチップ実装の原理説明図である。 フィルムを用いる際のフリップチップ実装の説明図である。
１１ ガラス基板
１２ フィルム
１３ マスク
１４ 炭酸ガスレーザ
１５ テーパ状の貫通孔
１６ 金メッキ板
１７ ポジレジスト膜
１８ 樹脂フィルム
１００ 回路基板
１０１ 第１フィルム
１０１ａ 第１フィルムの表面側の第１開口
１０１ｂ 第１フィルムの裏面側の第２開口
１０２ はんだボール
１０３ 第２フィルム
１０３ａ 第２フィルムの表面側の第３開口
１０３ｂ 第２フィルムの裏面側の第４開口
１０４ 半導体素子
１０５ 基板電極
１０６ 半導体素子電極
２０１ 第１フィルム
２０１ａ 第１フィルムの表面側の第１開口
２０１ｂ 第１フィルムの裏面側の第２開口
２０２ はんだボール
２０３ 第２フィルム
２０３ａ 第２フィルムの表面側の第３開口
２０３ｂ 第２フィルムの裏面側の第４開口
２０４ 半導体素子
２０５ 基板電極
２０６ 半導体素子電極
３０１ 第１フィルム
３０１ａ 第１フィルムの表面側の第１開口
３０１ｂ 第１フィルムの裏面側の第２開口
３０２ はんだボール
３０３ 第２フィルム
３０３ａ 第２フィルムの表面側の第３開口
３０３ｂ 第２フィルムの裏面側の第４開口
３０４ 半導体素子
３０５ 基板電極
３０６ 半導体素子電極
３０７ 導電ペースト

Claims (7)

  1. 第１基板上に第１電極を形成する工程と、
    第２基板上に第２電極を形成する工程と、
    第１フィルムに、該第１フィルムの表面側の第１開口が、裏面側の第２開口よりも大きい第１貫通孔を形成する工程と、
    第２フィルムに、該第２フィルムの表面側の第３開口が、裏面側の第４開口よりも大きい第２貫通孔を形成する工程と、
    前記第１フィルムの前記第１開口上に、はんだボールを載置する工程と、
    前記はんだボールを介して、前記第１フィルム上に前記第２フィルムを配置し、該第１フィルムの前記第１開口と、該第２フィルムの前記第３開口との位置合わせを行う工程と、
    前記第１基板の前記第１電極と、前記第１フィルムの前記第２開口との位置合わせを行う工程と、
    前記第２基板の前記第２電極と、前記第２フィルムの前記第４開口との位置合わせを行う工程と、
    前記はんだボールを加熱溶融して、前記第１電極と前記第２電極とを電気的に接続する工程と
    を含むことを特徴とする回路基板の製造方法。
  2. 前記加熱工程を行う前に、前記第２フィルムの貫通孔に更に導電ペーストを充填することを特徴とする請求項１記載の回路基板の製造方法。
  3. 前記第１フィルム及び第２フィルムは、熱可塑フィルム、熱融着フィルム、または熱硬化性フィルムであることを特徴とする請求項１又は２記載の回路基板の製造方法。
  4. 前記はんだボールは、ＳｎＡｇ、ＳｎＩｎ、ＳｎＢｉ、ＳｕＡｇ及びＳｕＡｇＣｕを含むはんだペーストで形成されたことを特徴とする請求項１〜３のいずれか一項に記載の回路基板の製造方法。
  5. 前記加熱溶融工程を行う前、又は後、又は同時に、前記第１フィルムと前記第２フィルムを加圧することを特徴とする請求項１〜４のいずれか一項記載の回路基板の製造方法。
  6. 基板上に第１電極を形成する工程と、
    半導体素子上に第２電極を形成する工程と、
    第１フィルムに、該第１フィルムの表面側の第１開口が、裏面側の第２開口よりも大きい第１貫通孔を形成する工程と、
    第２フィルムに、該第２フィルムの表面側の第３開口が、裏面側の第４開口よりも大きい第２貫通孔を形成する工程と、
    前記第１フィルムの前記第１開口上に、はんだボールを載置する工程と、
    前記はんだボールを介して、前記第１フィルム上に前記第２フィルムを配置し、該第１フィルムの前記第１開口と、該第２フィルムの前記第３開口との位置合わせを行う工程と、
    前記基板上に形成された前記第１電極と、前記第１フィルムの前記第２開口との位置合わせを行う工程と、
    前記半導体素子に形成された前記第２電極と、前記第２フィルムの前記第４開口との位置合わせを行う工程と、
    前記はんだボールを加熱溶融して、前記第１電極と前記第２電極とを電気的に接続する工程と
    を含むことを特徴とする回路基板の製造方法。
  7. 第１電極を有する基板と、
    前記基板上に配置され、前記第１電極と位置合わせる裏面側の第１開口が、表面側の第２開口よりも小さい第１貫通孔を有する第１フィルムと、
    前記第１フィルムの前記第２開口上に載置されるはんだと、
    前記はんだを介して、前記第１フィルムの前記第２開口と位置合わせる表面側の第３開口が、裏面側の第４開口よりも大きい第２貫通孔を有する第２フィルムと、
    前記第２のフィルム上に配置され、前記第２のフィルムの第４開口と位置合わせる第２電極を有する半導体素子と、
    を有することを特徴とする回路基板。
JP2007278491A 2007-10-26 2007-10-26 回路基板の製造方法 Expired - Fee Related JP5018399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007278491A JP5018399B2 (ja) 2007-10-26 2007-10-26 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278491A JP5018399B2 (ja) 2007-10-26 2007-10-26 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009110991A true JP2009110991A (ja) 2009-05-21
JP5018399B2 JP5018399B2 (ja) 2012-09-05

Family

ID=40779197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278491A Expired - Fee Related JP5018399B2 (ja) 2007-10-26 2007-10-26 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5018399B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237279B2 (en) 2010-09-10 2012-08-07 International Business Machines Corporation Collar structure around solder balls that connect semiconductor die to semiconductor chip package substrate
JP2012204570A (ja) * 2011-03-25 2012-10-22 Hitachi Plant Technologies Ltd プリント基板の製造装置および製造方法
WO2016094721A1 (en) * 2014-12-12 2016-06-16 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251505A (ja) * 1991-12-27 1993-09-28 Minnesota Mining & Mfg Co <3M> Ｉｃチップのエリアテープへの接続方法
JPH07245327A (ja) * 1994-03-07 1995-09-19 Fujitsu Ltd 薄膜コネクタとそれを用いた半導体チップの実装方法
JPH11330160A (ja) * 1998-05-14 1999-11-30 Sumitomo Bakelite Co Ltd 導電性ボール配列シートおよび導電性ボール配列シート製造装置
JP2001185577A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 電子機器
JP2007122965A (ja) * 2005-10-26 2007-05-17 Lintec Corp 導電接合シート用の絶縁シート、導電接合シート、導電接合シートの製造方法および電子複合部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251505A (ja) * 1991-12-27 1993-09-28 Minnesota Mining & Mfg Co <3M> Ｉｃチップのエリアテープへの接続方法
JPH07245327A (ja) * 1994-03-07 1995-09-19 Fujitsu Ltd 薄膜コネクタとそれを用いた半導体チップの実装方法
JPH11330160A (ja) * 1998-05-14 1999-11-30 Sumitomo Bakelite Co Ltd 導電性ボール配列シートおよび導電性ボール配列シート製造装置
JP2001185577A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 電子機器
JP2007122965A (ja) * 2005-10-26 2007-05-17 Lintec Corp 導電接合シート用の絶縁シート、導電接合シート、導電接合シートの製造方法および電子複合部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237279B2 (en) 2010-09-10 2012-08-07 International Business Machines Corporation Collar structure around solder balls that connect semiconductor die to semiconductor chip package substrate
JP2012204570A (ja) * 2011-03-25 2012-10-22 Hitachi Plant Technologies Ltd プリント基板の製造装置および製造方法
WO2016094721A1 (en) * 2014-12-12 2016-06-16 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
US10037941B2 (en) 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die

Also Published As

Publication number Publication date
JP5018399B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5421863B2 (ja) 半導体パッケージの製造方法
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
US7850803B2 (en) Method for connecting electronic components, method for forming bump and conductive connection film and fabrication apparatus for electronic component mounted body, bump and conductive correction film
JP3748779B2 (ja) 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
JP2002373967A (ja) 半導体装置およびその製造方法
JP2009231657A (ja) 半導体装置およびその製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP5018399B2 (ja) 回路基板の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003273160A (ja) 半導体実装モジュール
JP2008288490A (ja) チップ内蔵基板の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20090129386A (ko) 전도성 패턴 필름 및 이것의 접합 방법
US20230041747A1 (en) Stud bumped printed circuit assembly
JP2000022019A (ja) ピン付きプリント配線板およびその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2000091380A (ja) フリップチップの実装構造
JPH11260860A (ja) チップ部品のプリント配線基板への搭載方法
JP2007035870A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees