JPH08172114A - 基板接続方法 - Google Patents
基板接続方法Info
- Publication number
- JPH08172114A JPH08172114A JP31715994A JP31715994A JPH08172114A JP H08172114 A JPH08172114 A JP H08172114A JP 31715994 A JP31715994 A JP 31715994A JP 31715994 A JP31715994 A JP 31715994A JP H08172114 A JPH08172114 A JP H08172114A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bump
- solder
- bumps
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】熱応力の影響によるクラックの発生がなく、信
頼性の高い半導体チップとプリント基板の接続。 【構成】半導体チップ１のチップ電極上にはＡｕバンプ
３を、プリント基板４の基板電極５にはＳｎ／Ａｇから
なるはんだバンプ６を形成し、バンプ３及び６をこれら
の融点より低い温度で加熱加圧し、接続後は半導体チッ
プ１とプリント基板４の間隙に絶縁性樹脂を供給し硬化
を行う。その後はんだバンプ６の融点以上に加熱し、は
んだバンプとＡｕバンプ３の濡れを確実に行わせる。 【効果】Ａｕバンプとはんだの接続は、はんだの融点よ
りも低い温度で行われるため、プリント基板の熱膨張が
少なくなり、接続後常温に冷却する際に接続部に加わる
応力を低減できる。Ａｕバンプとはんだの濡れを良くす
る。
頼性の高い半導体チップとプリント基板の接続。 【構成】半導体チップ１のチップ電極上にはＡｕバンプ
３を、プリント基板４の基板電極５にはＳｎ／Ａｇから
なるはんだバンプ６を形成し、バンプ３及び６をこれら
の融点より低い温度で加熱加圧し、接続後は半導体チッ
プ１とプリント基板４の間隙に絶縁性樹脂を供給し硬化
を行う。その後はんだバンプ６の融点以上に加熱し、は
んだバンプとＡｕバンプ３の濡れを確実に行わせる。 【効果】Ａｕバンプとはんだの接続は、はんだの融点よ
りも低い温度で行われるため、プリント基板の熱膨張が
少なくなり、接続後常温に冷却する際に接続部に加わる
応力を低減できる。Ａｕバンプとはんだの濡れを良くす
る。
Description
【０００１】
【産業上の利用分野】本発明は、２枚の基板間を電気的
および機械的に接続する基板の接続方法に関し、特に半
導体チップ等の半導体基板と配線基板とを接続する接続
方法に関する。
および機械的に接続する基板の接続方法に関し、特に半
導体チップ等の半導体基板と配線基板とを接続する接続
方法に関する。
【０００２】
【従来の技術】図６は従来の第１の基板接続方法により
接続された基板の接続構造を示す断面図である。
接続された基板の接続構造を示す断面図である。
【０００３】図６に示す構造を得る従来の接続方法は以
下に述べる方法により行われる。チップ電極２上にＡｕ
バンプ３を形成した半導体チップ１を、Ｃｕによる基板
電極５上にクリームはんだを印刷したセラミック基板１
１とを位置あわせし、搭載する。次に、リフロー工程を
通しクリームはんだを溶融させてＡｕバンプ３と接合さ
せ、半導体チップ１上のチップ電極２とセラミック基板
１１上の基板電極５との接続を行い、半導体チップ１と
セラミック基板１１の間隙に、絶縁性樹脂１０を供給
し、硬化する。
下に述べる方法により行われる。チップ電極２上にＡｕ
バンプ３を形成した半導体チップ１を、Ｃｕによる基板
電極５上にクリームはんだを印刷したセラミック基板１
１とを位置あわせし、搭載する。次に、リフロー工程を
通しクリームはんだを溶融させてＡｕバンプ３と接合さ
せ、半導体チップ１上のチップ電極２とセラミック基板
１１上の基板電極５との接続を行い、半導体チップ１と
セラミック基板１１の間隙に、絶縁性樹脂１０を供給
し、硬化する。
【０００４】また従来の第２の基板接続方法は、「特開
昭６３−２３７４２６号公報」に示された様な方法によ
るものである。図７はこの方法により接続された基板の
接続構造を示す断面図で、この接続方法は、チップ電極
２上にはんだバンプ６を形成済みの半導体チップ１とプ
リント基板４を位置合わせし、半導体チップ１の裏面よ
り押圧する。押圧した状態で絶縁性樹脂１０を供給し硬
化させ、絶縁性樹脂１０の硬化収縮力により半導体チッ
プ１のはんだバンプ６をプリント基板４の基板電極５へ
押しつけることにより、半導体チップ１とプリント基板
４との電気的接続を行う。
昭６３−２３７４２６号公報」に示された様な方法によ
るものである。図７はこの方法により接続された基板の
接続構造を示す断面図で、この接続方法は、チップ電極
２上にはんだバンプ６を形成済みの半導体チップ１とプ
リント基板４を位置合わせし、半導体チップ１の裏面よ
り押圧する。押圧した状態で絶縁性樹脂１０を供給し硬
化させ、絶縁性樹脂１０の硬化収縮力により半導体チッ
プ１のはんだバンプ６をプリント基板４の基板電極５へ
押しつけることにより、半導体チップ１とプリント基板
４との電気的接続を行う。
【０００５】従来の第３の基板接続方法は、「特願平６
−２０６４２７号」に示された様な方法によるもので図
８に示す方法がある。
−２０６４２７号」に示された様な方法によるもので図
８に示す方法がある。
【０００６】予め、半導体チップ１のチップ電極２上に
はＡｕバンプ３が形成されており、プリント基板４の基
板電極５には、Ｓｎ／３．５％Ａｇのはんだバンプ６が
形成されている。
はＡｕバンプ３が形成されており、プリント基板４の基
板電極５には、Ｓｎ／３．５％Ａｇのはんだバンプ６が
形成されている。
【０００７】図８（ａ）は半導体チップ１のチップ電極
２とプリント基板４の基板電極５を位置合わせした後に
加圧加熱を行っている状態を示している。半導体チップ
１はツール８により保持されており、一方プリント基板
４は基板ステージ９上に保持され、それぞれ加熱加圧さ
れている。
２とプリント基板４の基板電極５を位置合わせした後に
加圧加熱を行っている状態を示している。半導体チップ
１はツール８により保持されており、一方プリント基板
４は基板ステージ９上に保持され、それぞれ加熱加圧さ
れている。
【０００８】図８（ｂ）は、加熱圧接後にＡｕバンプ３
とはんだバンプ６の界面にはＡｕはんだ合金層７が形成
され、Ａｕバンプ３とはんだバンプ６及び合金層７の周
囲に絶縁性樹脂１０を形成した状態である。
とはんだバンプ６の界面にはＡｕはんだ合金層７が形成
され、Ａｕバンプ３とはんだバンプ６及び合金層７の周
囲に絶縁性樹脂１０を形成した状態である。
【０００９】
【発明が解決しようとする課題】図６に示した従来の第
１の基板接続方法は、クリームはんだを溶融させるリフ
ロー工程において、半導体チップと配線基板全体が加熱
されるため熱膨張し、膨張した状態でクリームはんだが
溶融し、冷却時に融点以下になると凝固する。よって、
はんだの融点から常温に冷却される際に、半導体チップ
と配線基板の熱膨張係数差から生じる収縮量の差による
応力がはんだ接続部に加わる。特にセラミック基板の代
わりにガラスエポシキ製のプリント基板などの半導体チ
ップと熱膨張係数の差が大きい基板を使用した場合や、
はんだの融点が高い場合には、冷却時に半導体チップと
配線基板との収縮量の差が大きくなり、熱応力がはんだ
接続部に発生する。
１の基板接続方法は、クリームはんだを溶融させるリフ
ロー工程において、半導体チップと配線基板全体が加熱
されるため熱膨張し、膨張した状態でクリームはんだが
溶融し、冷却時に融点以下になると凝固する。よって、
はんだの融点から常温に冷却される際に、半導体チップ
と配線基板の熱膨張係数差から生じる収縮量の差による
応力がはんだ接続部に加わる。特にセラミック基板の代
わりにガラスエポシキ製のプリント基板などの半導体チ
ップと熱膨張係数の差が大きい基板を使用した場合や、
はんだの融点が高い場合には、冷却時に半導体チップと
配線基板との収縮量の差が大きくなり、熱応力がはんだ
接続部に発生する。
【００１０】また、クリームはんだを溶融させるため、
はんだがＡｕバンプの表面をつたって濡れあがり、チッ
プ電極まで達し、Ａｕはんだの合金であるＡｕＳｎ合金
がチップ電極まで形成される。ＡｕＳｎ合金は固く脆い
合金であり、チップ電極に直接触れる状態になると熱応
力が直接チップ電極に加わりクラックが発生しやすいと
いう問題点があった。
はんだがＡｕバンプの表面をつたって濡れあがり、チッ
プ電極まで達し、Ａｕはんだの合金であるＡｕＳｎ合金
がチップ電極まで形成される。ＡｕＳｎ合金は固く脆い
合金であり、チップ電極に直接触れる状態になると熱応
力が直接チップ電極に加わりクラックが発生しやすいと
いう問題点があった。
【００１１】さらに、クリームはんだを溶融後、クリー
ムはんだに含まれるフラックスを洗浄する必要がある
が、半導体チップとプリント基板の間の部分の洗浄が困
難であり、残さによるマイグレーションの原因となって
いた。
ムはんだに含まれるフラックスを洗浄する必要がある
が、半導体チップとプリント基板の間の部分の洗浄が困
難であり、残さによるマイグレーションの原因となって
いた。
【００１２】従来の第２の基板接続方法は、絶縁性樹脂
の硬化収縮力によりはんだバンプを配線基板の基板電極
に押しつけており、機械的な接触により電気的接続を得
ているため信頼性において好ましくないという問題点が
ある。すなわち第一に、はんだバンプと基板電極との接
触力のわずかな変化により接続部の接触抵抗が変化する
ため一様に安定した低い抵抗値が得にくい。第二に、配
線基板の反りや基板電極の厚さにばらつき、はんだバン
プの高さばらつきが存在すると安定した接触力が得られ
ない。従って、実際はこのような接続構造は配線基板と
して非常に平坦性の良いガラス基板にのみにしか適用で
きない。
の硬化収縮力によりはんだバンプを配線基板の基板電極
に押しつけており、機械的な接触により電気的接続を得
ているため信頼性において好ましくないという問題点が
ある。すなわち第一に、はんだバンプと基板電極との接
触力のわずかな変化により接続部の接触抵抗が変化する
ため一様に安定した低い抵抗値が得にくい。第二に、配
線基板の反りや基板電極の厚さにばらつき、はんだバン
プの高さばらつきが存在すると安定した接触力が得られ
ない。従って、実際はこのような接続構造は配線基板と
して非常に平坦性の良いガラス基板にのみにしか適用で
きない。
【００１３】従来の第３の基板接続方法は、加熱圧接に
よりＡｕバンプとはんだバンプを接続しているため、は
んだバンプの表面の酸化等により、Ａｕバンプとはんだ
バンプの界面が濡れの悪い部分が存在する可能性があ
り、熱応力が加わった場合に濡れの悪い部分よりクラッ
クが発生しやすいといった問題点があった。
よりＡｕバンプとはんだバンプを接続しているため、は
んだバンプの表面の酸化等により、Ａｕバンプとはんだ
バンプの界面が濡れの悪い部分が存在する可能性があ
り、熱応力が加わった場合に濡れの悪い部分よりクラッ
クが発生しやすいといった問題点があった。
【００１４】
【課題を解決するための手段】本発明は、第１の基板に
設けられ第１のバンプが形成された第１の電極と第２の
基板に設けられはんだからなる第２のバンプが形成され
た第２の電極とを接続する基板接続方法において、前記
第１の電極と前記第２の電極とが向き合うように前記第
１の基板と前記第２の基板とを位置あわせする工程と、
この工程後に前記第１および第２のバンプをこれら自身
の融点以下に保ちながら加熱圧接する工程と、この工程
後に前記第１の基板と前記第２の基板の間隙に絶縁性樹
脂を注入し硬化させる工程と、この工程後に前記第１お
よび第２のバンプ並びに前記絶縁性樹脂により接続され
た前記第１および第２の基板を前記第１および第２のバ
ンプのいずれかまたは両方の融点以上に加熱する工程と
を含んで構成される。
設けられ第１のバンプが形成された第１の電極と第２の
基板に設けられはんだからなる第２のバンプが形成され
た第２の電極とを接続する基板接続方法において、前記
第１の電極と前記第２の電極とが向き合うように前記第
１の基板と前記第２の基板とを位置あわせする工程と、
この工程後に前記第１および第２のバンプをこれら自身
の融点以下に保ちながら加熱圧接する工程と、この工程
後に前記第１の基板と前記第２の基板の間隙に絶縁性樹
脂を注入し硬化させる工程と、この工程後に前記第１お
よび第２のバンプ並びに前記絶縁性樹脂により接続され
た前記第１および第２の基板を前記第１および第２のバ
ンプのいずれかまたは両方の融点以上に加熱する工程と
を含んで構成される。
【００１５】
【実施例】図１〜図２は本発明の第１の実施例を工程順
に説明する断面図である。
に説明する断面図である。
【００１６】図１において半導体チップ１の表面にはチ
ップ電極２が形成されその上には第１バンプとなるＡｕ
バンプ３が形成されている。またガラスエポキシを基材
とするプリント基板４の表面には基板電極５が形成さ
れ、その上に第２バンプとなるはんだバンプ６が形成さ
れている。はんだバンプ６はＳｎ／３．５％Ａｇはんだ
を使用している。
ップ電極２が形成されその上には第１バンプとなるＡｕ
バンプ３が形成されている。またガラスエポキシを基材
とするプリント基板４の表面には基板電極５が形成さ
れ、その上に第２バンプとなるはんだバンプ６が形成さ
れている。はんだバンプ６はＳｎ／３．５％Ａｇはんだ
を使用している。
【００１７】半導体チップ１とプリント基板４はお互い
の電極であるチップ電極２と基板電極５が向き合うよう
に位置あわせされている。半導体チップ１はツール８に
より保持され、プリント基板４は基板ステージ９により
保持されている。
の電極であるチップ電極２と基板電極５が向き合うよう
に位置あわせされている。半導体チップ１はツール８に
より保持され、プリント基板４は基板ステージ９により
保持されている。
【００１８】図２はチップ電極２と基板電極５を位置あ
わせした後に半導体チップ１をプリント基板４に対し加
熱加圧を行っている状態を示している。半導体チップ１
はツール８に保持され、ヒーターを内蔵するツール８に
より２００〜２２０［℃］に加熱されている。一方プリ
ント基板４はヒーターを内蔵する基板ステージ９により
常温〜１５０［℃］に加熱されている。ツール８が半導
体チップ１に与える加圧力は１〜２０［ｇｆ／バンプ］
の範囲である。加圧力は加熱温度、バンプの接続ピッチ
により変わってくる。
わせした後に半導体チップ１をプリント基板４に対し加
熱加圧を行っている状態を示している。半導体チップ１
はツール８に保持され、ヒーターを内蔵するツール８に
より２００〜２２０［℃］に加熱されている。一方プリ
ント基板４はヒーターを内蔵する基板ステージ９により
常温〜１５０［℃］に加熱されている。ツール８が半導
体チップ１に与える加圧力は１〜２０［ｇｆ／バンプ］
の範囲である。加圧力は加熱温度、バンプの接続ピッチ
により変わってくる。
【００１９】加熱加圧により接続部のＡｕバンプ３とは
んだバンプ６の間には、Ａｕはんだ合金層７（図３参
照）が形成され始める。Ａｕはんだ合金層７はＡｕＳｎ
合金からなる。
んだバンプ６の間には、Ａｕはんだ合金層７（図３参
照）が形成され始める。Ａｕはんだ合金層７はＡｕＳｎ
合金からなる。
【００２０】ＡｕＳｎ合金の最低融点は２１７［℃］で
あり、Ｓｎ／３．５％Ａｇはんだの融点２２１［℃］よ
りも低いため、Ａｕバンプ３とはんだバンプ６が２２０
［℃］以下で加圧加熱されると、Ａｕとはんだの界面で
は２１７［℃］を超えた部分ではＡｕＳｎ合金を形成
し、その他ではＡｕとＳｎが相互に拡散し、Ａｕバンプ
３とはんだバンプ６の接続が得られる。
あり、Ｓｎ／３．５％Ａｇはんだの融点２２１［℃］よ
りも低いため、Ａｕバンプ３とはんだバンプ６が２２０
［℃］以下で加圧加熱されると、Ａｕとはんだの界面で
は２１７［℃］を超えた部分ではＡｕＳｎ合金を形成
し、その他ではＡｕとＳｎが相互に拡散し、Ａｕバンプ
３とはんだバンプ６の接続が得られる。
【００２１】図３は半導体チップ１とプリント基板４の
間隙に絶縁性樹脂１０を充填した後に硬化を行った状態
を示している。絶縁性樹脂１０は熱硬化性のエポキシ樹
脂を基材とするものであり、１２０［℃］で２時間、１
５０［℃］でさらに２時間加熱し硬化する。
間隙に絶縁性樹脂１０を充填した後に硬化を行った状態
を示している。絶縁性樹脂１０は熱硬化性のエポキシ樹
脂を基材とするものであり、１２０［℃］で２時間、１
５０［℃］でさらに２時間加熱し硬化する。
【００２２】図４は絶縁性樹脂１０により充填後、リフ
ロー炉を通しはんだバンプを一度溶融した後に固化した
状態を表す。はんだバンプ６にＳｎ／３．５％Ａｇはん
だを使用した場合の温度条件の一例としてエアーリフロ
炉を使用した場合、接続部の温度はピーク温度２５０
［℃］、２２１［℃］以上３０〜４５［ｓｅｃ］が望ま
しい。
ロー炉を通しはんだバンプを一度溶融した後に固化した
状態を表す。はんだバンプ６にＳｎ／３．５％Ａｇはん
だを使用した場合の温度条件の一例としてエアーリフロ
炉を使用した場合、接続部の温度はピーク温度２５０
［℃］、２２１［℃］以上３０〜４５［ｓｅｃ］が望ま
しい。
【００２３】リフロー処理後、接続部のはんだバンプ６
とＡｕはんだ合金層７は完全に溶融し、はんだバンプ６
全体にＡｕが拡散している状態となる。
とＡｕはんだ合金層７は完全に溶融し、はんだバンプ６
全体にＡｕが拡散している状態となる。
【００２４】また本発明の第２の実施例として、図５に
示すように、プリント基板４の半導体チップ１が搭載さ
れる部分の中心部に絶縁性樹脂１０を予めディスペンサ
などにより供給しておく方法がある。
示すように、プリント基板４の半導体チップ１が搭載さ
れる部分の中心部に絶縁性樹脂１０を予めディスペンサ
などにより供給しておく方法がある。
【００２５】半導体チップ１とプリント基板４の接続の
方法は第１の実施例とほぼ同じであり、Ａｕバンプ３と
はんだバンプ６の接続が完了すると同時に絶縁性樹脂の
硬化も完了する。絶縁性樹脂１０の供給が容易であり、
かつ電極間の接続と同時に絶縁性樹脂の硬化も完了する
ため製造工程は第１の実施例よりも簡略である。
方法は第１の実施例とほぼ同じであり、Ａｕバンプ３と
はんだバンプ６の接続が完了すると同時に絶縁性樹脂の
硬化も完了する。絶縁性樹脂１０の供給が容易であり、
かつ電極間の接続と同時に絶縁性樹脂の硬化も完了する
ため製造工程は第１の実施例よりも簡略である。
【００２６】第１の実施例、第２の実施例共にチップ電
極２上にＡｕバンプ３を形成したが、Ａｕバンプ３の代
わりに、Ａｕ／Ｐｄ合金（Ｐｄ １〜３％）バンプ、Ｃ
ｕバンプ、はんだバンプ（Ｓｎ／３７％Ｐｂ、Ｐｂ／５
％Ｓｎ）等が使用可能である。
極２上にＡｕバンプ３を形成したが、Ａｕバンプ３の代
わりに、Ａｕ／Ｐｄ合金（Ｐｄ １〜３％）バンプ、Ｃ
ｕバンプ、はんだバンプ（Ｓｎ／３７％Ｐｂ、Ｐｂ／５
％Ｓｎ）等が使用可能である。
【００２７】同様に基板電極５上のはんだバンプ６の組
成にはＳｎ／３．５％Ａｇの代わりに、Ｓｎ系はんだ
（Ｓｎ／３７％Ｐｂ、高融点はんだ、Ｂｉ入り）、Ｉｎ
系はんだ等が使用可能である。
成にはＳｎ／３．５％Ａｇの代わりに、Ｓｎ系はんだ
（Ｓｎ／３７％Ｐｂ、高融点はんだ、Ｂｉ入り）、Ｉｎ
系はんだ等が使用可能である。
【００２８】プリンタ基板４の基材にはガラスエポキシ
の代わりにセラミック、ガラスセラミックが使用可能で
ある。
の代わりにセラミック、ガラスセラミックが使用可能で
ある。
【００２９】なお、はんだバンプ６ははんだの薄板を打
ち抜いた子片を基板電極５上に供給して、リフローを行
うことにより形成することができる。
ち抜いた子片を基板電極５上に供給して、リフローを行
うことにより形成することができる。
【００３０】
【発明の効果】以上述べたように本発明は、半導体チッ
プ等の第１の基板の第１の電極にＡｕ等で形成された第
１のバンプとプリント基板等の第２の基板の第２の電極
にＳｎ／３．５％Ａｇはんだ等で形成された第２のバン
プを、はんだの融点以下の温度で加熱圧接を行い、第１
および第２のバンプの界面にこれらから生じる合金層を
形成して接続することにより、はんだ接続工程時に第１
バンプと共に第２のバンプも溶けないので第２のバンプ
が第１のバンプの側面を濡れ上がること無く、第１およ
び第２の基板の熱膨張差による熱歪が第１の電極に集中
することを防ぎクラックの発生を防止できる効果があ
る。
プ等の第１の基板の第１の電極にＡｕ等で形成された第
１のバンプとプリント基板等の第２の基板の第２の電極
にＳｎ／３．５％Ａｇはんだ等で形成された第２のバン
プを、はんだの融点以下の温度で加熱圧接を行い、第１
および第２のバンプの界面にこれらから生じる合金層を
形成して接続することにより、はんだ接続工程時に第１
バンプと共に第２のバンプも溶けないので第２のバンプ
が第１のバンプの側面を濡れ上がること無く、第１およ
び第２の基板の熱膨張差による熱歪が第１の電極に集中
することを防ぎクラックの発生を防止できる効果があ
る。
【００３１】また、接続時はフラックスを必要としない
ため、耐マイグレーション性を向上させることができ
る。
ため、耐マイグレーション性を向上させることができ
る。
【００３２】リフロー処理の際の熱膨張係数の差による
熱応力は、バンプ接続部の周囲にすでに形成されている
絶縁性樹脂により第１及び第２の基板の表面全体に分散
されるため、冷却時の接続部のクラックの発生を抑える
ことができる。
熱応力は、バンプ接続部の周囲にすでに形成されている
絶縁性樹脂により第１及び第２の基板の表面全体に分散
されるため、冷却時の接続部のクラックの発生を抑える
ことができる。
【００３３】リフロー処理前は第２のバンプであるはん
だバンプの表面の酸化等により、第１バンプと第２バン
プの界面には濡れの悪い部分が存在する可能性がある
が、リフロー処理を行うことにより第１バンプと第２バ
ンプの接続部全体が完全に濡れる。第１バンプと第２バ
ンプの濡れが良くなることにより、第１および第２のバ
ンプの接続部の特定の部分に熱応力による熱歪が集中せ
ず、信頼性が向上する。
だバンプの表面の酸化等により、第１バンプと第２バン
プの界面には濡れの悪い部分が存在する可能性がある
が、リフロー処理を行うことにより第１バンプと第２バ
ンプの接続部全体が完全に濡れる。第１バンプと第２バ
ンプの濡れが良くなることにより、第１および第２のバ
ンプの接続部の特定の部分に熱応力による熱歪が集中せ
ず、信頼性が向上する。
【００３４】
【図１】本発明の第１の実施例の一工程を示す断面図で
ある。
ある。
【図２】図１に示す工程の次の工程を示す断面図であ
る。
る。
【図３】図２に示す工程の次の工程を示す断面図であ
る。
る。
【図４】図３に示す工程の次の工程を示す断面図であ
る。
る。
【図５】本発明の第２の実施例を示す断面図である。
【図６】従来の第１の基板接続方法による基板の接続構
造の断面図である。
造の断面図である。
【図７】従来の第２の基板接続方法による基板の接続構
造の断面図である。
造の断面図である。
【図８】従来の第３の基板接続方法を示す断面図であ
る。
る。
１ 半導体チップ ２ チップ電極 ３ Ａｕバンプ ４ プリント基板 ５ 基板電極 ６ はんだバンプ ７ Ａｕはんだ合金 ８ ツール ９ ステージ １０ 絶縁性樹脂 １１ セラミック基板 １２ はんだ
Claims (4)
- 【請求項１】 第１の基板に設けられ第１のバンプが形
成された第１の電極と第２の基板に設けられはんだから
なる第２のバンプが形成された第２の電極とを接続する
基板接続方法において、 前記第１の電極と前記第２の電極とが向き合うように前
記第１の基板と前記第２の基板とを位置あわせする工程
と、 この工程後に前記第１および第２のバンプをこれら自身
の融点以下に保ちながら加熱圧接する工程と、 この工程後に前記第１の基板と前記第２の基板の間隙に
絶縁性樹脂を注入し硬化させる工程と、 この工程後に前記第１および第２のバンプ並びに前記絶
縁性樹脂により接続された前記第１および第２の基板を
前記第１および第２のバンプのいずれかまたは両方の融
点以上に加熱する工程とを含むことを特徴とする基板接
続方法。 - 【請求項２】 第１の基板に設けられ第１のバンプが形
成された第１の電極と第２の基板に設けられはんだから
なる第２のバンプが形成された第２の電極とを接続する
基板接続方法において、 前記第１の電極と前記第２の電極とが向き合うように前
記第１の基板と前記第２の基板とを位置あわせする工程
と、 前記第１の基板または前記第２の基板のいずれか一方の
これらの基板が合わせられる位置近傍に絶縁性樹脂を供
給する工程と、 これらの工程後に前記第１および第２のバンプをこれら
自身の融点以下に保ちながら加熱圧接すると共に前記絶
縁性樹脂を硬化させる工程と、 この工程後に前記第１および第２のバンプ並びに前絶縁
性樹脂により接続された前記第１および第２の基板を前
記第１および第２のバンプのいずれかまたは両方の融点
以上に加熱する工程を含むことを特徴とする基板接続方
法。 - 【請求項３】 第１のバンプがＡｕ／Ｐｄ合金またはＣ
ｕもしくは、はんだからなる請求項１または２に記載の
基板接続方法。 - 【請求項４】 第１の基板が半導体チップであり、第２
の基板がプリント基板である請求項１、２または３に記
載の基板接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317159A JP2748870B2 (ja) | 1994-12-20 | 1994-12-20 | 基板接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317159A JP2748870B2 (ja) | 1994-12-20 | 1994-12-20 | 基板接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172114A true JPH08172114A (ja) | 1996-07-02 |
| JP2748870B2 JP2748870B2 (ja) | 1998-05-13 |
Family
ID=18085116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317159A Expired - Lifetime JP2748870B2 (ja) | 1994-12-20 | 1994-12-20 | 基板接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748870B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
| US6054171A (en) * | 1996-09-20 | 2000-04-25 | Nec Corporation | Method for forming protruding electrode |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7229849B2 (en) | 2002-12-30 | 2007-06-12 | Dongbu Electronics Co., Ltd. | Method for packaging a semiconductor device |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218645A (ja) * | 1990-01-24 | 1991-09-26 | Sharp Corp | 半導体装置の実装方法 |
| JPH0547841A (ja) * | 1991-08-20 | 1993-02-26 | Citizen Watch Co Ltd | 半導体装置の実装方法およびその実装構造 |
| JPH06295938A (ja) * | 1993-04-07 | 1994-10-21 | Sharp Corp | 半導体装置の実装方法 |
-
1994
- 1994-12-20 JP JP6317159A patent/JP2748870B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218645A (ja) * | 1990-01-24 | 1991-09-26 | Sharp Corp | 半導体装置の実装方法 |
| JPH0547841A (ja) * | 1991-08-20 | 1993-02-26 | Citizen Watch Co Ltd | 半導体装置の実装方法およびその実装構造 |
| JPH06295938A (ja) * | 1993-04-07 | 1994-10-21 | Sharp Corp | 半導体装置の実装方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054171A (en) * | 1996-09-20 | 2000-04-25 | Nec Corporation | Method for forming protruding electrode |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
| US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US7229849B2 (en) | 2002-12-30 | 2007-06-12 | Dongbu Electronics Co., Ltd. | Method for packaging a semiconductor device |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2748870B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH09326419A (ja) | 半導体素子の実装方法 | |
| KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
| JPH077038A (ja) | 電子パッケージ | |
| JP2748870B2 (ja) | 基板接続方法 | |
| JP3381593B2 (ja) | バンプ付電子部品の実装方法 | |
| JP2570626B2 (ja) | 基板の接続構造及びその接続方法 | |
| JP2007142232A (ja) | バンプ付電子部品の実装方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JPH11176879A (ja) | 半導体装置の実装方法およびこれに用いる異方性導電接着剤 | |
| JP2908922B2 (ja) | 半導体装置およびその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP2697098B2 (ja) | 部品の実装方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
| JP2895855B2 (ja) | 電子部品の実装方法 | |
| JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
| KR100226716B1 (ko) | 반도체 부품 및 그 제조방법 | |
| JPS6222278B2 (ja) | ||
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JP2687586B2 (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |