JP2570626B2 - 基板の接続構造及びその接続方法 - Google Patents
基板の接続構造及びその接続方法Info
- Publication number
- JP2570626B2 JP2570626B2 JP6206427A JP20642794A JP2570626B2 JP 2570626 B2 JP2570626 B2 JP 2570626B2 JP 6206427 A JP6206427 A JP 6206427A JP 20642794 A JP20642794 A JP 20642794A JP 2570626 B2 JP2570626 B2 JP 2570626B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- substrate
- electrode
- solder
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２枚の基板間を電気的
及び機械的に接続する基板の接続構造及び接続方法に関
し、特に半導体チップ等の半導体基板と配線基板とを接
続する接続構造及び接続方法に関する。
及び機械的に接続する基板の接続構造及び接続方法に関
し、特に半導体チップ等の半導体基板と配線基板とを接
続する接続構造及び接続方法に関する。
【０００２】
【従来の技術】従来の基板の接続構造を図４に示す。
【０００３】この接続構造は、半導体チップ１の表面に
チップ電極２が形成され、その上にＡｕバンプ３が形成
されている。またセラミック基板１１の表面にＣｕによ
る基板電極５が形成されている。Ａｕバンプ３と基板電
極５は、クリームはんだを溶融したはんだ１３により互
いに接合している。はんだ１３は溶融時にＡｕバンプ３
の表面全体に濡れ上がり、チップ電極２にまで達してい
る。
チップ電極２が形成され、その上にＡｕバンプ３が形成
されている。またセラミック基板１１の表面にＣｕによ
る基板電極５が形成されている。Ａｕバンプ３と基板電
極５は、クリームはんだを溶融したはんだ１３により互
いに接合している。はんだ１３は溶融時にＡｕバンプ３
の表面全体に濡れ上がり、チップ電極２にまで達してい
る。
【０００４】図４に示す基板の接続構造は次に示す方法
により得られる。チップ電極２上にＡｕバンプ３を形成
した半導体チップ１を基板電極５上にクリームはんだ１
２を印刷したセラミック基板１１を位置あわせし、搭載
する。次に、リフロー工程を通しクリームはんだ１２を
溶融させてＡｕバンプ３と接合させ、セラミック基板１
１上の配線電極４との接続を行い、半導体チップ１とセ
ラミック基板１１との間隙に、絶縁性樹脂９を供給、硬
化させる。
により得られる。チップ電極２上にＡｕバンプ３を形成
した半導体チップ１を基板電極５上にクリームはんだ１
２を印刷したセラミック基板１１を位置あわせし、搭載
する。次に、リフロー工程を通しクリームはんだ１２を
溶融させてＡｕバンプ３と接合させ、セラミック基板１
１上の配線電極４との接続を行い、半導体チップ１とセ
ラミック基板１１との間隙に、絶縁性樹脂９を供給、硬
化させる。
【０００５】また、従来の他の基板の接続構造には「特
開昭６３−２３７４２６号公報」に示された様な方法に
よるもので図５に示すものがある。
開昭６３−２３７４２６号公報」に示された様な方法に
よるもので図５に示すものがある。
【０００６】この接続構造を得る方法は、チップ電極２
上にはんだバンプ６を形成済みの半導体チップ１をプリ
ント基板４に位置合わせして搭載し、半導体チップ１を
裏面より押圧し、押圧した状態で絶縁性樹脂９を半導体
チップ１とプリント基板４との間及び半導体チップ１の
上面に供給し硬化させ、絶縁性樹脂９の硬化収縮力によ
り半導体チップ１のはんだバンプ６をプリント基板４の
基板電極５へ押しつけることにより、半導体チップ１と
プリント基板４との電気的接続を行う。
上にはんだバンプ６を形成済みの半導体チップ１をプリ
ント基板４に位置合わせして搭載し、半導体チップ１を
裏面より押圧し、押圧した状態で絶縁性樹脂９を半導体
チップ１とプリント基板４との間及び半導体チップ１の
上面に供給し硬化させ、絶縁性樹脂９の硬化収縮力によ
り半導体チップ１のはんだバンプ６をプリント基板４の
基板電極５へ押しつけることにより、半導体チップ１と
プリント基板４との電気的接続を行う。
【０００７】
【発明が解決しようとする課題】図４に示した従来の基
板の接続構造及び接続方法は、クリームはんだを溶融さ
せるリフロー工程において、半導体チップ１とセラミッ
ク基板１１との全体が加熱されるため熱膨張し、膨張し
た状態ではんだが溶融し融点以下になると凝縮する。よ
って、はんだの融点から常温に冷却される際に、半導体
チップ１とセラミック基板１１との熱膨張係数差による
収縮量の差による応力がはんだ接続部に加わる。特にセ
ラミック基板１１の代わりにガラスエポキシ製のプリン
ト基板などの半導体チップ１と熱膨張係数の差が大きい
配線基板を用いる場合や、はんだの融点が高い場合には
収縮量の差が大きくなり、熱応力がはんだ接続部に発生
する。
板の接続構造及び接続方法は、クリームはんだを溶融さ
せるリフロー工程において、半導体チップ１とセラミッ
ク基板１１との全体が加熱されるため熱膨張し、膨張し
た状態ではんだが溶融し融点以下になると凝縮する。よ
って、はんだの融点から常温に冷却される際に、半導体
チップ１とセラミック基板１１との熱膨張係数差による
収縮量の差による応力がはんだ接続部に加わる。特にセ
ラミック基板１１の代わりにガラスエポキシ製のプリン
ト基板などの半導体チップ１と熱膨張係数の差が大きい
配線基板を用いる場合や、はんだの融点が高い場合には
収縮量の差が大きくなり、熱応力がはんだ接続部に発生
する。
【０００８】また、クリームはんだを溶融させるため、
はんだがＡｕバンプ３の表面をつたって濡れあがり、チ
ップ電極２まで達し、Ａｕはんだの合金であるＡｕＳｎ
合金がチップ電極２まで形成される。ＡｕＳｎ合金は固
く脆い合金であり、チップ電極２に直接ふれる状態にな
ると熱歪がチップ電極２に集中し、大きな熱応力がチッ
プ電極２に加わりクラックが発生しやすいという問題点
があった。
はんだがＡｕバンプ３の表面をつたって濡れあがり、チ
ップ電極２まで達し、Ａｕはんだの合金であるＡｕＳｎ
合金がチップ電極２まで形成される。ＡｕＳｎ合金は固
く脆い合金であり、チップ電極２に直接ふれる状態にな
ると熱歪がチップ電極２に集中し、大きな熱応力がチッ
プ電極２に加わりクラックが発生しやすいという問題点
があった。
【０００９】また、セラミック基板１１の全体がはんだ
の融点以上の温度に加熱されるため、セラミック基板１
１上にはんだ付け温度での耐熱性を持たない回路部品や
コーティング材等がある場合には適用できず、セラミッ
ク基板１１が加熱されるため、セラミック基板１１に反
りが発生するといった問題点があった。
の融点以上の温度に加熱されるため、セラミック基板１
１上にはんだ付け温度での耐熱性を持たない回路部品や
コーティング材等がある場合には適用できず、セラミッ
ク基板１１が加熱されるため、セラミック基板１１に反
りが発生するといった問題点があった。
【００１０】さらに、クリームはんだを溶融後、クリー
ムはんだに含まれるフラックスを洗浄する必要がある
が、半導体チップ１とセラミック基板１１の間の部分の
洗浄が困難であり、残さによるマイグレーションの原因
となっていた。
ムはんだに含まれるフラックスを洗浄する必要がある
が、半導体チップ１とセラミック基板１１の間の部分の
洗浄が困難であり、残さによるマイグレーションの原因
となっていた。
【００１１】従来の他の基板の接続構造及びその接続方
法は、絶縁性樹脂の硬化収縮力によりはんだバンプ６を
プリント基板４の基板電極５に押しつけており、機械的
な接触により電気的接続を得ているため信頼性において
好ましくないという問題点がある。すなわち第一に、は
んだバンプ６と基板パッド５との接触力のわずかな変化
により接続部の接触抵抗が変化するため一様に安定した
低い抵抗値が得にくい。第二に、プリント基板４の反り
や基板電極５の厚さのばらつき、はんだバンプ６の高さ
ばらつきが存在すると安定した接触力が得られない。従
って、実際はこのような接続構造は配線基板として非常
に平坦性の良いガラス基板が用いられた場合にのみに適
用されている。
法は、絶縁性樹脂の硬化収縮力によりはんだバンプ６を
プリント基板４の基板電極５に押しつけており、機械的
な接触により電気的接続を得ているため信頼性において
好ましくないという問題点がある。すなわち第一に、は
んだバンプ６と基板パッド５との接触力のわずかな変化
により接続部の接触抵抗が変化するため一様に安定した
低い抵抗値が得にくい。第二に、プリント基板４の反り
や基板電極５の厚さのばらつき、はんだバンプ６の高さ
ばらつきが存在すると安定した接触力が得られない。従
って、実際はこのような接続構造は配線基板として非常
に平坦性の良いガラス基板が用いられた場合にのみに適
用されている。
【００１２】
【課題を解決するための手段】本発明は、第１の基板に
設けられた第１の電極と第２の基板に設けられた第２の
電極とを接続する基板の接続構造において、前記第１の
電極上に形成され第１の金属からなる第１のバンプと、
前記第２の電極上に形成され第２の金属からなる第２の
バンプと、前記第１のバンプと前記第２のバンプとの界
面に形成され前記第１の金属と前記第２の金属を加熱圧
接して生じる合金層であって融点が前記第１のバンプの
融点及び前記第２のバンプの融点よりも低い合金層とを
備え、第１のバンプがＡｕ又はＡｕを主成分とする合金
もしくはＣｕ又はＣｕを主成分とする合金からなり、第
１の基板が半導体チップであり第２の基板がプリント基
板であるようにできる。
設けられた第１の電極と第２の基板に設けられた第２の
電極とを接続する基板の接続構造において、前記第１の
電極上に形成され第１の金属からなる第１のバンプと、
前記第２の電極上に形成され第２の金属からなる第２の
バンプと、前記第１のバンプと前記第２のバンプとの界
面に形成され前記第１の金属と前記第２の金属を加熱圧
接して生じる合金層であって融点が前記第１のバンプの
融点及び前記第２のバンプの融点よりも低い合金層とを
備え、第１のバンプがＡｕ又はＡｕを主成分とする合金
もしくはＣｕ又はＣｕを主成分とする合金からなり、第
１の基板が半導体チップであり第２の基板がプリント基
板であるようにできる。
【００１３】本発明の基板の接続方法は、第１の金属か
らなる第１のバンプが第１の電極上に形成された第１の
基板と第２の金属からなる第２のバンプが第２の電極上
に形成された第２の基板とを前記第１の電極と前記第２
の電極とが向き合うように位置合わせする工程と、この
工程後に前記第１及び第２のバンプを前記第１及び第２
のバンプの融点以下の温度に保ちながら加熱圧接し前記
第１のバンプと前記第２のバンプとの界面に前記第１の
金属及び前記第２の金属から生じる合金層であって融点
が前記第１のバンプの融点及び前記第２のバンプの融点
よりも低い合金層を形成する工程とを備え、第１及び２
のバンプを加熱圧接する工程において、第１の基板の加
熱温度が第２の基板の加熱温度よりも高いことが望まし
い。本発明の基板の接続方法は、ＡｕまたはＡｕを主成
分とする第１のバンプが第１の電極上に形成された第１
の基板とＳｎ／３．５％Ａｇはんだからなる第２のバン
プが第２の電極上に形成された第２の基板とを前記第１
の電極と前記第２の電極とが向き合うように位置合わせ
する工程と、この工程後に前記第１の基板を２１０〜２
２０℃に加熱し前記第２の基板を常温〜１５０℃に加熱
して前記第１及び第２のバンプを加熱圧接し前記第１の
バンプと前記第２のバンプとの界面にＡｕまたはＡｕを
主成分とする合金とＳｎ／３．５％Ａｇはんだとから生
じる合金層であって融点が前記第１のバンプの融点及び
前記第２のバンプの融点よりも低い合金層を形成する工
程とを備えている。
らなる第１のバンプが第１の電極上に形成された第１の
基板と第２の金属からなる第２のバンプが第２の電極上
に形成された第２の基板とを前記第１の電極と前記第２
の電極とが向き合うように位置合わせする工程と、この
工程後に前記第１及び第２のバンプを前記第１及び第２
のバンプの融点以下の温度に保ちながら加熱圧接し前記
第１のバンプと前記第２のバンプとの界面に前記第１の
金属及び前記第２の金属から生じる合金層であって融点
が前記第１のバンプの融点及び前記第２のバンプの融点
よりも低い合金層を形成する工程とを備え、第１及び２
のバンプを加熱圧接する工程において、第１の基板の加
熱温度が第２の基板の加熱温度よりも高いことが望まし
い。本発明の基板の接続方法は、ＡｕまたはＡｕを主成
分とする第１のバンプが第１の電極上に形成された第１
の基板とＳｎ／３．５％Ａｇはんだからなる第２のバン
プが第２の電極上に形成された第２の基板とを前記第１
の電極と前記第２の電極とが向き合うように位置合わせ
する工程と、この工程後に前記第１の基板を２１０〜２
２０℃に加熱し前記第２の基板を常温〜１５０℃に加熱
して前記第１及び第２のバンプを加熱圧接し前記第１の
バンプと前記第２のバンプとの界面にＡｕまたはＡｕを
主成分とする合金とＳｎ／３．５％Ａｇはんだとから生
じる合金層であって融点が前記第１のバンプの融点及び
前記第２のバンプの融点よりも低い合金層を形成する工
程とを備えている。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明の基板の接続構造の一実施例
を示す断面図である。
を示す断面図である。
【００１６】図１において半導体チップ１の表面にはチ
ップ電極２が形成され、その上には第１バンプとなるＡ
ｕバンプ３が形成されている。またガラスエポキシを基
材とするプリント基板４の表面に基板電極５が形成さ
れ、その上に第２バンプとなるはんだバンプ６が形成さ
れている。Ａｕバンプ３とはんだバンプ６はＡｕとはん
だの合金層７を介して互いに接合している。
ップ電極２が形成され、その上には第１バンプとなるＡ
ｕバンプ３が形成されている。またガラスエポキシを基
材とするプリント基板４の表面に基板電極５が形成さ
れ、その上に第２バンプとなるはんだバンプ６が形成さ
れている。Ａｕバンプ３とはんだバンプ６はＡｕとはん
だの合金層７を介して互いに接合している。
【００１７】本実施例において、合金層７は半導体チッ
プ１のチップ電極２に接触していない。チップ電極２に
はＡｕバンプ３のみが接触している。チップ電極２はＡ
ｌもしくはＡｌ合金からなり、はんだバンプ６はＳｎ／
３．５％Ａｇはんだを使用している。よって合金層７は
ＡｕＳｎ合金である。仮りにはんだバンプ６がチップ電
極２と接触しＡｕＳｎ合金層がチップ電極２まで達して
いると、ＡｕＳｎ合金は硬度が高いため温度変化による
熱歪がＡｌからなるチップ電極２に集中しチップ電極２
にクラックが発生する。本実施例では合金層７がチップ
電極２と接触してなく半導体チップ１とプリント基板４
の熱膨張差による熱歪のほとんどをＡｕバンプ３及びは
んだバンプ６で吸収し、チップ電極２に熱歪が集中する
ことなくチップ電極２に大きな熱応力が加わらずクラッ
クの発生を押さえることができる。
プ１のチップ電極２に接触していない。チップ電極２に
はＡｕバンプ３のみが接触している。チップ電極２はＡ
ｌもしくはＡｌ合金からなり、はんだバンプ６はＳｎ／
３．５％Ａｇはんだを使用している。よって合金層７は
ＡｕＳｎ合金である。仮りにはんだバンプ６がチップ電
極２と接触しＡｕＳｎ合金層がチップ電極２まで達して
いると、ＡｕＳｎ合金は硬度が高いため温度変化による
熱歪がＡｌからなるチップ電極２に集中しチップ電極２
にクラックが発生する。本実施例では合金層７がチップ
電極２と接触してなく半導体チップ１とプリント基板４
の熱膨張差による熱歪のほとんどをＡｕバンプ３及びは
んだバンプ６で吸収し、チップ電極２に熱歪が集中する
ことなくチップ電極２に大きな熱応力が加わらずクラッ
クの発生を押さえることができる。
【００１８】Ａｕバンプ３のＡｕの融点は１，０６３
〔℃〕であり、Ａｕはんだ合金層７はＡｕＳｎ合金であ
り最低融点は２１７〔℃〕である。また、はんだバンプ
６はＡｕはんだ合金７の形成によりＳｎが減少し、Ａｇ
リッチ側に組成がシフトし、融点はＳｎ／３．５％Ａｇ
の融点２２１〔℃〕よりも高くなっている。よってプリ
ント基板４に半導体チップ１を一度接続した後にリペア
の必要が生じた場合は半導体チップ１側から加熱しＡｕ
はんだ合金層７を溶融することにより、プリント基板４
から半導体チップ１を剥離することができる。剥離後、
チップ電極２上にはＡｕバンプ３の一部が、基板電極５
上にははんだバンプ６の一部が残るため、そのまた再接
続作業を行うことができる。
〔℃〕であり、Ａｕはんだ合金層７はＡｕＳｎ合金であ
り最低融点は２１７〔℃〕である。また、はんだバンプ
６はＡｕはんだ合金７の形成によりＳｎが減少し、Ａｇ
リッチ側に組成がシフトし、融点はＳｎ／３．５％Ａｇ
の融点２２１〔℃〕よりも高くなっている。よってプリ
ント基板４に半導体チップ１を一度接続した後にリペア
の必要が生じた場合は半導体チップ１側から加熱しＡｕ
はんだ合金層７を溶融することにより、プリント基板４
から半導体チップ１を剥離することができる。剥離後、
チップ電極２上にはＡｕバンプ３の一部が、基板電極５
上にははんだバンプ６の一部が残るため、そのまた再接
続作業を行うことができる。
【００１９】図２は本発明の他の実施例を示す断面図で
ある。基板電極５上に形成するはんだバンプ６が基板電
極５の側面に回り込んでいる構造である。本構造では図
２に示す接続構造よりもさらに、はんだバンプ６と基板
電極５の接続強度が大きく、接続信頼性がさらに向上す
る。
ある。基板電極５上に形成するはんだバンプ６が基板電
極５の側面に回り込んでいる構造である。本構造では図
２に示す接続構造よりもさらに、はんだバンプ６と基板
電極５の接続強度が大きく、接続信頼性がさらに向上す
る。
【００２０】図１又は図２に示す実施例では、チップ電
極２に第１バンプとしてＡｕバンプを形成する場合につ
いて述べてきたが、第１バンプの材料としては、ＡｕＰ
ｄ合金（Ｐｄ３％以下）、Ｃｕ、Ｓｎ系はんだ、Ｉｎ系
はんだ等も使用可能である。基板電極５に第２バンプと
して形成するはんだバンプ６にはＳｎ／３．５％Ａｇは
んだを使用した場合について述べたが、Ａｇは０〜１０
％の間で使用可能である。またその他にもＳｎ系はん
だ、Ｉｎ系はんだが使用可能である。また、プリント基
板４の基材としてガラスエポキシのほかセラミック、ガ
ラスセラミック、ガラス、シリコン等も使用可能であ
り、さらに本発明はセラミック基板とガラスエポキシ基
板との接続にも適用することもできる。
極２に第１バンプとしてＡｕバンプを形成する場合につ
いて述べてきたが、第１バンプの材料としては、ＡｕＰ
ｄ合金（Ｐｄ３％以下）、Ｃｕ、Ｓｎ系はんだ、Ｉｎ系
はんだ等も使用可能である。基板電極５に第２バンプと
して形成するはんだバンプ６にはＳｎ／３．５％Ａｇは
んだを使用した場合について述べたが、Ａｇは０〜１０
％の間で使用可能である。またその他にもＳｎ系はん
だ、Ｉｎ系はんだが使用可能である。また、プリント基
板４の基材としてガラスエポキシのほかセラミック、ガ
ラスセラミック、ガラス、シリコン等も使用可能であ
り、さらに本発明はセラミック基板とガラスエポキシ基
板との接続にも適用することもできる。
【００２１】図３は図１に示す基板の接続構造を得る方
法を示す断面図である。半導体チップ１のチップ電極２
上にはＡｕバンプ３が形成されており、プリント基板４
の基板電極５には、Ｓｎ／３．５％Ａｇのはんだバンプ
６が形成されている。
法を示す断面図である。半導体チップ１のチップ電極２
上にはＡｕバンプ３が形成されており、プリント基板４
の基板電極５には、Ｓｎ／３．５％Ａｇのはんだバンプ
６が形成されている。
【００２２】図３（ａ）はチップ電極２と基板電極５を
位置合わせした後に半導体チップ１をプリント基板４に
加圧加熱を行っている状態を示している。半導体チップ
１はツール８に保持され、ヒータを内蔵するツール８に
より２１０〜２２０〔℃〕に加熱されている。一方プリ
ント基板４は基板ステージ９上に保持され、ヒータを内
蔵する基板ステージ９により常温〜１５０〔℃〕に加熱
されている。ツール８が半導体チップ１に与える加圧力
は１〜２０〔ｇｆ／バンプ〕の範囲である。適当な加圧
力、加熱温度はバンプの接続ピッチにより変わってく
る。
位置合わせした後に半導体チップ１をプリント基板４に
加圧加熱を行っている状態を示している。半導体チップ
１はツール８に保持され、ヒータを内蔵するツール８に
より２１０〜２２０〔℃〕に加熱されている。一方プリ
ント基板４は基板ステージ９上に保持され、ヒータを内
蔵する基板ステージ９により常温〜１５０〔℃〕に加熱
されている。ツール８が半導体チップ１に与える加圧力
は１〜２０〔ｇｆ／バンプ〕の範囲である。適当な加圧
力、加熱温度はバンプの接続ピッチにより変わってく
る。
【００２３】ＡｕＳｎ合金の最低融点は２１７〔℃〕で
あり、Ｓｎ／３．５％Ａｇはんだの融点２２１〔℃〕よ
りも低いため、Ａｕバンプ３とはんだバンプ６のＳｎ／
３．５％Ａｇはんだとが２２０〔℃〕以下で加圧加熱さ
れると、Ａｕとはんだの界面では、２１７〔℃〕を超え
た部分ではＡｕとはんだとが溶解してＡｕはんだ合金７
を形成し、２１７〔℃〕を超えない部分ではＡｕとはん
だのＳｎが相互に拡散して合金を形成し、Ａｕバンプ３
とはんだバンプ６の接続が得られる。
あり、Ｓｎ／３．５％Ａｇはんだの融点２２１〔℃〕よ
りも低いため、Ａｕバンプ３とはんだバンプ６のＳｎ／
３．５％Ａｇはんだとが２２０〔℃〕以下で加圧加熱さ
れると、Ａｕとはんだの界面では、２１７〔℃〕を超え
た部分ではＡｕとはんだとが溶解してＡｕはんだ合金７
を形成し、２１７〔℃〕を超えない部分ではＡｕとはん
だのＳｎが相互に拡散して合金を形成し、Ａｕバンプ３
とはんだバンプ６の接続が得られる。
【００２４】図３（ｂ）はＡｕバンプ３とはんだバンプ
６とを加熱圧接後にＡｕバンプ３、はんだバンプ６及び
合金層７の周囲に絶縁性樹脂１０を形成した状態であ
る。絶縁性樹脂１０を形成することにより温度変化によ
る熱応力が接続部が絶縁性樹脂１０全体に分散されるた
め、接続部の信頼性が高まる。
６とを加熱圧接後にＡｕバンプ３、はんだバンプ６及び
合金層７の周囲に絶縁性樹脂１０を形成した状態であ
る。絶縁性樹脂１０を形成することにより温度変化によ
る熱応力が接続部が絶縁性樹脂１０全体に分散されるた
め、接続部の信頼性が高まる。
【００２５】なお、はんだバンプ６ははんだの薄板を打
抜いた小片を基板電極５上に供給してはんだリフローを
行うことにより形成することが出来るが、この基板電極
５上に供給するはんだの小片を少し大き目にすることで
図２に示すようなはんだバンプ６を得ることができる。
抜いた小片を基板電極５上に供給してはんだリフローを
行うことにより形成することが出来るが、この基板電極
５上に供給するはんだの小片を少し大き目にすることで
図２に示すようなはんだバンプ６を得ることができる。
【００２６】
【発明の効果】以上述べたように本発明は、半導体チッ
プ等の第１の基板の第１の電極にＡｕ等で形成された第
１のバンプと、プリント基板等の第２の基板の第２の電
極にＳｎ／３．５％Ａｇはんだ等で形成された第２のバ
ンプとを界面にこれらから生じる合金層を形成して接続
することにより、接続工程時に第２のバンプが溶けて第
１のバンプの側面を濡れ上がることがなく、第１及び第
２の基板の熱膨張差による熱歪が第１の電極に集中する
ことを防ぎクラックの発生の防止できる効果がある。ま
た、合金層の融点を第１のバンプの融点及び第２のバン
プの融点より低くすることにより、接続された第１及び
第２の基板のリペア時に合金層のみを溶解させ、第１の
基板と第２の基板とを分離することができ、第１の電極
上の第１のバンプ及び第２の電極上の第２のバンプはそ
れぞれ残るため、分離した第１の基板及び第２の基板を
再接続して再利用することが可能であり、リペア性に優
れている。
プ等の第１の基板の第１の電極にＡｕ等で形成された第
１のバンプと、プリント基板等の第２の基板の第２の電
極にＳｎ／３．５％Ａｇはんだ等で形成された第２のバ
ンプとを界面にこれらから生じる合金層を形成して接続
することにより、接続工程時に第２のバンプが溶けて第
１のバンプの側面を濡れ上がることがなく、第１及び第
２の基板の熱膨張差による熱歪が第１の電極に集中する
ことを防ぎクラックの発生の防止できる効果がある。ま
た、合金層の融点を第１のバンプの融点及び第２のバン
プの融点より低くすることにより、接続された第１及び
第２の基板のリペア時に合金層のみを溶解させ、第１の
基板と第２の基板とを分離することができ、第１の電極
上の第１のバンプ及び第２の電極上の第２のバンプはそ
れぞれ残るため、分離した第１の基板及び第２の基板を
再接続して再利用することが可能であり、リペア性に優
れている。
【００２７】さらに本発明の基板の接続方法は、第１バ
ンプ及び第２のバンプをこれらの融点以下の温度で加熱
圧接することにより、第２のバンプを形成するはんだ等
を溶かす場合より第１及び第２の基板に与える加熱の影
響を少くすることができる。また接続時にフラックスを
必要としないために耐マイグレーション性を向上させる
ことができる。
ンプ及び第２のバンプをこれらの融点以下の温度で加熱
圧接することにより、第２のバンプを形成するはんだ等
を溶かす場合より第１及び第２の基板に与える加熱の影
響を少くすることができる。また接続時にフラックスを
必要としないために耐マイグレーション性を向上させる
ことができる。
【図１】本発明の基板の接続構造の一実施例を示す断面
図である。
図である。
【図２】本発明の基板の接続構造の他の実施例を示す断
面図である。
面図である。
【図３】分図（ａ）は本発明の基板の接続方法の一実施
例を示す断面図であり、分図（ｂ）は分図（ａ）に示す
接続方法を行った後にＡｕバンプ３、はんだバンプ６及
び合金層７の周囲に絶縁樹脂を形成した状態を示す断面
図である。
例を示す断面図であり、分図（ｂ）は分図（ａ）に示す
接続方法を行った後にＡｕバンプ３、はんだバンプ６及
び合金層７の周囲に絶縁樹脂を形成した状態を示す断面
図である。
【図４】従来の基板の接続構造を示す断面図である。
【図５】従来の他の基板の接続構造を示す断面図であ
る。
る。
１ 半導体チップ ２ チップ電極 ３ Ａｕバンプ ４ プリント基板 ５ 基板電極 ６ はんだバンプ ７ Ａｕはんだ合金 ８ ツール ９ ステージ １０ 絶縁性樹脂 １１ セラミック基板 １３ はんだ
Claims (6)
- 【請求項１】 第１の基板に設けられた第１の電極と第
２の基板に設けられた第２の電極とを接続する基板の接
続構造において、前記第１の電極上に形成され第１の金
属からなる第１のバンプと、前記第２の電極上に形成さ
れ第２の金属からなる第２のバンプと、前記第１のバン
プと前記第２のバンプとの界面に形成され前記第１の金
属と前記第２の金属を加熱圧接して生じる合金層であっ
て融点が前記第１のバンプの融点及び前記第２のバンプ
の融点よりも低い合金層とを含むことを特徴とする基板
の接続構造。 - 【請求項２】 第１のバンプがＡｕ又はＡｕを主成分と
する合金もしくはＣｕ又はＣｕを主成分とする合金から
なり、前記第２のバンプがはんだからなる請求項１記載
の基板の接続構造。 - 【請求項３】 第１の基板が半導体チップであり第２の
基板がプリント基板である請求項１または２記載の基板
の接続構造。 - 【請求項４】 第１の金属からなる第１のバンプが第１
の電極上に形成された第１の基板と第２の金属からなる
第２のバンプが第２の電極上に形成された第２の基板と
を前記第１の電極と前記第２の電極とが向き合うように
位置合わせする工程と、この工程後に前記第１及び第２
のバンプを前記第１及び第２のバンプの融点以下の温度
に保ちながら加熱圧接し前記第１のバンプと前記第２の
バンプとの界面に前記第１の金属及び前記第２の金属か
ら生じる合金層であって融点が前記第１のバンプの融点
及び前記第２のバンプの融点よりも低い合金層を形成す
る工程とを含むことを特徴とする基板の接続方法。 - 【請求項５】 第１及び２のバンプを加熱圧接する工程
において、第１の基板の加熱温度が第２の基板の加熱温
度よりも高いことを特徴とする請求項４記載の基板の接
続方法。 - 【請求項６】 ＡｕまたはＡｕを主成分とする第１のバ
ンプが第１の電極上に形成された第１の基板とＳｎ／
３．５％Ａｇはんだからなる第２のバンプが第２の電極
上に形成された第２の基板とを前記第１の電極と前記第
２の電極とが向き合うように位置合わせする工程と、こ
の工程後に前記第１の基板を２１０〜２２０℃に加熱し
前記第２の基板を常温〜１５０℃に加熱して前記第１及
び第２の バンプを加熱圧接し前記第１のバンプと前記第
２のバンプとの界面にＡｕまたはＡｕを主成分とする合
金とＳｎ／３．５％Ａｇはんだとから生じる合金層であ
って融点が前記第１のバンプの融点及び前記第２のバン
プの融点よりも低い合金層を形成する工程とを含むこと
を特徴とする基板の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206427A JP2570626B2 (ja) | 1994-08-31 | 1994-08-31 | 基板の接続構造及びその接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206427A JP2570626B2 (ja) | 1994-08-31 | 1994-08-31 | 基板の接続構造及びその接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878474A JPH0878474A (ja) | 1996-03-22 |
| JP2570626B2 true JP2570626B2 (ja) | 1997-01-08 |
Family
ID=16523205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206427A Expired - Lifetime JP2570626B2 (ja) | 1994-08-31 | 1994-08-31 | 基板の接続構造及びその接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570626B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3063839B2 (ja) * | 1997-11-18 | 2000-07-12 | 日本電気株式会社 | 実装部品の実装構造および実装方法 |
| JP4904710B2 (ja) * | 2005-03-30 | 2012-03-28 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
| KR102007780B1 (ko) * | 2012-07-31 | 2019-10-21 | 삼성전자주식회사 | 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법 |
| US12068442B2 (en) * | 2018-12-26 | 2024-08-20 | Kyocera Corporation | Electronic component joining method and joined structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626001B2 (ja) * | 1988-12-13 | 1997-07-02 | 富士通株式会社 | フラックスレス接合方法 |
| JP2709494B2 (ja) * | 1989-02-06 | 1998-02-04 | 新日本製鐵株式会社 | 半導体素子接続構造 |
| JPH04151843A (ja) * | 1990-10-16 | 1992-05-25 | Casio Comput Co Ltd | Ｉｃチップのボンディング方法 |
| JPH04225542A (ja) * | 1990-12-27 | 1992-08-14 | Tanaka Denshi Kogyo Kk | 半導体装置 |
-
1994
- 1994-08-31 JP JP6206427A patent/JP2570626B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878474A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPH027180B2 (ja) | ||
| JP2570626B2 (ja) | 基板の接続構造及びその接続方法 | |
| JP2748870B2 (ja) | 基板接続方法 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3014020B2 (ja) | 半導体装置の製造方法 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JPH0671026B2 (ja) | 半導体実装方法 | |
| JP2979880B2 (ja) | 複合リードフレームおよびその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |