JPS5873127A - Ｉｃチツプのはんだ溶融接続方法 - Google Patents

Ｉｃチツプのはんだ溶融接続方法

Info

Publication number
JPS5873127A
JPS5873127A JP56171411A JP17141181A JPS5873127A JP S5873127 A JPS5873127 A JP S5873127A JP 56171411 A JP56171411 A JP 56171411A JP 17141181 A JP17141181 A JP 17141181A JP S5873127 A JPS5873127 A JP S5873127A
Authority
JP
Japan
Prior art keywords
chip
connection
solder
control
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56171411A
Other languages
English (en)
Other versions
JPS6349900B2 (ja
Inventor
Muneo Oshima
大島　宗夫
Akihiro Kenmochi
釼持　秋広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56171411A priority Critical patent/JPS5873127A/ja
Priority to EP82109845A priority patent/EP0078480A3/en
Publication of JPS5873127A publication Critical patent/JPS5873127A/ja
Publication of JPS6349900B2 publication Critical patent/JPS6349900B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 末完８Ａは、半導体集積回路素子（以下、ＩＣチップと
略称する）を基板にはんだ溶融接続する方法に関する本
のである。
ＬＳＩの高９！Ｆ＆実装に適した方法として、クリップ
チップボンディングの一種であるはんだ溶融接続方法が
ある。これは、第１図に示すように、ＩＣチップ１を基
板５上に形成された端子４にはんだ接続部２により接続
するものである。はんだ接続部２の形状は、その中央部
がふくらんだ形状となる。このような形状では、熱ひず
みが生ずると、はんだ接続部２の最もくびれ次接着部５
に応力が集中し、短期間で疲労破壊を起す。
このはんだ接続部２の熱疲労特性は、はんだ接続部２の
形状を変えることによシ大幅に改良出来ることが報告さ
れている（　Ｖｅｒｎｓｒ　Ｄ、　Ｃｏｏｍｂａ　。
Ｆａｔｉｇｕｅ　Ｐｒｏｐｅｒｔｉｓｓ　ｏｆ　Ｐｕｒ
ｅ　−Ｍｅｔａｌ　５ｏｌｄｅｒｓ　。
Ｉｎｔｅｒ　Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｏ　？ｊｙ
ｍｐ　６７Ｐ〜７２Ｐ　、　１９７６　）ｅすなわち、
上記形状としては９２図に示すような柱状に引伸ばされ
たはんだ接続部２′が良いとされている。
そのため１：′、かかる形状として従来行なわれている
１つの方法は、製分、昭４５−２８７５５号公報で公告
されているもので、第５図に示すような体積の大きい、
形状を制御するはんだバンプ６をＩＣチップ１内に形成
し、これによってチップを持上け、接続部の形状を第２
図のように柱状に引伸ばされ次はんだ接続部２′にする
ものである。この方法においては、制御用のバンプ６＃
′ｉ接続がなされてｂないため、形状制御効果を上げる
（柱、状に引伸ばされた接続部４にすること）次めに制
御用バンプ６の体積をある程変以上大きくすると、電気
的接続用バンプ２が基板１ｌｌｌＩＩＩ！続端子４と接
触して込ないため、はんだを溶融して接続させるとき位
置合せの自己調整が困姻となる欠Ａがある。これの接続
を完全に行なうため、リフロ一時にＩＣチップ１を押え
つけて、電気的接続用はんだバンプ２と基板＠接続端子
４とを１ｉ！続し、その挟また荷重をかけない状態でリ
フローをし、所望の形状をもった接続部を得ることがで
きるが、工程数がかかるという欠点や荷重の制御が困難
であるという欠点がある。
また第２の方法としては１％開昭４９−８８０７７号公
報で公開されているもので、これを第４図から第６図に
示す。これは、第４図に示すように除去可能な重合体よ
シなる支持体７が基板５に配置されていて、ＩＣチップ
１の装着工程で加熱手段８の加熱によシこの支持体７が
軟化し、同時に加熱手段８から僅かな力が加えられて、
第５図に示すように対応する電気的接続用はんだバンプ
２と基板側接続端子４とが接触し結合する。ついで、第
６図に示すように、冷一工程で支持体７はその元の厚さ
に戻ろうとする力ではんだ接続部２は引伸ばされ、柱状
の接続部２′を形成する吃のである。
ここで用いている支持体７とはんだ一統部２′とは熱膨
張・係数が異なシ、冷熱サイクルによってはんだ接続部
２′の熱疲労が加速される几め接続後除去する必要がら
る。しかし、この支持体７を除去した後にキャップ封止
をすると全体を加熱するため、改良された接続部２′も
同時に溶融し、元の形状２に戻ってしまうという欠点が
ある。
またｇｇｓの方法としては、第７図及び９８図に示すも
ので、基板５に段差ａを持っ九凸部１０を絶縁物の印刷
などによって形成し、この段差の効果によって柱状に引
伸ばされた接続部２′を得るものである。ここで基板側
接続用端子４の形成を凸部１０の形成を行なってから行
なうことにすると、段差のために凸部１０の境界付近で
の基板接続相端子４の形成が不正確になるという欠点が
める。
また、凸部１０の下面の基板側接続用端子５を形成した
のちに凸部１０を形成し、しかる後に凸部１０の上面の
基板側接続用端子９を形成すると、凸部１０の相対的位
置精度が落ちるという欠点がある。
また第４の方法としては、爽願昭５４−１５５９（１５
号考案で提案されている方法があシ、これを第９図から
第１１図に示す、これは接続形状制御のため、基板５０
表面に制御用メタライズ１１を複数個形放し、そこに電
気的接続用バンプ２の融点よりも高い融点を持つシート
状の合金１２を配置し、ＩＣチップ１を７エイスダウン
で位置合せし、加熱溶融により所望の接続を完了するも
のである。
第９図はＩＣチップ１と基板３とを位置合せした状態で
ある。第１０図は加熱初期で融点の差力）ら電気的接続
部２だけが溶融接合している。この状態からさらに加熱
することによシ、高融点のｆｌｌＪ御川合金用２も溶融
し、その表面張力によシ、第１１図に示すようにチップ
を用ち上げ、良好な接続形状２′を得るものである。し
かし、この方法よ二おいては、制御用合金シート１２を
一々制御用メタライズ１１上に配置しなければならず、
工数ｄＫ力ａ　；６λるという欠点があった。またシー
ト１２を配置するときの１ｎ１度によっては隣り合うシ
ート同±２＞１ｉ！融時に接触してブリッジを起こし、
曳好な接続形状２′を得ることができない場合があると
いう歩留ν上の欠点がめった。
本発明の目的は、上記し次従来技術の欠点をなくし、高
信頼度で高密度実装置二速したＩＣＣシッフを基板へ接
続する際、接続工程の歩留りを向上させた半田溶融接続
方法を提供することｇ：ある。
本発明の方法は、ＩＣチップ製造工権中において、チッ
プダイシング前のウェハ段階あるいけダイシング後のチ
ップ状態においてメタルマスクを用い九真空蒸着により
制御用高融点合金シートをチップに作シ込むことを特徴
とするものである。
以下、第１２図から第１４図を用いて本発明の一実施例
を説明する。＠１２図ははんだ接続部２を形成済みのＳ
１ウエハ１３（ＩＣチップ１に分断される以前）にメタ
ルマスク１４を位置合せし冷状態を示す部分断面図であ
る。メタルマスク１４は電気的接続用バンプ２と接触し
ないように対応した箇所に凹部１５を有している。さら
に、制御用合金がウェハ１５上に形成されるための開口
１６を有している。この開口１６は蒸着工程終了後にメ
タル嗜スク１４とウェハ１３を分離しゃすぐするため角
度θを有している。さらに開口部への蒸着が良好に行な
われるように、必要な厚みｔだけを確保して、開口部に
凹部１７を設けると効果的である。
第１５図は真空蒸着装置１８内でのＳｉウェハ１３゜メ
タルマスク１４および蒸着源１９の位置関係を示すもの
である。なお、２０け治具、２１は排気口を示す。
１ＩＮ１４図Ｆｉ蒸着の終了後ウェハとメタルマスクを
分離し、さらにＩＣチップ１にダイシングラ行なっ念も
のであシ、配線基板と位置合せした状態を示すものであ
る。はんだ接続部２はＰｂ：Ｓｎ＝？５：５（ｗｔ優）
のはんだであシ、制御用シート２２はＰｂ　：Ｓｎ＝　
９７　：　３　（ｗｔ％）であり、両者の融点には約５
℃の差がある。ｔｅ制御用シート１９の厚みｂＦｉ電気
的接続用バンプ２の高さＣの９０幅以下とした。この状
態でベルト炉やバッチ炉により全体を加熱すると、先ず
電気的接続用バンプ２が溶融し、基板電極端子４と接合
が完了する。つづｈて制御用シート１９が溶融し、基板
側制御用メタライズ１１と接合すると、同時にその表面
張力によってＩＣチップ１を持上げることによシ、第１
１図に示すように良好な接続形状２′を得る。
なお、加熱速度が大き過ぎると電気的接続用バンプ２と
基板電極端子４との接合が完全に終了しなり時点で制御
用シート１９が溶融し、ＩＣチップ１を持上げてしまい
接続不良を起こしてしまうことがある。この接続が完了
するに必要な時間は約２〜３秒である。電気的接続用バ
ンプ２と制御用シート１９との融点の差は約５’Ｃであ
るから、加熱速度を２．５〜５７３　°Ｃ／ｅ以下にす
ることにょシ、接続を完全に行なうことができる。
上記したように本発明によれば、良好な接続形状を得る
ことができ、熱疲労寿命で従来の３〜５倍以上という高
信頼度を達成した。ま之、従来の７リツプチツプボンデ
イングと同様接続領琥がチップ面積だけであるから、高
密度実装性を具備している。さらには、一括ボンディン
グである次め、従来の工程に比ベニ数が少なくてすむと
いう利点がある。また、工程上にメタルマスク蒸着工種
が従来の工程に追加されるだけであシ、前後の工程に何
の影響も与えないので同一品種の製品について要求され
る信頼度に応じて本発明を適用することができる。
【図面の簡単な説明】
第１図は従来のはんだ溶融接続法によって得られるはん
だ接続部を示す断面図、第２図は理想的はんだ接続部の
形状を示す断面図、第５図は理想的なはんだ接続部を得
るための従来の第１の方法を説明する図、８４図〜第６
図は同じ〈従来の第２の方法を説明する図、第７図及び
第８図は同じ〈従来の第３の方法を説明する図、第９図
〜第１１図は同じ〈従来の第４の方法を説明する図、第
１２〜ｇ１４図は本発明の方法の一実施例を説明する図
である。 ４°基板電極　　１１：制御用メタライズ１５：ウェハ
ー　　１４：メタルマスク１８：真空Ｍｙｌｔ装置　２
２：制御用はんだシート千　１　図 牙　４　口 ′／ 才　５　図 生　Ｃ図 オフ図 ム 牙　’＋Ｕｉ１ ５；ＪｒＩ□図 矛　１１　図 Ｎ　　　　／Ｚ オ　１２　図 牙　１３　図 牙　Ｉ４　（３）

Claims (1)

    【特許請求の範囲】
  1. ＺＣチップ上に形成したけんだ接続部を、これに対応し
    て配線基板上に形成した接続用箋子に加熱溶融して、Ｉ
    Ｃチップを配Ｍ基板に接続する場合、はんだ接続部の接
    続形状を最良の柱状とするため、配線基板上に複数個の
    メタライズを形成し、この上にはんだ接続部の融点よシ
    高い融点をもつシート状合金を配置し、ＩＣチップを７
    エイスダウンで位置合せし、最初のけんだ接続部融点加
    熱ではんだ接続部を溶融し１次いでシート状合金融点加
    熱でシート状合金を溶融し、その表面張力によシ溶融さ
    れているはんた接続部の形状を柱状に制御する方式のＩ
    Ｃチップのはんだ溶融接続方法において、チップダイシ
    ング前のウェハ段階又はダイシング後のチップの状態の
    ときに、メタルマスクを用いた真空蒸着により前記シー
    ト状合金をチップに作シ込むことを特徴とするＩＣチッ
    プのはんだ溶融接続方法。
JP56171411A 1981-10-28 1981-10-28 Ｉｃチツプのはんだ溶融接続方法 Granted JPS5873127A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56171411A JPS5873127A (ja) 1981-10-28 1981-10-28 Ｉｃチツプのはんだ溶融接続方法
EP82109845A EP0078480A3 (en) 1981-10-28 1982-10-25 Method for fusing and connecting solder of ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56171411A JPS5873127A (ja) 1981-10-28 1981-10-28 Ｉｃチツプのはんだ溶融接続方法

Publications (2)

Publication Number Publication Date
JPS5873127A true JPS5873127A (ja) 1983-05-02
JPS6349900B2 JPS6349900B2 (ja) 1988-10-06

Family

ID=15922636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56171411A Granted JPS5873127A (ja) 1981-10-28 1981-10-28 Ｉｃチツプのはんだ溶融接続方法

Country Status (2)

Country Link
EP (1) EP0078480A3 (ja)
JP (1) JPS5873127A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262102A (ja) * 1984-06-09 1985-12-25 Horiba Ltd チツプ型多層干渉フイルタ及びその製造方法
JPH02206138A (ja) * 1989-02-06 1990-08-15 Shimadzu Corp フリップチップ実装方法
JP2012033696A (ja) * 2010-07-30 2012-02-16 Fujitsu Ltd 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
CN110864193A (zh) * 2018-08-27 2020-03-06 广州力及热管理科技有限公司 薄型真空隔热片及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2569052B1 (fr) * 1984-08-10 1987-05-22 Thomson Csf Procede d'interconnexion de circuits integres
JPH03208355A (ja) * 1990-01-10 1991-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5023697A (en) * 1990-01-10 1991-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with copper wire ball bonding
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
GB2290171B (en) * 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
DE19738399A1 (de) * 1997-09-03 1999-03-04 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5678356U (ja) * 1979-11-12 1981-06-25

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262102A (ja) * 1984-06-09 1985-12-25 Horiba Ltd チツプ型多層干渉フイルタ及びその製造方法
JPH02206138A (ja) * 1989-02-06 1990-08-15 Shimadzu Corp フリップチップ実装方法
JP2012033696A (ja) * 2010-07-30 2012-02-16 Fujitsu Ltd 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
CN110864193A (zh) * 2018-08-27 2020-03-06 广州力及热管理科技有限公司 薄型真空隔热片及其制作方法

Also Published As

Publication number Publication date
JPS6349900B2 (ja) 1988-10-06
EP0078480A2 (en) 1983-05-11
EP0078480A3 (en) 1984-07-25

Similar Documents

Publication Publication Date Title
US3921285A (en) Method for joining microminiature components to a carrying structure
US5237130A (en) Flip chip technology using electrically conductive polymers and dielectrics
JP2555811B2 (ja) 半導体チップのフリップチップ接合方法
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JPH06103703B2 (ja) 半田付け方法
JPH0810716B2 (ja) 電子パッケージ
JPH09260428A (ja) 半導体装置及びその実装方法
JPS5873127A (ja) Ｉｃチツプのはんだ溶融接続方法
JPH06112463A (ja) 半導体装置及びその実装方法
JP3645511B2 (ja) 半導体装置の製造方法
JP2836027B2 (ja) 半田バンプの形成方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JP2699726B2 (ja) 半導体装置の実装方法
JPS62169433A (ja) 半導体装置の製造方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JP2615744B2 (ja) 半田バンプの形成方法
CN115020259B (zh) 一种半导体结构及其封装方法
JPS63168028A (ja) 微細接続構造
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2001210676A (ja) 半導体装置およびその製造方法
JPS6197932A (ja) 圧着型半導体パツケ−ジ
JPH07153795A (ja) 電子部品の実装方法
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JP2770040B2 (ja) バンプ形成方法および半導体素子接続方法