DE19738399A1 - Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat - Google Patents

Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat

Info

Publication number
DE19738399A1
DE19738399A1 DE19738399A DE19738399A DE19738399A1 DE 19738399 A1 DE19738399 A1 DE 19738399A1 DE 19738399 A DE19738399 A DE 19738399A DE 19738399 A DE19738399 A DE 19738399A DE 19738399 A1 DE19738399 A1 DE 19738399A1
Authority
DE
Germany
Prior art keywords
carrier substrate
solder
component
solder bumps
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19738399A
Other languages
English (en)
Inventor
Markus Koch
Reiner Dr Schuetz
Hongquan Jiang
Herbert Prof Reichl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19738399A priority Critical patent/DE19738399A1/de
Priority to PCT/DE1998/001088 priority patent/WO1999012198A1/de
Publication of DE19738399A1 publication Critical patent/DE19738399A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren zur Bestückung von elek­ tronischen Bauelementen auf einem Trägersubstrat mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.
Es ist bereits bekannt, ein Trägersubstrat mit elektronischen Bauelementen im sogenannten Flip-Chip-Verfahren zu bestücken. Dabei wird ein elektronisches Halbleiterbauelement auf der Anschlußseite mit einer Vielzahl von Lothöckern, sogenannten "solder bumps", versehen, anschließend mit der Anschlußseite nach unten gewandt und auf ein mit Kontaktflächen versehenes Trägersubstrat, welches ein Keramiksubstrat, eine Leiterplat­ te oder ein Siliziumsubstrat sein kann, aufgesetzt, wobei die Anordnung der Kontaktflächen auf dem Trägersubstrat dem Ra­ ster der Lothöcker auf dem Chip entspricht. Anschließend wer­ den die Lothöcker im Reflow-Lötverfahren mit den Kontaktflä­ chen des Trägersubstrats verlötet, wobei die Lothöcker in ei­ nem Reflow-Ofen aufgeschmolzen werden und die Kontaktflächen des Trägersubstrats benetzen. Die Oberflächenspannung des ge­ schmolzenen Lotes erzeugt eine Kraft, welche das Bauelement zum Trägersubstrat hinzieht, wodurch der Abstand zwischen Bauelement und Trägersubstrat abnimmt. Da das geschmolzene Lot auch auf die mit den Kontaktflächen verbundenen Leiter­ bahnen gelangen kann und dann über die Leiterbahnen abfließt, besteht die Problematik, daß der Abstand zwischen Bauelement und Trägersubstrat in unerwünschter Weise extrem stark ver­ ringert wird. Ein bestimmter Mindestabstand ist aber erfor­ derlich, um thermische Spannungen zwischen dem Bauelement und dem Trägersubstrat aufnehmen zu können. Außerdem ist der Spalt zwischen Trägersubstrat und Bauelement zur Einbringung eines Klebers vorgesehen, welcher der mechanischen Befesti­ gung des Bauelementes auf dem Trägersubstrat dient. Deshalb wird eine Lötstoppmaske auf das Trägersubstrat aufgebracht, welche am Ort der Kontaktflächen kleine Öffnungen aufweist. Die Öffnungen definieren die für die Benetzung mit Lot zur Verfügung stehende Fläche und verhindern ein Abfließen des Lotes. Die Lötstoppmaske muß mit äußerst hoher Präzision auf das Trägersubstrat aufgebracht werden. Ein Versatz der Maske und der Öffnungen auf den Kontaktflächen von mehr als 50 µm ist für herkömmliche Flip-Chip-Bauelemente mit beispielsweise einem 200 µm Pitchraster unzulässig. Aus diesem Grund sind teure und aufwendige Spezialverfahren zur Aufbringung der Lötstoppmaske notwendig.
Aus der Druckschrift US 5 400 950 ist ein Verfahren zur Be­ stückung von Flip-Chip-Bauelementen auf einem Trägersubstrat bekannt, bei dem die oben beschriebenen Probleme vermieden werden. Dies wird dadurch erreicht, daß auf der Anschlußseite des Halbleiterbauelementes außer den für die Signalleitung vorgesehenen Lothöckern noch weitere von den signalführenden Lothöckern isolierte Lothöcker, sogenannte "dummy bumps", vorgesehen sind. Die weiteren Lothöcker werden zusammen mit den zur Signalleitung vorgesehenen Lothöckern, den sogenann­ ten I/O-bumps, in einem Herstellungsverfahren auf Kontaktme­ tallisierungen des Bauelementes erzeugt. Außerdem werden auf das Trägersubstrat Metallisierungen mit einer definierten Ausdehnung aufgebracht, welche die weiteren Lothöcker beim Aufsetzen des Bauelementes auf das Trägersubstrat kontaktie­ ren. Nach der Bestückung wird das Trägersubstrat einer Re­ flow-Lötstation zugeführt, in der die Lothöcker erneut aufge­ schmolzen werden. Dabei benetzt die Lotschmelze der aufge­ schmolzenen, zur Signalleitung vorgesehenen Lothöcker die Kontaktflächen auf dem Trägersubstrat und die Leiterbahnen und nimmt eine taillenartige Form an, wobei die Oberflächen­ spannung der aufgeschmolzenen signalleitenden Lothöcker das Bauelement zum Trägersubstrat hinzieht. Im Gegensatz dazu können die aufgeschmolzenen, als Abstandselemente vorgesehe­ nen weiteren Lothöcker nur die relativ kleinen Metallisierun­ gen auf dem Trägersubstrat benetzen und bilden nach außen ge­ wölbte Lothöcker, deren Oberflächenspannung das Bauelement von dem Trägersubstrat wegdrückt. In Abhängigkeit von der An­ zahl der weiteren Lothöcker und deren Größe kann ein Kräf­ tegleichgewicht zwischen anziehenden und abstoßenden Kräften und damit der Abstand zwischen Bauelement und Trägersubstrat genau eingestellt werden. Trotz der Vorteile dieses Verfah­ rens, die vor allem darin zu sehen sind, daß der Einsatz ei­ ner aufwendig strukturierten Lötstoppmaske vermieden wird, ist ein wesentlicher Nachteil darin zu sehen, daß die weite­ ren als Abstandselemente dienenden Lothöcker auf dem Bauele­ ment erzeugt werden. Dies hat zur Folge, daß keine Standard- Bauelemente verwandt werden, die nur mit den signalführenden Lothöckern versehen sind, sondern statt dessen teure Spezial­ anfertigungen eingesetzt werden müssen, welche mit den zu­ sätzlichen, als Abstandselementen vorgesehenen Lothöckern versehen sind und dem jeweiligen Anwendungsfall anzupassen sind, wodurch sich die Gesamtkosten verteuern.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merk­ malen des Anspruchs 1 vermeidet die genannten Nachteile. Da die den Abstand zwischen Bauelement und Trägersubstrat ein­ stellenden weiteren Lothöcker auf dem Trägersubstrat herge­ stellt werden, können mit dem Verfahren vorteilhaft auch kon­ ventionelle Flip-Chip-Bauelemente eingesetzt werden, welche lediglich mit den signalführenden Lothöckern versehen sind. Durch die Herstellung von als Abstandselementen vorgesehenen Lothöckern auf dem Trägersubstrat wird der Fertigungsaufwand insgesamt stark reduziert und es können besonders einfache und gut beherrschte Techniken wie das Siebdruckverfahren zur Aufbringung des Lotes benutzt werden. Besonders vorteilhaft kann der Abstand zwischen dem Bauelement und dem Träger­ substrat für beliebige Flip-Chip-Bauelemente auch noch nach deren Herstellung den jeweiligen Anforderungen optimal ange­ paßt werden, ohne daß hierfür ein neues Bauelement angefer­ tigt werden müßte.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfin­ dung werden in den Merkmalen der Unteransprüche beschrieben. Durch auf dem Trägersubstrat hergestellte Metallisierungen und die Auftragung von Lotpaste auf den Metallisierungen wird vorteilhaft erreicht, daß sich die Lotpaste beim Aufschmelzen auf den Metallisierungen zusammenzieht und dadurch auf dem Trägersubstrat Abstandselemente mit einer durch die Ausdeh­ nung der Metallisierungen und die aufgetragene Lotpaste defi­ nierten Höhe ausbildet. Die Lotpaste kann auf einfache Weise im gut beherrschten Siebdruckverfahren auf das Trägersubstrat aufgebracht werden.
Besonders vorteilhaft ist, daß auf Trägersubstraten, wie z. B. Leiterplatten, auf denen außer den Flip-Chip-Bauelementen noch weitere Bauelemente, wie z. B. SMD-Bauelemente, bestückt werden, die für die Abstandselemente benötigte Lotpaste zu­ sammen mit der für die SMD-Lötung benötigten Lotpaste auf das Trägersubstrat aufgebracht werden kann. Für die Herstellung der weiteren Löthöcker ist deshalb kein zusätzlicher Herstel­ lungsschritt nötig, wodurch die Kosten erheblich reduziert werden.
Vorteilhaft ist weiterhin, eine Lötstoppmaske auf dem Träger­ substrat vorzusehen, welche zumindest am Ort der noch aufzu­ bringenden Flip-Chip-Bauelemente eine Ausnehmung aufweist. Die Lötstoppmaske bedeckt die Leiterbahnen auf dem Träger­ substrat und läßt nur deren Enden frei, die in der Ausnehmung der Lötstoppmaske angeordnet sind. Durch die Lötstoppmaske wird erreicht, daß beim Reflowlöten das geschmolzene Lot der signalführenden Lothöcker, welches die Kontaktflächen des Trägersubstrats vollständig benetzt, sich nicht auch auf den Leiterbahnen des Trägersubstrats ausbreitet. Hierdurch wird eine Verunreinigung von Schaltungsteilen und eine Lötbrücken­ bildung vorteilhaft vermieden.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigt
Fig. 1 einen Ausschnitt eines Querschnitts durch ein Träger­ substrat mit einem darauf aufgesetzten Flip-Chip-Bauelement vor dem Reflowlöten,
Fig. 2 das Trägersubstrat aus Fig. 1 nach dem Reflowlöten,
Fig. 3 einen Ausschnitt einer Draufsicht auf ein Träger­ substrats mit einer Lötstoppmaske vor der Bestückung mit ei­ nem Bauelement.
Beschreibung des Ausführungsbeispiels
Fig. 1 zeigt einen Ausschnitt eines Querschnitts durch ein Trägersubstrat 1, das eine Leiterplatte, eine Keramikplatte, ein Siliciumsubstrat oder ein anderes bekanntes Substrat sein kann. In dem hier gezeigten Beispiel handelt es sich um eine Leiterplatte, deren Oberseite 4 zur Bestückung mit elektri­ schen und/oder elektronischen Bauteilen vorgesehen ist und auf der in bekannter Weise Leiterbahnen 7' (Fig. 3) herge­ stellt sind, deren Enden Kontaktflächen 7 bilden, die zur Herstellung einer elektrischen Verbindung zu den Bauelementen dienen. Es ist vorgesehen, die Leiterplatte 1 mit Flip-Chip- Bauelementen und SMD-Bauelementen (surface mounted device) zu bestücken, von denen in den Fig. 1 bis 3 nur ein einzelnes Flip-Chip-Bauelement 2 gezeigt ist. Am Bestückungsort des Flip-Chip-Bauelementes 2 ist die Oberseite 4 der Leiterplatte 1 mit einem Muster von kleinen Metallflächen bzw. Metallisie­ rungen 9 versehen, die zur Herstellung von Lothöckern dienen. Die Metallisierungen sind aus einem vom Lot leicht benetzba­ ren Metall wie Nickel, Kupfer oder Gold hergestellt und kön­ nen zusammen mit den Leiterbahnen 7' und Kontaktflächen 7 auf der Leiterplatte 1 hergestellt sein. Das erfindungsgemäße Verfahren wird wie folgt durchgeführt. Zunächst wird in einer Lötpastendruckstation Lotpaste auf die Leiterplatte aufge­ druckt. Dies kann vorteilhaft im Siebdruckverfahren durchge­ führt werden. Dabei wird Lotpaste 11 auf die Anschlußflächen der SMD-Bauelemente aufgedruckt und gleichzeitig auf die Me­ tallisierungen 9. Es ist aber auch möglich, andere bekannten Techniken zur Auftragung des Lotes zu verwenden. Entscheidend ist, daß eine definierte Menge Lot auf den Metallisierungen aufgetragen wird. Wie in Fig. 1 gezeigte kann das Lot 11 da­ bei etwas über den Rand der Metallisierungen 9 hinaus auf die Leiterplatte 1 aufgetragen werden. Anschließend wird die Lei­ terplatte mit SMD-Bauelementen bestückt, die mit einem Sauger aufgenommen und auf die Lotpaste aufgesetzt werden. Außerdem werden Flip-Chip-Bauelemente 2 auf die Leiterplatte 1 aufge­ setzt. Die Flip-Chip-Bauelemente sind mit einem Raster von umfänglich verteilten Lothöckern 10 versehen, die auf Metal­ lisierungen 8 auf der Anschlußseite 3 des Bauelements 2 in bekannter Weise hergestellt sind und zur Leitung von Signal­ strömen zwischen dem Bauelement 2 und den Kontaktflächen 7 der Leiterplatte 1 dienen, wobei das Muster der Kontaktflä­ chen 7 auf der Leiterplatte 1 dem Raster der Lothöcker 10 des Bauelementes 2 entspricht. Das Flip-Chip-Bauelement 2 wird mit der der Leiterplatte zugewandten Anschlußseite 3 in Pfeilrichtung auf die Leiterplatte aufgesetzt, wie in Fig. 1 dargestellt. Dabei werden die Lothöcker 10 auf die Kontakt­ flächen 7 aufgesetzt, so daß die Anschlußseite 3 des Bauele­ mentes 2 der Lotpaste 11 gegenüberliegt. Es ist wichtig dar­ auf zu achten, daß der Lotpastenauftrag 11 etwas niedriger als die Höhe der Lothöcker ist, damit das Bauelement 2 sicher auf die Kontaktflächen aufgesetzt werden kann. Außerdem muß die Lotpaste so genau aufgetragen werden, daß immer die glei­ che Lotmenge auf die Metallisierungen 9 aufgetragen wird, da­ mit die als Abstandselemente vorgesehenen weiteren Lothöcker später alle dieselbe Höhe aufweisen. Anschließend wird die mit den SMD-Bauelementen und den Flip-Chip-Bauelementen be­ stückte Leiterplatte einer Reflow-Lötstation zugeführt. In der Reflow-Lötstation wird das Lot erhitzt und schmilzt. Das über den Metallisierungen 9 aufgetragene Lot 11 zieht sich auf den Metallisierungen zusammen, da nur diese von der Lot­ schmelze benetzt werden. Dabei bilden sich weitere Lothöcker 11', welche in der Mitte unterhalb des Bauelementes 2 ange­ ordnet sind. Gleichzeitig werden die zur Signalleitung vorge­ sehenen Lothöcker 10 aufgeschmolzen, wobei das geschmolzene Lot 10' der Lothöcker 10 die Kontaktflächen 7 vollständig be­ netzt. Durch die gute Benetzbarkeit der Kontaktflächen 7 nimmt das Lot die in Fig. 2 dargestellte taillenartige Form an. Die Oberflächenspannkraft des Lotes 10' und die Gewichts­ kraft des Bauelementes bewirken dabei, daß das Bauelement 2 zur Bestückungsseite 4 der Leiterplatte 1 hinbewegt wird, bis die Anschlußseite 3 des Bauelementes 2 die Lothöcker 11' be­ rührt, wie in Fig. 2 gezeigt. Bei der weiteren Annäherung des Bauelementes 2 an die Leiterplatte 1 werden die Löthöcker 11' deformiert. Dieser Deformation wirkt die Oberflächenspannung des Lotes 11' entgegen, so daß eine rücktreibende Kraft ent­ steht, welche das Bauelement 2 von der Bestückungsseite 4 wegdrückt. Im Gleichgewichtszustand heben sich die anziehende Wirkungsweise der Oberflächenspannung des Lotes 10' und die Gewichtskraft mit der abstoßenden Wirkung der Oberflächen­ spannung des Lotes 11' auf, so daß das Bauelement 2 in einem durch Anzahl und Größe der Lothöcker definierten Abstand zur Trägerplatte 1 gehalten wird. Die weiteren, auf der Leiter­ platte hergestellten Lothöcker 11' wirken dabei wie Abstand­ selemente, die eine weitere Annäherung des Bauelementes 2 an die Leiterplatte verhindern.
Es kann vorkommen, daß das Lot 10' der geschmolzenen signal­ führenden Lothöcker 10 nicht nur die Kontaktflächen 7 sondern auch die Leiterbahnen 7' benetzt. Größere Lotmengen können jedoch nicht über die Leiterbahnen 7 abfließen, da dies eine Verkleinerung des Spaltes zwischen Bauelement und Leiterplat­ te voraussetzt, was durch die Abstandselemente 11' verhindert wird. Es ist aber möglich, daß sich ein dünner Lotfilm auf den Leiterbahnen 7' in Fig. 3 ausbreitet, der zu einer Verun­ reinigung der Leiterplatte führt. Aus diesem Grund ist es vorteilhaft vor der Bestückung, eine Lötstoppmaske 13 auf die Leiterplatte aufzubringen, die mit Ausnehmungen 15 am Bestim­ mungsort der Flip-Chip-Bauelemente versehen ist. Die in Fig. 3 gezeigte Lötstoppmaske 13 wird auf die Leiterbahnen 7' auf­ getragen und läßt die Kontaktflächen 7 frei, die innerhalb der Ausnehmung 15 der Lötstoppmaske 13 auf der Bestückungs­ seite 4 der Leiterplatte angeordnet sind. Die Größe der Aus­ nehmung 15 entspricht etwa der Größe des Flip-Chips. Danach wird die Lotpaste 11 im Bereich der Ausnehmung auf die Lei­ terplatte aufgetragen, wie in Fig. 3 dargestellt. Die Posi­ tionierung der Lötstoppmaske 13 auf der Leiterplatte ist auf­ grund der Größe der Ausnehmung 15 unproblematisch und erfor­ dert keine hochgenaue Justage. Es muß nur darauf geachtet werden, daß ein Versatz der Lötstoppmaske nicht so groß ist, daß die Kontaktflächen 7 von der Maske bedeckt werden. Dies ist aber mit den bekannten Techniken leicht realisierbar. Die weitere Durchführung des Verfahrens erfolgt, wie oben be­ schrieben. Beim Reflowlöten gelangt das sich über die Kon­ taktflächen 7 ausbreitende Lot an den Rand der Ausnehmung 15 und wird dort durch die Lötstoppmaske 13 an der weiteren Aus­ breitung auf den Anschlußleiterbahnen 7' gehindert.
Anders als in den bisher dargestellten Ausführungsbeispielen, kann in Fig. 1 auch auf die Metallisierung 9 verzichtet wer­ den und die Lotpaste 11 direkt auf die Oberseite 4 der Lei­ terplatte 1 aufgetragen werden. In diesem Fall werden beim Reflow-Löten weder die Leiterplatte 1 noch das Bauelement vom Lot benetzt. Die Oberflächenspannung der Lotschmelze bewirkt aber auch in diesem Fall, daß sich durch die als Abstandsele­ mente wirkenden Lothöcker 11' die Höhe der Lothöcker 10' beim Reflow-Löten einstellen läßt. Bevorzugt wird aber das Bei­ spiel mit den Metallisierungen 9, da sich über die Metalli­ sierungen die Form und der Ort der weiteren Lothöcker 11' ge­ nauer und leichter einstellen läßt.

Claims (5)

1. Verfahren zur Verbindung von elektronischen Bauelementen (2) mit einem Trägersubstrat (1), bei dem wenigstens ein auf einer Seite (3) mit zur Leitung von Signalströmen vorgesehe­ nen Lothöckern (10) versehenes Bauelement (2), insbesondere ein Flip-Chip-Bauelement, mit zu den Lothöckern (10) korre­ spondierend ausgerichteten Kontaktflächen (7) des Träger­ substrats (1) in einer Reflowlötstation verlötet wird und bei dem zwischen dem Trägersubstrat (1) und dem Bauelement (2) weitere, von den signalführenden Teilen isolierte Lothöcker (11') als Abstandselemente vorgesehen sind, durch welche das Bauelement (2) während der Reflowlötung in einem definierten Abstand zum Trägersubstrat (1) gehalten wird, dadurch gekennzeichnet,
  • - daß die zur Herstellung der die Abstandselemente bildenden Lothöcker (11') benötigte Lotpaste (11) auf das Träger­ substrat (1) aufgebracht wird,
  • - daß anschließend ein mit den zur Leitung von Signalströmen vorgesehenen Lothöckern (10) versehenes Bauelement (2) auf das Trägersubstrat (1) derart aufgesetzt wird, daß die dem Trägersubstrat (1) zugewandte Seite (3) des Bauelementes der auf dem Trägersubstrat aufgebrachten Lotpaste (11) ge­ genüberliegt und die zur Leitung von Signalströmen vorgese­ henen Lothöcker (10) auf den zugeordneten Kontaktflächen (7) aufliegen,
  • - und daß in einem anschließenden Reflowlötschritt das Bau­ element (2) mit dem Trägersubstrat (1) verlötet wird, wobei die auf das Trägersubstrat aufgebrachte Lotpaste (11) Lothöcker (11') bildet, welche die Bauelemente (2) während der Reflowlötung in einem definierten Abstand zum Träger­ substrat (1) halten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der dem Bauelement (2) zugewandten Seite (4) des Träger­ substrats (1) Metallisierungen (9) aus einem von der Lot­ schmelze gut benetzbaren Material hergestellt sind, auf wel­ che die Lotpaste (11) aufgetragen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnete daß beim Aufbringen der für die Lothöcker (11') benötigten Lot­ paste (10) gleichzeitig auf andere Bereiche der Bestückungs­ seite des Trägersubstrats (1) Lotpaste für die Verlötung von SMD-Bauelementen (surface mounting divice) aufgetragen wird.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnete daß die Lotpaste (11) im Siebdruck- oder Schablonendruckverfahren auf das Trägersubstrat (1) aufge­ bracht wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnete daß auf der dem Bauelement (2) zugewandten Seite (4) des Trägersubstrats (1) eine Lötstoppmaske (13) vorgesehen ist, welche zumindest am Ort des wenigstens einen Bauelementes (2) eine Ausnehmung (15) aufweist, wobei auf dem Trägersubstrat vorgesehene Anschlußleiterbahnen (7') bis auf ihre die Kontaktflächen (7) bildenden Enden von der Lot­ stoppmaske (13) abgedeckt sind und die Kontaktflächen (7) innerhalb der Ausnehmung (15) auf dem Trägersubstrat (1) an­ geordnet sind (Fig. 3).
DE19738399A 1997-09-03 1997-09-03 Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat Withdrawn DE19738399A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19738399A DE19738399A1 (de) 1997-09-03 1997-09-03 Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat
PCT/DE1998/001088 WO1999012198A1 (de) 1997-09-03 1998-04-18 Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19738399A DE19738399A1 (de) 1997-09-03 1997-09-03 Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat

Publications (1)

Publication Number Publication Date
DE19738399A1 true DE19738399A1 (de) 1999-03-04

Family

ID=7841005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19738399A Withdrawn DE19738399A1 (de) 1997-09-03 1997-09-03 Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat

Country Status (2)

Country Link
DE (1) DE19738399A1 (de)
WO (1) WO1999012198A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10025147A1 (de) * 2000-05-20 2001-11-22 Orga Kartensysteme Gmbh Kontaktanordnung für mehrkomponentige Smart Cards
EP1189016A1 (de) * 2000-09-15 2002-03-20 Interuniversitair Micro-Elektronica Centrum Vzw Verfahren zur Herstellung von eingebauten AFM-Proben beim Löten
US6690008B2 (en) 2000-09-15 2004-02-10 Interuniversitair Microelektronica Centrum (Imec) Probe and method of manufacturing mounted AFM probes
DE10331008A1 (de) * 2003-07-09 2005-02-03 Conti Temic Microelectronic Gmbh Reflowlötbarer Bauelementeträger
EP2009697A1 (de) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Herstellungsverfahren für einen matrixförmigen Strahlungsdetektor sowie Verfahren zum Austausch einzelner Detektionsmodule in dieser Matrix
DE102020208814A1 (de) 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230009719A1 (en) * 2021-07-09 2023-01-12 Innolux Corporation Electronic apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5678356U (de) * 1979-11-12 1981-06-25
JPS5873127A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd Ｉｃチツプのはんだ溶融接続方法
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10025147A1 (de) * 2000-05-20 2001-11-22 Orga Kartensysteme Gmbh Kontaktanordnung für mehrkomponentige Smart Cards
DE10025147C2 (de) * 2000-05-20 2002-03-07 Orga Kartensysteme Gmbh Kontaktanordnung für mehrkomponentige Smart Cards
EP1160724A3 (de) * 2000-05-20 2003-03-26 Orga Kartensysteme GmbH Kontaktanordnung für mehrkomponentige Smart Cards
EP1189016A1 (de) * 2000-09-15 2002-03-20 Interuniversitair Micro-Elektronica Centrum Vzw Verfahren zur Herstellung von eingebauten AFM-Proben beim Löten
US6690008B2 (en) 2000-09-15 2004-02-10 Interuniversitair Microelektronica Centrum (Imec) Probe and method of manufacturing mounted AFM probes
DE10331008A1 (de) * 2003-07-09 2005-02-03 Conti Temic Microelectronic Gmbh Reflowlötbarer Bauelementeträger
EP2009697A1 (de) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Herstellungsverfahren für einen matrixförmigen Strahlungsdetektor sowie Verfahren zum Austausch einzelner Detektionsmodule in dieser Matrix
FR2918212A1 (fr) * 2007-06-27 2009-01-02 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
US7811855B2 (en) 2007-06-27 2010-10-12 Societe Francaise De Detecteurs Infrarouges-Sofradir Method for producing a matrix for detecting electromagnetic radiation and method for replacing an elementary module of such a detection matrix
DE102020208814A1 (de) 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat

Also Published As

Publication number Publication date
WO1999012198A1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
EP0528350B1 (de) Verfahren zum Beloten und Montieren von Leiterplatten mit Bauelementen
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE19644297A1 (de) Halbleiterbauelement
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE19940633A1 (de) IC-Gehäuse
DE3042085A1 (de) Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE4028556C1 (de)
DE69833401T2 (de) Oberflächenmontierte Anordnung von elektronischen Bauteilen
DE1956501C3 (de) Integrierte Schaltungsanordnung
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE19738399A1 (de) Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE4424831A1 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee