DE3042085A1 - Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung - Google Patents

Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung

Info

Publication number
DE3042085A1
DE3042085A1 DE19803042085 DE3042085A DE3042085A1 DE 3042085 A1 DE3042085 A1 DE 3042085A1 DE 19803042085 DE19803042085 DE 19803042085 DE 3042085 A DE3042085 A DE 3042085A DE 3042085 A1 DE3042085 A1 DE 3042085A1
Authority
DE
Germany
Prior art keywords
solder
circuit board
electrode
layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803042085
Other languages
English (en)
Other versions
DE3042085C2 (de
Inventor
Muneo Yokohama Oshima
Ryohei Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3042085A1 publication Critical patent/DE3042085A1/de
Application granted granted Critical
Publication of DE3042085C2 publication Critical patent/DE3042085C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

HITACHI5 LTD., Tokyo,
Japan
Halbleiterplättchen-Montageaufbau und Verfahren zu
seiner Herstellung
Die Erfindung bezieht sich auf einen Halbleiterplättchen-Montageaufbau, bei dem ein Halbleiteranordnungen enthaltendes Halbleiterplättchen auf einer Schaltungsplatte mit einem isolierenden Substrat montiert und damit verbunden wird.
Man verwendete bisher einen Halbleiterplättchen-Montageaufbau, bei dem ein Halbleiterplättchen und Elektroden auf einer Schaltungsplatte durch das Umwendeverbindungsverfahren ohne Verwendung irgendeines Zuführungsdrahtes dazwischen verlötet werden, um das Halbleiterplättchen auf der Platte zu montieren. Eine Aufsicht und ein Schnitt eines solchen Aufbaus sind in den Fig. 1
und 2 der Zeichnung dargestellt. Der Schnitt nach Fig. 2
130023/0B78
ist längs der Linie II-II in Fig. 1 genommen. Gemäß Fig. 1 und 2 ist ein Halbleiterplättchen 1 darauf mit Elektroden 2 versehen, und eine Schaltungsplatte 4 ist darauf mit Elektroden 5 an im wesentlichen denen der Elektroden 2 entsprechenden Stellen versehen. Das Halbleiterplättchen 1 und die Schaltungsplatte 4 sind durch bekannte Positionierungsmittel so angeordnet, daß jede der Elektroden 2 der entsprechenden der Elektroden 5 gegenüberliegt. Dann wird das Plättchen 1 mit
'4
der Schaltungsplatte an einigen Verbindungspunkten in Kontakt gebracht und verbunden, die gleichzeitig in einer Weise zur Bildung von Lötsäulen 3 durch geeignete Heizorgane, wie z. B. Heizofen, Lötbad od. dgl., verlötet werden.
Der oben erwähnte Plättchenmontageaufbau hat einen Vorteil, daß die zum Verbindungsvorgang erforderliche Zeit nicht geändert wird, auch wenn die Zahl der Verbindungspunkte größer ist. Bei diesem Aufbau wird jedoch das Halbleiterplättchen mit der Schaltungsplatte mittels Lots verbunden, das beträchtlich verformbar ist, ohne daß andere Teile dazwischen angeordnet sind. Demgemäß erleidet jeder der Verbindungspunkte eine thermische Beanspruchung, die durch Hitzeerzeugung im Halbleiterplättchen, änderungen der Umgebungstemperatur und andere Einflüsse verursacht wird, wobei die Stärke der Wärmebeanspruchung vom Unterschied des Wärmeausdehnungskoeffizienten zwischen dem Halbleiterplättchen und der Schaltungsplatte abhängt. So zeigt das Lot unvorteilhaft Ermüdungserscheinungen und neigt zur Loslösung von den Elektroden auf der Schaltungsplatte. Aus dem obigen Grunde sind die Umgebung, in der der Aufbau verwendet wird,
130023/0578
und die Abmessung des Halbleiterplättchens beschränkt. Dieser Nachteil kommt von der Tatsache, daß jede der Lotsäulen 3 die Form eines Kugelsegments hat, weil das Halbleiterplättchen mit der Schaltungsplatte unter Verwendung des natürlichen Schmelzens und Erstarrens des die Säulen 3 bildenden Lots verbunden wird, und daß jede Lotsäule daher unter einer konzentrierten Beanspruchung an der Grenzfläche zwischen der Lotsäule und der entsprechenden der Elektroden auf der Schaltungsplatte leidet, wenn eine äußere Kraft einwirkt. Außerdem wird in vielen Fällen die Grenzfläche zwischen der Lotsäule und der Elektrode aufgrund einer Reaktion und/oder Diffusion brüchig, die zwischen den die Lotsäule bildenden und den die Elektrode bildenden Atomen stattfinden kann. Es ist auch ein Aufbau bekannt, der das oben erwähnte Problem lösen kann und bei dem jede der Lotsäulen 3 die Form eines KreisZylinders oder einer Sanduhr hat, um die äußere Krafteinwirkung gleichmäßig längs der Lotsäule zu verteilen und vollen Gebrauch von der Verformbarkeit der Lotsäule zu machen. (Siehe z. B. US-ES 3 811 186.) Beim oben erwähnten Aufbau sind, wie in Fig. 3a und 3b gezeigt ist, zwischen einem Halbleiterplättchen 1 und einer Schaltungsplatte Abstandshalter 9 vorgesehen, die aus Lot bestehen und nur für die mechanische Verbindung zwischen dem Plättchen und der Platte 4, d. h. nur zur Sicherung des Abstandes zwischen dem Plättchen 1 und der Platte 4 verwendet werden. Außerdem sind Elektroden 2 auf dem Halbleiterplättchen 1 mit Elektroden 5|auf der Schaltungsplatte 4 durch Lotsäulen 3 verbunden, deren jede die Form eines Kreiszylinders oder einer Sanduhr hat, was von der Lotmenge
130023/0578
zur Bildung jeder der Säulen 3 abhängt.
Weiter ist ein Aufbau, wie er in den Fig. 4a und 4b gezeigt ist, bekannt, bei dem eine dielektrische Platte 11 zur Abstützung von Lotabstandshaltem12 auf einer Schaltungsplatte 4 vorgesehen ist und jede der Lotsäulen 3 zur elektrischen Verbindung von Elektroden 2 auf einem Halbleiterplättchen 1 mit Elektroden 5 auf der Schaltungsplatte 4 durch die Abstandshalter 12 so gesteuert wird, daß sie die Form eines Kreiszylinders oder einer Sanduhr hat.
Die Erfinder fanden, daß bei diesen in Fig. 3a und 4a gezeigten Strukturen, wenn das Halbleiterplättchen 1 und die Schaltungsplatte 4 so eingestellt werden, daß jede der Elektroden 2 der zugehörigen der Elektroden zugewandt ist, kleine Lothügel 8 auf dem Halbleiterplättchen 1 kleine Lothügel 10 auf der Schaltungsplatte oder der dielektrischen Platte 11 kontaktieren, wobei kleine Lothügel 6 auf dem Halbleiterplättchen 1 einen Abstand von kleinen Lothügeln 7 auf der Schaltungsplatte 4 haben. Dies kommt von den unterschiedlichen Lotmengen für die kleinen Hügel 6, 7 und 8, 10, so daß die Kontakt- oder Verbindungslotsäulen 3 schließlich die Form eines Kreiszylinders oder einer Sanduhr annehmen. Die kleinen Hügel 6 werden mit den kleinen Hügeln 7 in Kontakt gebracht, nachdem die kleinen Hügel 8 und 10 geschmolzen und umgeflossen sind, um Abstandshalter 9 oder 12 zu bilden. Demgemäß ist die Form der Verbindungslotsäule 3 in Abhängigkeit von der Art variabel, in der die kleinen Hügel 8 und 10 schmelzen und erstarren, sowie von Änderungen der Höhe der Hügel 8 und 10. Im schlimmsten Fall wird die Lotsäule 3 einer Torsion ausgesetzt, und es
130023/0578
ergibt sich eine falsche Verbindung. Bei den beiden in Fig. 3a, 3b, 4a und 4b gezeigten Strukturen ist es nämlich sehr schwierig, die Lotsäulen 3 mit einer optimalen Form zu erhalten. Außerdem ist es beim in Fig.4a und 4b.gezeigten Aufbau erforderlich, die dielektrische Platte 11 mit hoher Genauigkeit auszubilden.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterplättchen-Montageaufbau zu entwickeln,bei dem die Form einer Lptsäule zur Kontaktierung oder Verbindung eines Halbleiterplättchens mit einer Schaltungsplatte ohne weiteres unter Überwindung der erwähnten Nachteile gesteuert werden kann und sämtliche Lötstellen an allen Verbindungspunkten eine höhere Verläßlichkeit aufweisen, und auch ein Verfahren zur Herstellung eines solchen Halbleiterplättchen-Montageaufbaus zu entwickeln, nach dem ein Halbleiterplättchen und eine Schaltungsplatte an allen Verbindungspunkten mit einem hohen Arbeitswirkungsgrad und ohne Auftreten der erwähnten Nachteile verlötet werden können.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist zunächst ein Halbleiterplättchen-Montageaufbau, bei dem
(a) ein Halbleiterplättchen auf einer Oberfläche wenigstens eine Elektrode zum äußeren Anschluß hat,
(b) eine Schaltungsplatte auf einer Oberfläche wenigstens eine Elektrode zum äußeren Anschluß und wenigstens einen isolierten metallisierten Sockel aufweist, wobei die Elektrode zum äußeren Anschluß an einer der auf dem Halbleiterplättchen zum äußeren Anschluß vorgesehenen Elektrode gegenüberliegenden Stelle vorgesehen ist und der
130023/0578
isolierte Sockel an einer zur auf dem Halbleiterplättchen zum äußeren Anschluß vorgesehenen Elektrode versetzten Stelle angeordnet ist,
(c) wenigstens eine Verbindungssäule aus Lot mit einer Form eines Kreiszylinders oder einer Sanduhr zwischen der auf dem Halbleiterplättchen zum äußeren Anschluß vorgesehenen Elektrode und der auf der Schaltungsplatte zum äußeren Anschluß vorgesehenen Elektrode vorgesehen ist und
(d) auf dem isolierten Sockel wenigstens ein Abstandshalter aus Lot vorgesehen ist, der das Halbleiterplättchen im Abstand von der Schaltungsplatte hält,
dadurch gekennzeichnet, daß der wenigstens eine Abstandshalter das Halbleiterplättchen nicht benetzt, einen höheren Schmelzpunkt als die wenigstens eine Verbindungssäule hat und die Form einer Säule aufweist.
Eine Ausgestaltung der Erfindung sieht vor, daß eine Mehrzahl von isolierten Sockeln und eine Mehrzahl von Verbindungssäulen vorgesehen sind und daß die isolierten Sockel außerhalb der Verbindungssäulen angeordnet sind.
Gegenstand der Erfindung ist außerdem ein Verfahren zur Herstellung eines solchen Halbleiterplättchen-Montageaufbaus, mit dem Kennzeichen, daß man
(a) kleine Hügel aus einer bestimmten Lotmenge auf einem mit einer Anschlußelektrode versehenen Halbleiterplättchen und auf einer mit einer Anschlußelektrode versehenen
130023/OS78
- li -
Schaltungsplatte vorsieht, welche Anschlußelektroden miteinander zu verbinden sind,
(b) eine Schicht aus einer bestimmten Lotmenge auf einem isolierten metallisierten Sockel anordnet, der auf der Schaltungsplatte an einer gegenüber der Stelle der Anschlußelektrode versetzten Stelle angebracht wird, wobei das die Schicht bildende Lot einen höheren Schmelzpunkt als das die kleinen Hügel bildende Lot hat und die Schicht eine geringere Dicke als die Summe der jeweiligen Höhe der kleinen Hügel hat,
(c) eine Positionierung zwischen dem Halbleiterplättchen und der Schaltungsplatte vornimmt und das Halbleiterplättchen sowie die Schaltungsplatte auf eine bestimmte Temperatur erhitzt, die höher als der Schmelzpunkt des die Schicht bildenden Lots ist, und
(d) das Halbleiterplättchen und die Schaltungsplatte auf eine andere bestimmte Temperatur unter dem Schmelzpunkt des die kleinen Hügel bildenden Lots abkühlt.
Ausgestaltungen dieses Verfahrens sind in den Unteransprüchen 4 bis 7 gekennzeichnet.
Bei der Durchführung des erfindungsgemäßen Verfahrens werden durch den Erhitzungsvorgang des Halbleiterplättchens und der Schaltungsplatte zunächst die zu verbindenden Elektrodenteile verlötet, wonach das Lot auf den isolierten metallisierten Sockeln schmilzt, so daß das geschmolzene Lot auf den isolierten Sockeln das Halbleiterplättchen
130023/0878
auf der Basis der Oberflächenspannung des geschmolzenen Lots ohne Benetzen des Halbleiterplättchens nach oben drückt, wodurch das geschmolzene Lot an jedem Anschlußelektrodenteil die Form eines KreisZylinders oder einer Sanduhr erhält, und schließlich werden sowohl das geschmolzene Lot auf den isolierten Sockeln als auch das geschmolzene Lot an den Anschlußelektrodenteilen zur Erstarrung gebracht.
Im einzelnen wird beim vorstehend erwähnten Aufbau, da die schließlich auf der Schaltungsplatte gebildeten i'-Lotsäulen das Halbleiterplättchen nicht benetzen, das Halbleiterplättchen durch die Abstandshalter-Säulen nach oben gedrückt, ohne in Horizontalrichtung bewegt zu werden und ohne in einer Horizontalebene gedreht zu werden, und daher wird das Kontakt- oder Verbindungslot zur elektrischen Verbindung des Halbleiterplättchens und der Schaltungsplatte keiner Torsion ausgesetzt, sondern hat eine gesteuerte Form eines KreisZylinders oder einer Sanduhr.
Außerdem läßt sich,da die Dicke des Lots, das im Zustand eines Blechs oder einer Paste zugeführt und auf den isolierten metallisierten Sockeln angeordnet wird, im Vergleich mit dem Abstand zwischen dem Halbleiterplättchen und der Schaltungsplatte gering ist, wenn das Halbleiterplättchen und die Schaltungsplatte so positioniert werden, daß das Halbleiterplättchen im Kontakt mit der Platte über das Lot an den Anschlußelektrodenteilen gehalten wird, ein befriedigendes Löten an den Anschlußelektrodenteilen sichern, wenn die Erhitzungstemperatur gesteigert wird. Außerdem können die Form und die Höhe des Lots an
1 30023/OS78
den Anschlußelektrodenteilen ohne weiteres durch Änderung des Volumenverhältnisses des auf dem isolierten metallisierten Sockel angebrachten Lots zur Fläche des isolierten Sockels gesteuert werden.
Die Erfindung gibt also einen Halbleiterplättchen-Montageaufbau an, der ein Halbleiterplättchen mit Anschlußelektroden mit jeweils kleinen Lothügeln und eine Schaltungsplatte mit Anschlußelektroden aufweist, die an denen der Ansahlußelektroden auf dem Halbleiterplättchen entsprechenden Stellen angeordnet sind und deren jede ebenfalls einen kleinen Lothügel trägt, wobei die Schaltungsplatte außerdem isolierte metallisierte Sockel aufweist, die an gegenüber denen der Anschlußelektroden auf dem Halbleiterplättchen versetzten Stellen angeordnet sind und deren jeder einen Abstandshalter aus Lot trägt. Das Lot zur Bildung der Abstandshalter auf den isolierten Sockeln weist einen höheren Schmelzpunkt als das Lot für die kleinen Hügel auf den Anschlußelektroden des Halbleiterpiättchens und auf denen der Schaltungsplatte auf. Das Halbleiterplättchen ist von der Schaltungsplatte durch die Abstandshalter derart beabstandet, daß jedes Paar von entsprechenden kleinen Hügeln eine Säule in Form einer Sanduhr bilden kann, was auf einem Zeitunterschied des Schmelzens und des Erstarrens zwischen dem Lot zur Bildung der Abstandshalter und des Lots zur Bildung der kleinen Hügel beruht. Eine Hochgenauigkeits-Positionierung läßt
130023/0578
sich zwischen dem HaIbleiterplättchen und der Schaltungsplatte sichern, und das Halbleiterplättchen ist mit der Schalungsplatte mit hoher Genauigkeit, ausgezeichnetem Verarbeitungswirkungsgrad und hoher Verläßlichkeit verbunden.
Die Erfindung wird anhand eines in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zeigen:
Fig. 1 eine Aufsicht zur Darstellung der Anschlußteile eines Halbleiterplättchen-Montageaufbaus nach dem bekannten ümwendeverbindungsverfahren;
Fig. 2 einen Schnitt der Anschlußteile nach der Linie II-II in Fig. 1;
Fig. 3a einen Schnitt zur Darstellung der Anschlußteile eines Halbleiterplättchenaufbaus, bei dem Lotabstandshalter zwischen einer Schaltungsplatte und einem Halbleiterplättchen vorgesehen sind und die Positionierung zwischen der Platte und dem Halbleiterplättchen zum Verbinden nach dem bekannten Umwendeverbindungsverfahren erfolgt ist;
Fig. 3b einen Schnitt des fertigverbundenen Aufbaus nach Fig. 3a, bei dem das Halbleiterplättchen mit der Schaltungsplatte kontaktiert und verbunden ist;
Fig. 4a einen Schnitt zur Darstellung der Anschlußteile eines Halbleiterplättchen-Montageaufbaus, bei
130023/0578
dem Lotabstandshalter auf einer dielektrischen Platte vorgesehen sind und die Positionierung zwischen einem Halbleiterplättchen und einer Schaltungsplatte zur Verbindung nach dem bekannten Umwendeverbindungsverfahren erfolgt ist;
Fig. 4b einen Schnitt des in Fig.\4a gezeigten Aufbaus nach der Beendigung der Verbindung, bei dem das Halbleiterplättchen mit der Schaltungsplatte kontaktiert und verbunden ist;
Fig. 5 eine Aufsicht zur Darstellung der Verbindungsteile eines Halbleiterplättchen-Montageaufbaus gemäß der Erfindung;
Fig. 6 einen Schnitt der Verbindungsteile nach der Linie VI-VI in Fig. 5; und
Fig. 7a, 7b und 7c Schnitte zur Veranschaulichung verschiedener Schritte eines Verfahrens zum Verbinden eines Halbleiterplättchens mit einer Schaltungsplatte gemäß der Erfindung.
Es soll nun ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert werden.
Gemäß Fig. 5, die in Aufsicht Verbindungsteile eines Halbleiterplättchen—Montageaufbaus gemäß der Erfindung zeigt, sind Lotsäulen 23 zum elektrischen Anschluß oder Verbinden eines Halbleiterplättchens 21 und einer Schaltungsplatte 24 an vielen Stellen auf einem Umfangsteil des Halbleiterplättchens 21 angeordnet, und Lotabstandshalter sind auf der Schaltungsplatte 24 an einem mittleren Teil des
130023/0578
§042085
Halbleiterplattchens 21 entsprechenden Stellen angebracht. Fig. 6 ist eine Schnittdarstellung der Verbindungsteile nach der Linie VI-VI in Fig. 5JGemäß Fig. 6 ist das Halbleiterplättchen 21 mit der Schaltungsplatte 24 durch die Verbindungslotsäulen 23 elektrisch in der Weise verbunden, daß die Höhe und die Form der Verbindungslotsäulen 23 durch die Lotabstandshalter 33 gesteuert werden, die auf isolierten metallisierten Sockeln 34 vorgesehen sind, die auf der Schaltungsplatte 24 gebildet sind.
Es soll nun ein Verfahren zur Herstellung des in Fig. 5 und 6 gezeigten Aufbaus anhand der Fig. 7a, 7b und 7c erläutert werden. Zunächst wird Lot auf Elektroden 22, die auf einem Halbleiterplättchen 21, wie z. B. einer integrierten Schaltung, vorgesehen wurden, an bestimmten Stellen durch Aufdampftechniken od. dgl. abgeschieden. Das so abgeschiedene Lot wird durch geeignete Heizorgane geschmolzen und danach erstarren gelassen, um kleine Lothügel 26 mit einem Durchmesser von etwa 150 ,um und einer Höhe von etwa 80 bis 120 ,um zu bilden. Dabei wird ein Blei als Hauptbestandteil und 5 bis 10 Gew&Zinn enthaltendes Lot verwendet. Jedoch kann auch ein anderes, einen niedrigeren Schmelzpunkt aufweisendes Lot verwendet werden.
Andererseits wird leitende Paste (z. B. eine leitende Ag-Pd-Paste) auf eine Schaltungsplatte 24 an denen der Elektroden 22 entsprechenden Stellen und an anderen Stellen gedruckt und danach eingebrannt, um den Elektroden 22 entsprechende Elektroden 25 und isolierte
130023/0578
30A2085
metallisierte Sockel 34 zu bilden. Anschließend wird Lot auf die Elektroden 25 durch Drucken von Lotpaste auf die Elektroden 25 zugeführt. Man läßt dann das Lot sahmelzen und erstarren, um auf jeder der Elektroden 25 einen kleinen Lothügel 27 mit einem Durchmesser von etwa 150 bis 200 ,um und einer Höhe von etwa 30 bis 50 ,um zu bilden. Das Lot für die Hügel kann eines mit der gleichen Zusammensetzung wie der zur Bildung der kleinen Hügel 26 verwendeten sein. Außerdem wird Lot 35, das ein Blech von etwa 80 bis 150 ,um Dicke oder eine gedruckte Pastenschicht mit einer Dicke von etwa 80 bis 150 ,um sein kann, auf jedem der isolierten Sockel 34 angebracht und an jedem isolierten Sockel 34 durch ein darauf aufgebrachtes Flußmittel zeitweilig festgelegt. Das Materiel für das Lot 35 wird so gewählt, daß es einen um e iwa 5 bis 6 0C höheren Schmelzpunkt als das Lot für die kleinen Hügel 26 und 27 hat. Dann wird die gegenseitige Lageeinstellung zwischen dem Halbleiterplättchen 21 und der Schaltungsplatte 24, die der vorstehend erläuterten Behandlung unterworfen wurden, unter Verwendung geeigneter Positionierungsmittel vorgenommen, und das Halbleiterplättchen 21 wird zeitweilig an der Platte 24 durch ein auf die kleinen Lothügel 27 aufgebrachtes Flußmittel fixiert. So wird ein Aufbau gebildet, wie er in Fig. 7a dargestellt ist. Anschließend wird der in Fig. 7a dargestellte Aufbau mittels geeigneter Heizorgane, wie z. B. eines Heizofens oder eines Lötbades, auf eine um etwa 20 0C oder mehr höhere Temperatur als den Schmelzpunkt des Lots 35 erhitzt. Wenn die Temperatur des in Fig. 7a gezeigten Aufbaus erhöht wird, schmelzen zunächst
1 30023/0578
die kleinen Lpthügel 26 und 27 und bilden Verbindungslotsäulen 43 zum Verbinden des Halbleiterplättchens 21 und der Schaltungsplatte 24, wie in Fig. 7b gezeigt ist. Das Plättchen 21 ist also mit der Platte 24 durch die aus geschmolzenem Lot bestehenden Verbindungssäulen 43 kontaktiert oder verbunden. Dann schmilzt das Lot 35 und bildet auf den isolierten Sockeln 34 Lotabstands-
halter 33, deren jeder aus geschmolzenem Lot besteht und ausgebauchten
die Form einer/Säule hat. Das Halbleiterplättchen 21 wird durch die Lotabstandshalter 33 nach oben gedrückt, ohne in einer Horizontalrichtung bewegt und ohne in einer Horizontalebene gedreht zu werden, da die Lotabstandshalter 33 das Halbleiterplättchen 21 nicht benetzen. So wird jede der Lotsäulen 43 gestreckt, so daß sie die Form eines KreisZylinders oder einer Sanduhr 23 hat, wie in Fig. 7c gezeigt ist. Der in Fig. 7c dargestellte Aufbau wird dann auf Raumtemperatur abgekühlt, und damit ist das Halbleiterplättchen 21 mit der Schaltungsplatte 24 verbunden. Die elektrische und mechanische Verbindung zwischen dem Plättchen 21 und der Platte 24 ist so vervollständigt.
Weiter hängt das auf den Schwerpunkt des Halbleiterplättchens 21 bezüglich dessen geometrischen Mittelpunkts einwirkende Schwerkraftmoment von der Gewichtsverteilung der auf dem Halbleiterplättchen 21 vorgesehenen Verdrahtungsleiter, der Gewichtsverteilung der Verbindungslotsäulen 23 und der Gewichtsverteilung des Halbleiterplättchens 21 selbst ab. Damit die Oberflächenspannung des auf den isolierten Sockeln 34 geschmolzenen Lots 33 das erwähnte Schwerkraftsmoment aushält und das Halbleiterplättchen 21 in einem bestimmten Abstand von der
1 30023/0578
Schaltungsplatte 24 gehalten wird, sollen die isolierten Sockel 34, wenn möglich, an der Außenseite der Elektroden 25 angeordnet werden, obwohl eine solche Anordnung in der Zeichnung nicht dargestellt ist.
Wie bereits erläutert wurde, werden erfindungsgemäß Lotabstandshalter nur zum Aufwärtsdrücken eines Halbleiterplättchens auf isolierten metallisierten Sockeln gebildet, die auf einer Schaltungsplatte vorgesehen sind, und jede der Lotsäulen zur Kontaktierung oder Verbindung des Halbleiterplättchens und der Schaltungsplatte wird durch die Oberflächenspannung der Lotabstandshalter so verlängert und gestreckt, daß sie die Form eines Kreiszylinders oder einer Sanduhr hat. Die Lotsäulen können so ohne weiteres mit einer gewünschten Form gebildet werden, und außerdem verteilt sich die auf jede Lotsäule einwirkende mechanische Beanspruchung gleichmäßig längs der Achse der Lotsäule. So wird das Halbleiterplättchen mit der Schaltungsplatte mit hoher Verläßlichkeit elektrisch und mechanisch verbunden.. Außerdem dienen die Lotabstandshalter als Anschlußteile zum Abstrahlen der im Halbleiterplättchen erzeugten Wärme, wodurch die Verläßlichkeit des Aufbaus weiter gesteigert wird. Der Halbleiterplättchen-Montageaufbau gemäß der Erfindung hat somit mehrere Vorteile, wie oben erläutert ist, und kann daher einen großen Beitrag auf einem technischen Gebiet einschließlich der integrierten Hybaridschaltungen leisten, die in steigendem Umfang verwendet werden.
130023/0578
Leerseite

Claims (7)

  1. Ansprüche
    [1/. Halbleiterplättchen-Montageaufbau, bei dem
    (a) ein Halbleiterplättchen (21) auf einer Oberfläche wenigstens eine Elektrode (22) zum äußeren Anschluß hat,
    (b) eine Schaltungsplatte (24) auf einer Oberfläche wenigstens eine Elektrode (25) zum äußeren Anschluß und wenigstens einen isolierten metallisierten Sockel (34) aufweist, wobei die Elektrode (25) zum äußeren Anschluß an einer der auf dem Halbleiterplättchen (21) zum äußeren Anschluß vorgesehenen Elektrode (22) gegenüberliegenden Stelle vorgesehen ist und der isolierte Sockel (34) an einer zur auf dem Halbleiterplättchen (21) zum äußeren Anschluß vorgesehenen Elektrode (22) versetzten Stelle angeordnet ist,
    (c) wenigstens eine Verbindungssäule (23) aus Lot mit einer Form eines Kreiszylinders oder einer Sanduhr zwischen der auf dem Halbleiterplättchen (21) zum äußeren Anschluß vorgesehenen Elektrode (22) und der auf der Schaltungsplatte (24) zum äußeren Anschluß vorgesehenen Elektrode (25) vorgesehen ist und
    (d) auf dem isolierten Sockel (34) wenigstens ein Abstandshalter (33) aus Lot vorgesehen ist, der das Halbleiterplättchen (21) im Abstand von der Schaltungsplatte (24) hält,
    dadurch gekennzeichnet,
    daß der wenigstens eine Abstandshalter (33) das HaIb-
    81-(A5148-O3)TF
    130023/0578
    ORIGINAL INSPECTED
    leiterplättchen (21) nicht benetzt, einen höheren Schmelzpunkt als die wenigstens eine Verbindungssäule (23) hat und die Form einer Säule aufweist.
  2. 2. Montageaufbau nach Anspruch 1, dadurch gekennzeichnet,
    daß eine Mehrzahl von isolierten Sockeln (34) und eine Mehrzahl von Verbindungssäuleη (23) vorgesehen sind und daß die isolierten Sockel (34) außerhalb der Verbindungssäulen (23) angeordnet sind.
  3. 3. Verfahren zur Herstellung eines Halbleiterplättchen-Montageaufbaus nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    daß man
    (a) kleine Hügel aus einer bestimmten Lotmenge auf einem mit einer Anschlußelektrode versehenen Halbleiterplättchen und auf einer mit einer Anschlußelektrode versehenen Schaltungsplatte vorsieht, welche Anschlußelektroden miteinander zu verbinden sind,
    (b) eine Schicht aus einer bestimmten Lotmenge auf einem isolierten metallisierten Sockel anordnet, der auf der Schaltungsplatte an einer gegenüber der Stelle der Anschlußelektrode versetzten Stelle angebracht wird, wobei das die Schicht bildende Lot einen höheren Schmelzpunkt als das die kleinen Hügel bildende Lot hat und die Schicht eine geringere Dicke als die Summe der jeweiligen Höhe der kleinen Hügel hat,
    (c) eine Positionierung zwischen dem Halbleiterplättchen
    und der Schaltungsplatte vornimmt und das Halbleiterplättchen sowie die Schaltungsplatte auf eine bestimmte Temperatur
    130023/0578
    erhitzt, die höher als der Schmelzpunkt des die Schicht bildenden Lots ist, und
    (d) das Halbleiterplattchen und die Schaltungsplatte auf eine andere bestimmte Temperatur unter dem Schmelzpunkt des die kleinen Hügel bildenden Lots abkühlt.
  4. 4. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß die Schicht eine bestimmte Abmessung hat, der auf dem Halbleiterplattchen vorgesehene kleine Hügel auf der auf dem Halbleiterplattchen vorgesehenen Anschlußelektrode gebildet wird, der auf der Schaltungsplatte vorgesehene kleine Hügel auf der auf der Schaltungsplatte vorgesehenen Anschlußelektrode gebildet wird, die Anschlußelektroden einander zugewandt angeordnet werden und das die Schicht bildende Lot einen höheren Schmelzpunkt als das den kleinen Hügel auf der auf der Schaltungsplatte vorgesehenen Anschlußelektrode bildende Lot hat..
  5. 5. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß beim Erhitzen der Schicht auf die bestimmte Temperatur das die Schicht bildende Lot schmilzt und das geschmolzene Lot die Form einer Säule annimmt.
  6. 6. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß die kleinen Hügel beim Erhitzen auf die bestimmte Temperatur eine Säule mit der Form einer Sanduhr bilden.
    1 30023/0578
  7. 7. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß beim Erhitzen der Schicht auf die bestimmte Temperatur das die Schicht bildende Lot schmilzt und das geschmolzene Lot das Halbleiterplättchen auf eine bestimmte Höhe drückt.
    130023/0578
DE3042085A 1979-11-12 1980-11-07 Halbleiteranordnung Expired DE3042085C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979155903U JPS5678356U (de) 1979-11-12 1979-11-12

Publications (2)

Publication Number Publication Date
DE3042085A1 true DE3042085A1 (de) 1981-06-04
DE3042085C2 DE3042085C2 (de) 1984-09-13

Family

ID=15616027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3042085A Expired DE3042085C2 (de) 1979-11-12 1980-11-07 Halbleiteranordnung

Country Status (3)

Country Link
JP (1) JPS5678356U (de)
DE (1) DE3042085C2 (de)
GB (1) GB2062963B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071311A2 (de) * 1981-07-31 1983-02-09 Philips Patentverwaltung GmbH Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen
EP0139431A2 (de) * 1983-09-16 1985-05-02 LUCAS INDUSTRIES public limited company Verfahren für die Montage eines Trägers für ein mikroelektronisches Siliziumbauteil
EP0248314A2 (de) * 1986-06-04 1987-12-09 AT&T Corp. Zusammenlöten von elektronischen Bauelementen
EP0439134A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
WO1999012198A1 (de) * 1997-09-03 1999-03-11 Robert Bosch Gmbh Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat
EP2009697A1 (de) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Herstellungsverfahren für einen matrixförmigen Strahlungsdetektor sowie Verfahren zum Austausch einzelner Detektionsmodule in dieser Matrix
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873127A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd Ｉｃチツプのはんだ溶融接続方法
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
GB2156153B (en) * 1984-03-21 1988-02-24 Pitney Bowes Inc Alignment process for semiconductor chips
GB8522429D0 (en) * 1985-09-10 1985-10-16 Plessey Co Plc Alignment for hybrid device
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
DE4003070A1 (de) * 1990-02-02 1991-08-08 Telefunken Electronic Gmbh Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
ATE240586T1 (de) 1995-04-05 2003-05-15 Unitive Int Ltd Eine löthöckerstruktur für ein mikroelektronisches substrat
EP0899787A3 (de) * 1997-07-25 2001-05-16 Mcnc Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
EP1168429A1 (de) * 2000-06-28 2002-01-02 Telefonaktiebolaget L M Ericsson (Publ) Integriertes Halbleiterchip und Verfahren, um dieses auf eine Leiterplatte zu montieren
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US8026583B2 (en) 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
DE102005043910A1 (de) * 2005-09-14 2007-03-15 Weissbach, Ernst-A. Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
JP6702019B2 (ja) * 2016-06-22 2020-05-27 株式会社ジェイテクト 半導体装置
WO2023218301A1 (en) * 2022-05-09 2023-11-16 International Business Machines Corporation Electronic structure and method of manufacturing an electronic structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071311A2 (de) * 1981-07-31 1983-02-09 Philips Patentverwaltung GmbH Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen
EP0071311A3 (en) * 1981-07-31 1985-12-11 Philips Patentverwaltung Gmbh Information card with integrated element
EP0139431A2 (de) * 1983-09-16 1985-05-02 LUCAS INDUSTRIES public limited company Verfahren für die Montage eines Trägers für ein mikroelektronisches Siliziumbauteil
EP0139431A3 (en) * 1983-09-16 1985-05-29 Lucas Industries Public Limited Company Method of mounting a carrier for a microelectronic silicon chip
EP0248314A2 (de) * 1986-06-04 1987-12-09 AT&T Corp. Zusammenlöten von elektronischen Bauelementen
EP0248314A3 (de) * 1986-06-04 1989-12-27 AT&T Corp. Zusammenlöten von elektronischen Bauelementen
EP0439134A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
EP0439134A3 (de) * 1990-01-23 1994-02-02 Sumitomo Electric Industries
WO1999012198A1 (de) * 1997-09-03 1999-03-11 Robert Bosch Gmbh Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat
EP2009697A1 (de) * 2007-06-27 2008-12-31 Société Française de Détecteurs Infrarouges - SOFRADIR Herstellungsverfahren für einen matrixförmigen Strahlungsdetektor sowie Verfahren zum Austausch einzelner Detektionsmodule in dieser Matrix
FR2918212A1 (fr) * 2007-06-27 2009-01-02 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
US7811855B2 (en) 2007-06-27 2010-10-12 Societe Francaise De Detecteurs Infrarouges-Sofradir Method for producing a matrix for detecting electromagnetic radiation and method for replacing an elementary module of such a detection matrix
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
DE102012105297A8 (de) * 2012-06-19 2014-03-20 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
US10099318B2 (en) 2012-06-19 2018-10-16 Endress+Hauser Se+Co.Kg Method for connecting a component to a support via soldering and component connectable with a support

Also Published As

Publication number Publication date
DE3042085C2 (de) 1984-09-13
JPS5678356U (de) 1981-06-25
GB2062963A (en) 1981-05-28
GB2062963B (en) 1984-05-23

Similar Documents

Publication Publication Date Title
DE3042085A1 (de) Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE1640457C2 (de)
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
DE1640467B1 (de) Verfahren zum kontaktgerechten Aufbringen von mikrominiaturisierten Komponenten auf eine dielektrische Grundplatte
DE4000089C2 (de)
WO2003072288A1 (de) Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung
DE1766528B1 (de) Elektrischer modulbauteil
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE2932369A1 (de) Montage- und verbindungseinheit mit zuleitungen fuer elektronische schaltkreise
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE3237391A1 (de) Solarzellenanordnung und verfahren zur herstellung derselben
DE3440109C2 (de)
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE3614087C2 (de) Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
EP0484756A2 (de) Widerstandsanordnung in SMD-Bauweise
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE2513859C2 (de) Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks
DE1465736A1 (de) Verfahren zur Herstellung von Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition