JP2836027B2 - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JP2836027B2 JP2836027B2 JP1325800A JP32580089A JP2836027B2 JP 2836027 B2 JP2836027 B2 JP 2836027B2 JP 1325800 A JP1325800 A JP 1325800A JP 32580089 A JP32580089 A JP 32580089A JP 2836027 B2 JP2836027 B2 JP 2836027B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- solder bumps
- bumps
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体基板に設けられたパッド上に半田バ
ンプを形成する方法に関する。
ンプを形成する方法に関する。
［従来の技術］ 近年、ICチップやLSIチップ等の半導体チップにおい
ては、多数のパッド上にそれぞれ半田バンプを突出させ
て形成し、この各半田バンプを回路基板を各電極にフェ
イスダウン方式により一度にボンディングすることが行
なわれている。
ては、多数のパッド上にそれぞれ半田バンプを突出させ
て形成し、この各半田バンプを回路基板を各電極にフェ
イスダウン方式により一度にボンディングすることが行
なわれている。
この半導体チップの実装技術において、半田バンプを
形成する一例を、以下に説明する。まず、多数の半導体
チップが配列され、表面にAlパッドが露出したウエハを
用意する。このウエハの全表面にAlパッドとの接着力を
確保するTi、Ti−Ｗ、Cr等の第１金属薄膜を蒸着法また
はスパッタ法により形成する。この後、第１金属薄膜上
に半田の拡散を防ぐCu等の第２金属薄膜を同様に形成す
る。さらに、この第２金属薄膜上に第２金属薄膜の酸化
を防ぐAu、Ni等の第３金属薄膜を同様に形成する。次
に、第３金属薄膜上にフォトレジストを塗布し、フォト
リソグラフィ法によってAlパッドと対応する部分のフォ
トレジストを除去し、この除去した部分にメッキを施し
て半田バンプを形成する。この後、フォトレジストを剥
離して、半田バンプ以外の部分の金属薄膜をエッチング
により順次除去し、最後に加熱炉内で加熱して半田バン
プを溶融させ、半田バンプの形をほぼ半球状に整える。
なお、半田バンプの形成後は、ウエハをダイシング法に
より個々の半導体チップに分割する。
形成する一例を、以下に説明する。まず、多数の半導体
チップが配列され、表面にAlパッドが露出したウエハを
用意する。このウエハの全表面にAlパッドとの接着力を
確保するTi、Ti−Ｗ、Cr等の第１金属薄膜を蒸着法また
はスパッタ法により形成する。この後、第１金属薄膜上
に半田の拡散を防ぐCu等の第２金属薄膜を同様に形成す
る。さらに、この第２金属薄膜上に第２金属薄膜の酸化
を防ぐAu、Ni等の第３金属薄膜を同様に形成する。次
に、第３金属薄膜上にフォトレジストを塗布し、フォト
リソグラフィ法によってAlパッドと対応する部分のフォ
トレジストを除去し、この除去した部分にメッキを施し
て半田バンプを形成する。この後、フォトレジストを剥
離して、半田バンプ以外の部分の金属薄膜をエッチング
により順次除去し、最後に加熱炉内で加熱して半田バン
プを溶融させ、半田バンプの形をほぼ半球状に整える。
なお、半田バンプの形成後は、ウエハをダイシング法に
より個々の半導体チップに分割する。
［発明が解決しようとする課題］ 上述した半田バンプの形成方法では、半田バンプの下
地層として、Alパッドに対する接着力を確保する第１金
属薄膜、半田の拡散を防ぐ第２金属薄膜、および第２金
属薄膜の酸化を防ぐ第３金属薄膜を設けなければならな
いため、工程数が極めて多く、製造工程が煩雑であると
いう問題がある。特に、各金属薄膜および半田バンプを
製造するためには、蒸着法またはスパッタ法、フォトリ
ソグラフィ法、およびメッキ法等を必要とするため、多
大な設備投資が必要となり、コスト高になるという問題
がある。また、これらの装置では、その処理能力から見
てチップ単位の処理では能率が悪いため、ウエハ単位の
処理に限られてしまい、良品の半導体チップのみに半田
バンプを形成することができず、歩留まりが悪いという
問題もある。
地層として、Alパッドに対する接着力を確保する第１金
属薄膜、半田の拡散を防ぐ第２金属薄膜、および第２金
属薄膜の酸化を防ぐ第３金属薄膜を設けなければならな
いため、工程数が極めて多く、製造工程が煩雑であると
いう問題がある。特に、各金属薄膜および半田バンプを
製造するためには、蒸着法またはスパッタ法、フォトリ
ソグラフィ法、およびメッキ法等を必要とするため、多
大な設備投資が必要となり、コスト高になるという問題
がある。また、これらの装置では、その処理能力から見
てチップ単位の処理では能率が悪いため、ウエハ単位の
処理に限られてしまい、良品の半導体チップのみに半田
バンプを形成することができず、歩留まりが悪いという
問題もある。
この発明の目的は、多大な設備投資を必要とせず、簡
単な製造工程で、安価に半田バンプを形成することがで
きる半田バンプの形成方法を提供することである。
単な製造工程で、安価に半田バンプを形成することがで
きる半田バンプの形成方法を提供することである。
［課題を解決するための手段］ この発明は上述した目的を達成するために、集積回路
が設けられた基板のパッド上にアンダバンプと半田バン
プとをボールボンディング法により積層して形成するこ
とにある。
が設けられた基板のパッド上にアンダバンプと半田バン
プとをボールボンディング法により積層して形成するこ
とにある。
［作 用］ この発明によれば、パッド上に形成されるアンダバン
プおよびこのアンダバンプ上に形成される半田バンプを
ボールボンディング法のみにより形成するので、一般の
ワイヤボンディング装置をそのまま使用することがで
き、かつ、蒸着またはスパッタ装置、フォトリソグラフ
ィ用の光学装置、およびメッキ装置等の多大な設備も一
切必要としないから、簡単かつ安価に半田バンプを形成
することができる。
プおよびこのアンダバンプ上に形成される半田バンプを
ボールボンディング法のみにより形成するので、一般の
ワイヤボンディング装置をそのまま使用することがで
き、かつ、蒸着またはスパッタ装置、フォトリソグラフ
ィ用の光学装置、およびメッキ装置等の多大な設備も一
切必要としないから、簡単かつ安価に半田バンプを形成
することができる。
［実施例］ 以下、第１図〜第３図を参照して、この発明の一実施
例を説明する。
例を説明する。
まず、第１図に示すように、シリコン基板１を用意す
る。このシリコン基板１はICチップまたはウエハのいず
れの状態でもよく、その上部内に集積回路が設けられて
いる。また、そのシリコン１上にはAlパッド２（図では
２つのみを示すが、実際には多数ある）が所定間隔で配
列されているとともに、このAlパッド２を除いて絶縁保
護膜３が設けられている。そして、このAlパッド２上に
ボールボンディング法によりアンダバンプ４が形成され
ている。このアンダバンプ４は、Alパッド２に対する接
着力および後述する半田バンプ５の拡散を防ぐためのも
ので、Au、Cu、Cu合金等よりなり、露出しているAlパッ
ド２の全表面を覆う。
る。このシリコン基板１はICチップまたはウエハのいず
れの状態でもよく、その上部内に集積回路が設けられて
いる。また、そのシリコン１上にはAlパッド２（図では
２つのみを示すが、実際には多数ある）が所定間隔で配
列されているとともに、このAlパッド２を除いて絶縁保
護膜３が設けられている。そして、このAlパッド２上に
ボールボンディング法によりアンダバンプ４が形成され
ている。このアンダバンプ４は、Alパッド２に対する接
着力および後述する半田バンプ５の拡散を防ぐためのも
ので、Au、Cu、Cu合金等よりなり、露出しているAlパッ
ド２の全表面を覆う。
このアンダバンプ４をボールボンディング法により形
成する場合には、まず、キャピラリ内に挿通されたワイ
ヤを所定量引き出し、キャピラリの側方に配置されたト
ーチ電極を発熱させてワイヤを溶融し、キャピラリの球
状空洞部内に溶融したワイヤによるボールを形成する。
この後、キャピラリを降下させ、キャピラリ内のボール
をAlパッド２に接触させた状態でキャピラリを超音波振
動させてボンディングする。最後に、キャピラリを引き
上げることにより、ワイヤを引張り切断する。
成する場合には、まず、キャピラリ内に挿通されたワイ
ヤを所定量引き出し、キャピラリの側方に配置されたト
ーチ電極を発熱させてワイヤを溶融し、キャピラリの球
状空洞部内に溶融したワイヤによるボールを形成する。
この後、キャピラリを降下させ、キャピラリ内のボール
をAlパッド２に接触させた状態でキャピラリを超音波振
動させてボンディングする。最後に、キャピラリを引き
上げることにより、ワイヤを引張り切断する。
次に、第２図に示すように、アンダバンプ４上にボー
ルボンディング法により半田バンプ５を形成する。この
半田バンプ５は上述したアンダバンプ４と同様に形成さ
れるが、ボールを形成するためのワイヤはPb−Snを主成
分とする半田材料を用い、また、その大きさはアンダバ
ンプ４よりも大きく形成される。これは、半田バンプ５
が後述する最終工程でアンダバンプ４を覆い包んでほぼ
半球状となるようにするためである。なお、バンプの大
きさはキャピラリの球状空洞部の大きさによって決定さ
れるので、半田バンプ５を形成するキャピラリの球状空
洞部をアンダバンプ４のそれよりも大きくすることによ
り形成することができる。
ルボンディング法により半田バンプ５を形成する。この
半田バンプ５は上述したアンダバンプ４と同様に形成さ
れるが、ボールを形成するためのワイヤはPb−Snを主成
分とする半田材料を用い、また、その大きさはアンダバ
ンプ４よりも大きく形成される。これは、半田バンプ５
が後述する最終工程でアンダバンプ４を覆い包んでほぼ
半球状となるようにするためである。なお、バンプの大
きさはキャピラリの球状空洞部の大きさによって決定さ
れるので、半田バンプ５を形成するキャピラリの球状空
洞部をアンダバンプ４のそれよりも大きくすることによ
り形成することができる。
この後、加熱炉内で加熱して半田バンプ５を溶融させ
る。このときには、アンダバンプ４によって半田バンプ
５のAlパッド２への拡散が阻止される。そして、溶融し
た半田バンプ５は第３図に示すように、その表面張力に
よりアンダバンプ４を覆い包んでほぼ半球状に形が整え
られる。第３図の半田バンプ５が形成されたシリコン基
板１は、所謂、TAB方式、フリップチップ等のワイヤー
レス方式として知られるギャングボンディングを適用す
ることができるものである。
る。このときには、アンダバンプ４によって半田バンプ
５のAlパッド２への拡散が阻止される。そして、溶融し
た半田バンプ５は第３図に示すように、その表面張力に
よりアンダバンプ４を覆い包んでほぼ半球状に形が整え
られる。第３図の半田バンプ５が形成されたシリコン基
板１は、所謂、TAB方式、フリップチップ等のワイヤー
レス方式として知られるギャングボンディングを適用す
ることができるものである。
このように、上述した半田バンプ５の形成方法では、
アンダバンプ４より半田バンプ５をボールボンディング
法により形成するので、従来のような蒸着またはスパッ
タ装置、フォトリソグラフィ用の光学装置、およびメッ
キ装置等の多大な設備を必要としないばかりか、キャピ
ラリの球状空洞部の形状を変更するだけで通常のワイヤ
ボンディング装置を兼用して使用することができる。し
かもウエハ単位に限らず、チップ単位で半田バンプ５を
形成することができるので、良品チップのみにバンプを
形成でき、歩留まりがよく、バンプ材料の無駄がなく、
安価に製造することができる。
アンダバンプ４より半田バンプ５をボールボンディング
法により形成するので、従来のような蒸着またはスパッ
タ装置、フォトリソグラフィ用の光学装置、およびメッ
キ装置等の多大な設備を必要としないばかりか、キャピ
ラリの球状空洞部の形状を変更するだけで通常のワイヤ
ボンディング装置を兼用して使用することができる。し
かもウエハ単位に限らず、チップ単位で半田バンプ５を
形成することができるので、良品チップのみにバンプを
形成でき、歩留まりがよく、バンプ材料の無駄がなく、
安価に製造することができる。
なお、この発明は上述した実施例に限定されるもので
はない。例えば、基板は半導体基板に限らず、ガラス、
石英、セラミック等の絶縁基板上に多結晶シリコンを設
けて集積回路を形成したものでもよい。また、この発明
は発熱抵抗素子を有するサーマル印字用装置やイメージ
センサを有する読取り装置にも適用できるものである。
はない。例えば、基板は半導体基板に限らず、ガラス、
石英、セラミック等の絶縁基板上に多結晶シリコンを設
けて集積回路を形成したものでもよい。また、この発明
は発熱抵抗素子を有するサーマル印字用装置やイメージ
センサを有する読取り装置にも適用できるものである。
［発明の効果］ 以上詳細に説明したように、この発明によれば、パッ
ド上に形成されるアンダバンプおよびこのアンダバンプ
上に形成される半田バンプをボールボンディング法のみ
により形成するので、一般のワイヤボンディング装置を
そのまま使用することができ、かつ、蒸着またはスパッ
タ装置、フォトリソグラフィ用の光学装置、およびメッ
キ装置等の多大な設備も一切必要としないから、簡単か
つ安価に半田バンプを形成することができる。
ド上に形成されるアンダバンプおよびこのアンダバンプ
上に形成される半田バンプをボールボンディング法のみ
により形成するので、一般のワイヤボンディング装置を
そのまま使用することができ、かつ、蒸着またはスパッ
タ装置、フォトリソグラフィ用の光学装置、およびメッ
キ装置等の多大な設備も一切必要としないから、簡単か
つ安価に半田バンプを形成することができる。
第１図〜第３図はこの発明の半田バンプの形成工程を示
し、第１図はシリコン基板のAlパッド上にアンダバンプ
をボンディングした状態を示す断面図、第２図はアンダ
バンプ上に半田バンプをボンディングした状態を示す断
面図、第３図は半田バンプを溶融させて形を整えた完成
状態を示す断面図である。 １……シリコン基板、２……Alパッド、４……アンダバ
ンプ、５……半田バンプ。
し、第１図はシリコン基板のAlパッド上にアンダバンプ
をボンディングした状態を示す断面図、第２図はアンダ
バンプ上に半田バンプをボンディングした状態を示す断
面図、第３図は半田バンプを溶融させて形を整えた完成
状態を示す断面図である。 １……シリコン基板、２……Alパッド、４……アンダバ
ンプ、５……半田バンプ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/60 301 H01L 21/60 311
Claims (1)
- 【請求項１】集積回路が設けられた基板のパッド上にワ
イヤを溶融して形成したボールを接着してアンダバンプ
を形成する工程と、 前記アンダバンプ上に半田材料からなるワイヤを溶融し
て形成したボールを接着して半田バンプを形成する工程
と、 からなる半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325800A JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325800A JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187228A JPH03187228A (ja) | 1991-08-15 |
| JP2836027B2 true JP2836027B2 (ja) | 1998-12-14 |
Family
ID=18180738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325800A Expired - Fee Related JP2836027B2 (ja) | 1989-12-18 | 1989-12-18 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836027B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142488A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
| JP3150253B2 (ja) * | 1994-07-22 | 2001-03-26 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに実装方法 |
| KR100186752B1 (ko) * | 1995-09-04 | 1999-04-15 | 황인길 | 반도체 칩 본딩방법 |
| JP3146345B2 (ja) * | 1996-03-11 | 2001-03-12 | アムコー テクノロジー コリア インコーポレーティド | バンプチップスケール半導体パッケージのバンプ形成方法 |
| KR100239406B1 (ko) * | 1996-12-27 | 2000-01-15 | 김영환 | 표면 실장형 반도체 패키지 및 그 제조 방법 |
| JP3307262B2 (ja) * | 1997-02-26 | 2002-07-24 | 松下電器産業株式会社 | 半田バンプの形成方法 |
| US6940178B2 (en) | 2001-02-27 | 2005-09-06 | Chippac, Inc. | Self-coplanarity bumping shape for flip chip |
| JP5366674B2 (ja) * | 2008-06-27 | 2013-12-11 | パナソニック株式会社 | 実装構造体および実装方法 |
| JP5316261B2 (ja) * | 2009-06-30 | 2013-10-16 | 富士通株式会社 | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
-
1989
- 1989-12-18 JP JP1325800A patent/JP2836027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03187228A (ja) | 1991-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| EP1150552B1 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US6784543B2 (en) | External connection terminal and semiconductor device | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| US20050140027A1 (en) | Method and device for manufacturing bonding pads for chip scale packaging | |
| JP2002164383A (ja) | 回路及びリードフレームの電力分配機能をチップ表面に集積した回路構造 | |
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| TW588440B (en) | Pad-rerouting for integrated circuit chips | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| KR101457883B1 (ko) | 플립 칩 구조물 및 그 제조방법 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW419764B (en) | Manufacturing method and structure of wafer size packaging | |
| TW419712B (en) | Method of wafer level package and structure thereof | |
| JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| JPH07169790A (ja) | フリップチップ接合方法 | |
| JP2822506B2 (ja) | 半導体装置の製造方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |