JPH07142488A - バンプ構造及びその製造方法並びにフリップチップ実装 構造 - Google Patents

バンプ構造及びその製造方法並びにフリップチップ実装 構造

Info

Publication number
JPH07142488A
JPH07142488A JP5283797A JP28379793A JPH07142488A JP H07142488 A JPH07142488 A JP H07142488A JP 5283797 A JP5283797 A JP 5283797A JP 28379793 A JP28379793 A JP 28379793A JP H07142488 A JPH07142488 A JP H07142488A
Authority
JP
Japan
Prior art keywords
solder
electrode
metal
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5283797A
Other languages
English (en)
Inventor
Masaki Tago
雅基 田子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5283797A priority Critical patent/JPH07142488A/ja
Priority to US08/339,680 priority patent/US5508561A/en
Publication of JPH07142488A publication Critical patent/JPH07142488A/ja
Priority to US08/467,386 priority patent/US5633204A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体素子のＡｌ電極にバンプを簡易に形成
し、フリップチップ実装した場合の歩留まりを向上させ
る。 【構成】 バンプ６は半導体素子１の電極２上にはんだ
の拡散防止かつはんだ接着効果のある金属からなるほぼ
球状でかつ電極２と平行な面に加工された上面の中心部
に円柱状の凸部を持つ金属突起４と、金属突起の上部を
覆うように形成された半球形状のはんだ５または樹脂材
料により構成される。バンプ６を介して実装用配線基板
５１に半導体素子１をフェイスダウンで接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子等の基板に
設けるのバンプの構造に関し、特にフリップチップ実装
に用いるバンプ構造及びバンプの製造方法に関する。
【０００２】
【従来の技術】図８（ｃ）は、はんだ５を用いた従来の
バンプ構造を示す断面図である。半導体素子１のＡｌ電
極２の上に接着層７２としてＣｒ層、拡散防止層７３と
してＣｕ、Ｎｉ層が形成された上に半球状にはんだ５が
形成されている。はんだ５はＰｂ９５％−Ｓｎ５％もし
くは共晶の組成が使用されている。なお半導体素子１に
はパッシベーション膜３が設けられ、パッシベーション
膜３のＡｌ電極２の部分には窓が開けられている。図８
（ａ），（ｂ）は図８（ｃ）のバンプ構造の形成工程を
示す断面図である。ウエハ状態で半導体素子１のＡｌ電
極２に合わせたメタルマスク７１を配置し、接着層７２
としてＣｒ、拡散防止層７３としてＣｕ、Ｎｉを順次ス
パッタリングした後、はんだ５として必要な組成のＳｎ
とＰｂを蒸着する（図８（ａ））。次いでメタルマスク
７１をはずし（図８（ｂ））、はんだ５の融点まで加熱
し、はんだ５を自らの表面張力により電極２上で半球状
に成形した後にダイシングしてフリップチップ実装可能
なＩＣペレットに分割する。
【０００３】図９に他の従来のバンプ構造を配線基板５
１の電極５２に導電性樹脂６２により接続した状態で示
す。このバンプ構造はワイヤボンディング技術を使用
し、Ａｕボールの先端部にボンディングワイヤをループ
状に形成した二段突起構造であり、スタッドバンプ６３
と称している（松下電器産業株式会社発行のＮａｔｉｏ
ｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ．
３９ Ｎｏ．２ Ａｐｒ．１９９３に記載）。図１０は
スタッドバンプ６３の形成工程を示す断面図である。図
１０（ａ）に示すようにボンディングワイヤ２１の先端
にＡｕボールを形成する。次にＡｕボールをキャピラリ
２２を介して超音波併用の熱圧着によって図１０（ｂ）
に示すように半導体素子１のＡｌ電極２に固着しスタッ
ドバンプの底部を形成する。ついで図１０（ｃ）に示す
ようにキャピラリ２２をループ状軌道２５を描いて移動
させて図１０（ｄ）に示すようにキャピラリ２２を降下
させボンディングワイヤ２１を上述の底部にセカンドボ
ンディングしてワイヤを引きちぎり、底部の上面に先端
部を形成する。
【０００４】次いでスタッドバンプ６３の上面の平坦化
と高さの均一化のため形成したスタッドバンプ６３を平
坦面で押圧する事によってレベリングを行う。押圧力は
約５０ｇ／バンプであり、バンプの高さを高精度に揃え
ることが出来る。
【０００５】さらに図１１（ａ）に示すように転写基板
６２上にあらかじめバンプ６３の高さの半分の厚さに形
成した導電性樹脂６２の膜にスタッドバンプ６３の先端
部を浸し（図１１（ｂ））、引き上げることによりバン
プ６３上に導電性樹脂６２を一括転写する（図１１
（ｃ））。次いで図１２のように半導体素子１をフェイ
スダウンにして配線基板５１に搭載する。搭載が完了し
たあと導電性樹脂６２を硬化させ、半導体素子１と配線
基板５１の間を樹脂５３で封止する。
【０００６】
【発明が解決しようとする課題】図８の従来のバンプ構
造は半導体素子１のＡｌ電極２に接着層７２、はんだ拡
散防止層７３などをメッキ法や真空蒸着法により形成す
るため工程が増し、コストが増加する。また、メッキ法
や真空蒸着法は多額の設備投資を必要とするという欠点
がある。
【０００７】また、図９の従来のバンプ構造は、ワイヤ
ループを形成する為、比較的軟質であるＡｕしか適用で
きない。その為、はんだ接続は、ＡｕとＳｎの脆い金属
間化合物を形成し、信頼性が低下するので使用できな
い。さらにバンプ形成方法ではループを形成する時、キ
ャピラリ先端内径よりＡｕワイヤ径が細いためキャピラ
リの駆動中にワイヤの弛みが生じ、均一なループ形状が
得られない。またボンディング装置の位置精度に従って
ループの向きにバラツキが生じる。そして高さを均一に
するためのレベリングは、バンプの横方向の変形が大き
い。従って導電性樹脂の供給量にバラツキが生じ、フリ
ップチップ実装したときにはんだや導電性樹脂の不足に
よる断線や過剰による短絡が起こる。またレベリング工
程が増えるためコストが増加するという欠点があった。
【０００８】
【課題を解決するための手段】本発明のバンプ構造は、
基板の電極に底面が固着されほぼ球状で上面の中心に凸
部を有しはんだ拡散防止及びはんだ接着効果のある金属
から成る金属突起と、この金属突起の上部を覆うが前記
電極に接しないように形成された半球形状のはんだとを
備えている。
【０００９】本発明のフリップチップ接続構造は、第１
の基板の第１の電極に底面が固着されほぼ球状で上面の
中心に設けた凸部の先端が第２の基板の電極に接しはん
だ拡散防止及びはんだ接着効果のある金属からなる金属
突起と、前記第２の電極と前記金属突起を接合するが前
記第１の電極と接していないはんだとを備えている。
【００１０】本発明のバンプの実装方法は、キャピラリ
の穴に通したワイヤの先端に金属ボールを形成し、基板
の電極にキャピラリで前記金属ボールを押圧して底部が
前記電極に固着されたほぼ球状で上面の中心に凸部を有
する金属突起を形成し、キャピラリを前記金属突起から
一旦離した後にキャピラリの先端の平面で前記凸部の先
端を押圧し、前記ワイヤを前記金属突起から切り離し、
前記金属突起上にはんだを供給し、このはんだを溶融し
た後に固化して前記金属突起を覆うが前記電極に接して
いない半球形状に形成することを特徴とする。
【００１１】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
【００１２】図１は、本発明の一実施例のバンプ構造の
断面図である。図１に示すバンプ６は半導体素子１上の
Ａｌ電極２と平行な面を上部に持ち、その水平面の中央
部に円柱状の凸部を有するほぼ球状の金属突起４と、こ
の金属突起４の上部に溶融接合した所定量のはんだ５と
から構成される。はんだ５は金属突起４とＡｌ電極２と
の界面まで濡れずに金属突起４の側面を１／３残してい
る。
【００１３】図２は金属突起４を形成する工程を示す断
面図である。直径２５μｍのＣｕボンディングワイヤ２
１を先端穴径３３μｍのキャピラリ２２に通し、還元ガ
スを含むガス雰囲気中で８０μｍ径のＣｕボールを形成
する（図２（ａ））。次いで加熱ステージ上にて２００
℃に加熱されている半導体素子１のＡｌ電極２にキャピ
ラリ２２の位置を合わせた後、荷重５０ｇでＣｕボール
を押圧し、変形させつつ、超音波を併用しＡｌ電極２に
接合してＣｕ金属突起４を形成する（図２（ｂ））。
【００１４】この後、キャピラリ２２を１１０μｍ上昇
させると共に（図２（ｃ））キャピラリ２２の先端の平
面部が接合したＣｕ金属突起４の中心に対応して位置す
るようにキャピラリ２２を横方向に３５μｍ移動する
（図２（ｄ））。移動が完了した後、キャピラリ２２は
下降し、キャピラリ２２の先端の平面部をＣｕボンディ
ングワイヤ２１とともにＣｕボンディングワイヤ２１の
みが変形するように金属突起４へ向けて再度押圧する
（図２（ｅ））。この状態においてＣｕボンディングワ
イヤ２１はキャピラリ２２と金属突起４の間で変形する
ことにより、容易に破断する形状となる。キャピラリ２
２が原点に戻るとＣｕボンディングワイヤ２１は破断
し、半導体素子１のＡｌ電極２上に金属突起４が形成さ
れる（図２（ｆ））。
【００１５】形成された金属突起４のシェア強度は６５
ｇ／バンプであり、形状はボールの変形により直径は９
０μｍ、水平面までの高さが３５μｍ、水平面上の円柱
突起部は直径が３３μｍ、高さ１５μｍとなる。本実施
例では金属突起４の水平面中心に円柱の突起を形成した
が、キャピラリ２２の先端形状を変え、水平面上に円錐
状の突起を形成しても良い。
【００１６】図３は金属突起４にはんだを供給し、金属
突起４の上にはんだ５を形成する工程を示す断面図であ
る。半導体素子１に形成した金属突起４上に直径６０μ
ｍのポンチ３１、穴の直径が７０μｍのダイ３２を位置
決めし、厚さ５０μｍに加工した共晶はんだ箔５をダイ
３２上に置く（図３（ａ））。ポンチ３１を下降させ、
はんだ片３４を打ち抜くと共に半導体素子１の電極２上
に形成した金属突起４上に押し付けて仮置きする（図３
（ｂ））。さらにこれを還元性のあるＮ２＋４％Ｈ２混
合ガス中で２１０℃、３０秒加熱し、共晶はんだ片３４
を溶融しＣｕ金属突起４上でほぼ半球状にしてはんだ５
を形成する（図３（ｃ））。
【００１７】本実施例でははんだ５の供給にプレス技術
を応用したが、図４に示すように半導体素子１の電極２
にはんだボール振込治具４１に設けた貫通穴を位置合わ
せし（図４（ａ））、その貫通穴に所定の直径を持つは
んだボール４２を落とし込み、はんだボール４２を金属
突起４上に位置させた状態で加熱しはんだボール４２を
溶融してはんだ５を形成する方法を用いてもよい。
【００１８】但し、ここでのはんだ５の供給量の精度は
重要であり、供給量が多すぎるとはんだ５の自重によっ
て半導体素子１上のＣｕ金属突起４と半導体素子１のＡ
ｌ電極２との界面まではんだ５が濡れ広がり半導体素子
１の破壊、またはバンプ６の接合強度の劣化につなが
る。その為、はんだ５の供給量精度を高く保たねばなら
ない。はんだ供給量はそのはんだを球としたときの直径
がＣｕ金属突起４の直径と等しくなるようなはんだ球体
積の１／２が最適であり、本実施例に示したＣｕ金属突
起４の寸法の場合ではんだ供給量は図３のプレス治具を
用いる場合は、ポンチ３１の直径が６０μｍ、ダイ３２
の穴径が７０μｍ、はんだ箔３３の厚さが５０μｍが最
適値であり、図４のはんだボール振り込み治具４１を用
いる場合は、ボール径３６μｍが最適値である。
【００１９】図５に本実施例の工程に従い作成したバン
プ６の断面写真を示す。図５において中央の円形の部分
がバンプ６でありバンプ６に接する横方向の線の下側が
半導体素子１で、他の部分は断面試料作成のために用い
た埋め込み樹脂（エポキシ）である。バンプ６の下部の
黒く写っている部分がＣｕ金属突起４であり、金属突起
４の上部の円柱突起部は丸みを帯びた形状となってい
る。バンプ６の上部のまだら模様に写っている部分はは
んだ５である。
【００２０】本実施例ではバンプ６はＣｕ金属突起４と
共晶はんだ５によって構成されるが、金属突起４はＣｕ
を主成分とした材料、Ｐｄ、Ｐｄを主成分とした材料で
も良く、はんだ５はＳｎとＰｂの合金、ＳｎとＡｇの合
金でも良い。また、はんだ５として導電性を有する樹脂
材料、特に、ＡｇまたはＡｇにＰｄを１〜５ｗｔ％を含
む金属粒子を混合したエポキシ樹脂を用いても良い。
【００２１】図６にバンプ６を設けた半導体素子１の配
線基板５１へのフリップチップ実装構造の断面図を示
す。図７はフリップチップ実装工程を示す断面図であ
る。半導体素子１のＡｌ電極２にＣｕ金属突起４を形成
し（図７（ａ））、その金属突起４上に共晶はんだ５を
所定量供給すると共に加熱してバンプ６を形成する（図
７（ｂ））。次いで、その半導体素子１を上下反転させ
配線基板５１の電極２とバンプ６とを位置あわせし、配
線基板５１を共晶はんだ５の融点以上に加熱しながら半
導体素子１を下降させる。下降位置は半導体素子１の電
極２に形成したＣｕ金属突起４の水平面上に形成した円
柱部分が配線基板５１の電極２に接触する迄とすると、
金属的接合をなすはんだ５は電極２の周辺にははみ出す
ことなく接合を完了する（図７（ｃ））。
【００２２】本実施例では半導体素子１と配線基板５１
の接続ははんだ５を用いたが、導電性を有する樹脂材
料、特に、Ａｇ又は、ＡｇにＰｄを１〜５ｗｔ％を含む
金属粒子を混合した一液性のエポキシ樹脂でこの接続を
行っても良い。
【００２３】半導体素子１と配線基板５１の接続、すな
わち金属突起４と配線基板５１の電極との接続にはんだ
を用いた場合は、金属突起４の材料としてＣｕ等のはん
だ拡散防止及びはんだ接着効果のある金属を用いる必要
がある。しかし、半導体素子１と配線基板５１の接続に
導電性樹脂を用いた場合はこのような必要性はなく例え
ば金属突起４の材料にＡｕを用いることもできる。また
導電性樹脂が半導体素子１のＡｌ電極等に接しても良
い。また半導体素子１の電極が仮にＣｕ等のはんだ拡散
防止効果のあるものならば金属突起４上に設けたはんだ
５がその電極に接しても問題ない。
【００２４】上述の実施例では半導体素子の電極に設け
たバンプ構造、すなわち基板が半導体であるものを示し
たが、本発明はセラミック基板等の電極に設けるバンプ
構造にも適用できる。
【００２５】
【発明の効果】本発明のバンプ構造は、はんだ拡散防止
及びはんだ接着効果のある金属突起を基板の電極に固着
し、この金属突起の上部をはんだで覆うことにより、基
板の電極を他の基板の電極にはんだを用いて接続する場
合でも電極に接着層、はんだ拡散防止層などをメッキ法
や真空蒸着法により形成する必要が無く、現在ワイヤボ
ンディング法が用いられている半導体素子のＡｌ電極等
がそのまま使用できるため、メッキ法や真空蒸着法のよ
うな多額の設備投資が削減でき、製造工程が削減され、
コストが低下する。
【００２６】また、本発明のバンプ構造は製造上ボンデ
ィングワイヤのループを形成するような複数な工程を経
ることがなく、しかもワイヤを切断するときに金属突起
の高さを均一にするのでレベリングの工程を必要としな
い為、コストを低減する。さらに、レベリング工程を含
まないため金属突起の横方向の変形は少なく形状が安定
する。従って導電性樹脂を金属突起上に転写する場合の
その転写量のバラツキや金属突起上にはんだを供給した
ときの高さのバラツキが生じず、本発明のバンプ構造を
用いて半導体基板等をフリップチップ実装したときに導
電性樹脂材料または、はんだの不足による断線や過剰に
よる短絡が起きずに歩留まりが向上する。
【００２７】さらに本発明のバンプ構造は金属突起の上
面の中心に凸部を設けることにより、フリップチップ実
装時に過剰な加圧力、自重などを受けても、はんだ又は
導電性樹脂が押し潰されて隣接するバンプのはんだ等が
互いに短絡することを防ぐことができる。
【００２８】また、ボンディングワイヤのループを形成
するようなことがないので金属突起４を形成するワイヤ
材料としてＣｕ、Ｐｄなど比較的硬度の高い材料も選択
でき、はんだ接続を行ない、高い信頼性を得る事ができ
るという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のバンプ構造の断面図であ
る。
【図２】図１中の金属突起４の形成工程を示す断面図で
ある。
【図３】図１中の金属突起４上にはんだ５を形成する工
程を示す断面図である。
【図４】図１中の金属突起４上にはんだ５を形成する他
の工程を示す断面図である。
【図５】図１のバンプ構造の一例の断面観察写真を示す
図である。
【図６】図１のバンプ構造を用いたフリップチップ実装
構造を示す断面図である。
【図７】図６のフリップチップ実装を行う工程を示す断
面図である。
【図８】従来のバンプ構造の製形工程を示す断面図であ
る。
【図９】従来の他のバンプ構造を示す断面図である。
【図１０】図９中のスタッドバンプの形成工程を示す断
面図である。
【図１１】図９中のスタッドバンプ上に導電性樹脂を転
写する工程を示す断面図である。
【図１２】図９のバンプ構造を用いたフリップチップ実
装構造を示す断面図である。
【符号の説明】
１ 半導体素子 ２ 電極 ３ パッシベーション膜 ４ 金属突起 ５ はんだ ６ バンプ ２１ ボンディングワイヤ ２２ キャピラリ ２５ ループ状軌道 ３１ ポンチ ３２ ダイ ３３ はんだ箔 ３４ はんだ片 ４１ はんだボール振り込み治具 ４２ はんだボール ５１ 配線基板 ５２ 電極 ６２ 導電性樹脂 ６３ スタッドパンブ ６５ 転写基板 ７１ メタルマスク ７２ 接着層 ７３ 拡散防止層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板の電極に底面が固着されほぼ球状で
    上面の中心に凸部を有しはんだ拡散防止及びはんだ接着
    効果のある金属から成る金属突起と、この金属突起の上
    部を覆うが前記電極に接しないように形成された半球形
    状のはんだとを含むことを特徴とするバンプ構造。
  2. 【請求項２】 基板の電極に底面が固着されほぼ球状で
    上面の中心に円柱状の凸部を有した金属突起と、この金
    属突起の上部を覆うように形成された半球形状のはんだ
    又は導電性樹脂とを含むことを特徴とするバンプ構造。
  3. 【請求項３】 基板の電極に底面が固着されほぼ球状で
    上面の中心に円錐状の凸部を有した金属突起と、この金
    属突起の上部を覆うように形成された半球形状のはんだ
    又は導電性樹脂とを含むことを特徴とするバンプ構造。
  4. 【請求項４】 電極はアルミニウム電極又はアルミニウ
    ム合金電極である請求項１又は２記載のバンプ構造。
  5. 【請求項５】 金属突起は銅又は銅を主成分とした金属
    から成る請求項１、２又は３記載のバンプ構造。
  6. 【請求項６】 金属突起はパラジウム又はパラジウムを
    主成分とした金属から成る請求項１、２又は３記載のバ
    ンプ構造。
  7. 【請求項７】 第１の基板の第１の電極に底面が固着さ
    れほぼ球状で上面の中心に設けた凸部の先端が第２の基
    板の電極に接しはんだ拡散防止及びはんだ接着効果のあ
    る金属からなる金属突起と、前記第２の電極と前記金属
    突起を接合するが前記第１の電極と接していないはんだ
    とを含むことを特徴とするフリップチップ接続構造。
  8. 【請求項８】 第１の基板の第１の電極に底面が固着さ
    れほぼ球状で上面の中心に設けた円柱状の凸部の先端が
    第２の基板の第２の電極に接する金属突起と、前記第２
    の電極と前記金属突起を接合するはんだ又は導電性樹脂
    とを含むことを特徴とするフリップチップ実装構造。
  9. 【請求項９】 第１の基板の第１の電極に底面が固着さ
    れほぼ球状で上面の中心に設けた円錐状の凸部の先端が
    第２の基板の第２の電極に接する金属突起と、前記第２
    の電極と前記金属突起を接合するはんだ又は導電性樹脂
    とを含むことを特徴とするフリップチップ実装構造。
  10. 【請求項１０】 キャピラリの穴に通したワイヤの先端
    に金属ボールを形成し、基板の電極にキャピラリで前記
    金属ボールを押圧して底部が前記電極に固着されたほぼ
    球状で上面の中心に凸部を有する金属突起を形成し、キ
    ャピラリを前記金属突起から一旦離した後にキャピラリ
    の先端の平面で前記凸部の先端を押圧し、前記ワイヤを
    前記金属突起から切り離し、前記金属突起上にはんだを
    供給し、このはんだを溶融した後に固化して前記金属突
    起を覆うが前記電極に接していない半球形状に形成する
    ことを特徴とするバンプの製造方法。
  11. 【請求項１１】 金属突起の上側でダイに置いたはんだ
    箔をポンチで打ち抜いて前記金属突起上にはんだを供給
    する請求項１０記載のバンプの製造方法。
  12. 【請求項１２】 治具に設けた穴にはんだボールを落と
    し込んで金属突起上にはんだを供給する請求項１０記載
    のバンプの製造方法。
JP5283797A 1993-11-15 1993-11-15 バンプ構造及びその製造方法並びにフリップチップ実装 構造 Pending JPH07142488A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5283797A JPH07142488A (ja) 1993-11-15 1993-11-15 バンプ構造及びその製造方法並びにフリップチップ実装 構造
US08/339,680 US5508561A (en) 1993-11-15 1994-11-14 Apparatus for forming a double-bump structure used for flip-chip mounting
US08/467,386 US5633204A (en) 1993-11-15 1995-06-06 Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5283797A JPH07142488A (ja) 1993-11-15 1993-11-15 バンプ構造及びその製造方法並びにフリップチップ実装 構造

Publications (1)

Publication Number Publication Date
JPH07142488A true JPH07142488A (ja) 1995-06-02

Family

ID=17670271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5283797A Pending JPH07142488A (ja) 1993-11-15 1993-11-15 バンプ構造及びその製造方法並びにフリップチップ実装 構造

Country Status (1)

Country Link
JP (1) JPH07142488A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242148A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
US5870822A (en) * 1996-05-22 1999-02-16 International Computers Limited Flip chip attachment
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6177730B1 (en) 1997-09-10 2001-01-23 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
JP2003298167A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 光半導体装置
DE10309502A1 (de) * 2003-01-10 2004-07-22 Samsung Electronics Co., Ltd., Suwon Lothügelstruktur und Verfahren zur Herstellung derselben
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP2008140857A (ja) * 2006-11-30 2008-06-19 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
WO2008078631A1 (ja) * 2006-12-26 2008-07-03 International Business Machines Corporation 回路基板上への半導体部品の搭載方法
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
JP2009049248A (ja) * 2007-08-21 2009-03-05 Spansion Llc 半導体装置及びその製造方法
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
JP2010021368A (ja) * 2008-07-10 2010-01-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2011014565A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP2014090001A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 電子部品、電子部品の製造方法及び電子装置の製造方法
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
CN112786768A (zh) * 2021-01-25 2021-05-11 深圳市思坦科技有限公司 Mirco-LED阵列结构及Mirco-LED阵列

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187228A (ja) * 1989-12-18 1991-08-15 Casio Comput Co Ltd 半田バンプの形成方法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JPH05129303A (ja) * 1991-10-31 1993-05-25 Nec Corp ハンダバンプ構造および形成方法
JPH05160185A (ja) * 1991-12-04 1993-06-25 Tanaka Denshi Kogyo Kk 半導体素子用のＰｄ極細線
JPH05190599A (ja) * 1992-01-08 1993-07-30 Matsushita Electric Ind Co Ltd 半導体装置の組立方法
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187228A (ja) * 1989-12-18 1991-08-15 Casio Comput Co Ltd 半田バンプの形成方法
JPH04214631A (ja) * 1990-12-12 1992-08-05 Matsushita Electron Corp バンプ電極の形成方法
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JPH05129303A (ja) * 1991-10-31 1993-05-25 Nec Corp ハンダバンプ構造および形成方法
JPH05160185A (ja) * 1991-12-04 1993-06-25 Tanaka Denshi Kogyo Kk 半導体素子用のＰｄ極細線
JPH05190599A (ja) * 1992-01-08 1993-07-30 Matsushita Electric Ind Co Ltd 半導体装置の組立方法
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870822A (en) * 1996-05-22 1999-02-16 International Computers Limited Flip chip attachment
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6326234B1 (en) 1996-11-15 2001-12-04 Nec Corporation Semiconductor device and method for manufacturing the same
JPH10242148A (ja) * 1997-02-26 1998-09-11 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
US6177730B1 (en) 1997-09-10 2001-01-23 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
US6291269B1 (en) 1997-09-10 2001-09-18 Fujitsu Limited Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US7994636B2 (en) 2000-03-10 2011-08-09 Stats Chippac, Ltd. Flip chip interconnection structure
JP2003298167A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 光半導体装置
DE10309502B4 (de) * 2003-01-10 2009-01-02 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
DE10309502A1 (de) * 2003-01-10 2004-07-22 Samsung Electronics Co., Ltd., Suwon Lothügelstruktur und Verfahren zur Herstellung derselben
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP2008140857A (ja) * 2006-11-30 2008-06-19 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
WO2008078631A1 (ja) * 2006-12-26 2008-07-03 International Business Machines Corporation 回路基板上への半導体部品の搭載方法
JP5160450B2 (ja) * 2006-12-26 2013-03-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路基板上への半導体部品の搭載方法
US7674651B2 (en) 2006-12-26 2010-03-09 International Business Machines Corporation Mounting method for semiconductor parts on circuit substrate
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法
JP2009049248A (ja) * 2007-08-21 2009-03-05 Spansion Llc 半導体装置及びその製造方法
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
JP2010021368A (ja) * 2008-07-10 2010-01-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2011014565A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP2014090001A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 電子部品、電子部品の製造方法及び電子装置の製造方法
CN112786768A (zh) * 2021-01-25 2021-05-11 深圳市思坦科技有限公司 Mirco-LED阵列结构及Mirco-LED阵列

Similar Documents

Publication Publication Date Title
JPH07142488A (ja) バンプ構造及びその製造方法並びにフリップチップ実装 構造
KR101380712B1 (ko) 퓨즈형 ｉ／ｏ 상호연결 시스템 및 기판 장착 스터드범프를포함하는 플립칩 패키징 방법
EP0622149B1 (en) A capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US7642135B2 (en) Thermal mechanical flip chip die bonding
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7087458B2 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
US20090071000A1 (en) Formation of circuitry with modification of feature height
US8119450B2 (en) Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots
US20060012055A1 (en) Semiconductor package including rivet for bonding of lead posts
US6350632B1 (en) Semiconductor chip assembly with ball bond connection joint
US20020192875A1 (en) Method for fabricating a circuit device
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
US6916687B2 (en) Bump process for flip chip package
US20210375808A1 (en) Packaged semiconductor device with electroplated pillars
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2008517475A (ja) 電気接点を有する基板及びその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000323528A (ja) 半導体装置の製造方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP3674550B2 (ja) 半導体装置
JPS62177934A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960827