JP2002164383A - 回路及びリードフレームの電力分配機能をチップ表面に集積した回路構造 - Google Patents

回路及びリードフレームの電力分配機能をチップ表面に集積した回路構造

Info

Publication number
JP2002164383A
JP2002164383A JP2001316327A JP2001316327A JP2002164383A JP 2002164383 A JP2002164383 A JP 2002164383A JP 2001316327 A JP2001316327 A JP 2001316327A JP 2001316327 A JP2001316327 A JP 2001316327A JP 2002164383 A JP2002164383 A JP 2002164383A
Authority
JP
Japan
Prior art keywords
chip
circuit
lines
segments
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001316327A
Other languages
English (en)
Inventor
Taylor R Efland
アール エフランド テイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2002164383A publication Critical patent/JP2002164383A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48769—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 回路電力分配ライン並びに電力接続のための
チップコンタクトパッドが占めるシリコン面積を減少さ
せて、チップのコストを低下させることである。 【解決手段】 リードフレーム上に取付けられた集積回
路（ＩＣ）チップ２００は、チップの表面上に堆積され
た電力分配ライン２５１、２５２のネットワークを有す
る。これらのラインは、ＩＣの能動素子２０２、２０３
の上方に位置し、金属が充填されたバイア２６０によっ
てラインの下方の選択された能動素子に垂直に接続さ
れ、また導体２４０、２４１によってリードフレームの
セグメントに接続される。このネットワークは、従来の
電力分配相互接続の殆どを回路レベルから新たに形成さ
れた表面ネットワークへ再配置し、それによって実質的
な量のシリコン可用面積を節約し、ＩＣ面積を縮小させ
ることを可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイス及びプロセスの分野に関し、より特定的には、
リードフレームの電力配分機能をチップ表面に集積する
ことを可能にした集積回路に関する。
【０００２】
【従来の技術】半導体デバイス用リードフレームは、半
導体デバイス及びそれらの動作の幾つかの要望を同時に
満足させるために、予め製造された低価格部品として発
明された（米国特許第3,716,764号、及び同第4,034,027
号）。先ず第１に、リードフレームは、通常は集積回路
（ＩＣ）チップである半導体チップを確実に位置決めす
るための安定な支持パッドになる。パッドを含むリード
フレームは導電性材料で作られているから、必要な場合
には、パッドは、その半導体デバイスを含むネットワー
クによって要求されるどのような電位（特に接地電位）
にもバイアスすることができる。
【０００３】第２に、リードフレームは、いろいろな導
電体とチップとを密接させるための複数の導電性セグメ
ントを提供する。セグメントの（“内側”）チップと、
ＩＣ表面上のボンドパッドとの間に残された間隙は、典
型的には、ＩＣコンタクトパッドとリードフレームセグ
メントとに個々に結合される細い金属ワイヤーによって
ブリッジされる。この解決方法の結果としてセグメン
ト、ボンドパッド、及び接続ワイヤーの相対位置は固定
され、一旦デバイス設計が決定されてしまうと、あるＩ
Ｃの再レイアウトを容易にするために、都合のよい時に
ボンドパッドを再配列することはできない。
【０００４】第３に、リードセグメントのＩＣチップか
ら遠い方の端（“外側”チップ）は、例えば印刷回路基
板にアセンブルするために“他の部品”または“外部世
界”へ電気的に、及び機械的に接続する必要がある。圧
倒的に多数の電子的応用においては、この結合ははんだ
付けによって遂行される。
【０００５】一般に、単片リードフレームは、薄い（約
120乃至250μｍ）金属シートから製造される。製造が容
易であるという理由から、一般的に選択される開始金属
は銅、銅合金、鉄・ニッケル合金（例えば、いわゆる
“アロイ４２”）、及びアンバーである。リードフレー
ムの所望形状は、元のシートからエッチングされるか、
またはスタンピングされる。このようにすると、リード
フレームの個々のセグメントは薄い金属ストリップの形
状を取り、その特定の幾何学的形状は設計によって決定
される。殆どの目的では、典型的なセグメントの長さは
その幅よりもかなり長い。
【０００６】また、一般に、指定されたチップ入力／出
力へ電気信号を運ぶために複数のセグメントが専用さ
れ、指定されたチップ入力／出力へ電流を供給するため
に別の複数のセグメントが専用される。
【０００７】半導体技術において共に長い歴史を持つ２
つの独立した傾向が、本発明の緊急な必要性に貢献して
いる。第１の技術傾向は、チップ信号及び電力端子を、
従ってリードフレームセグメントをより多くするとい
う、急速に成長した要望に関するものである。リードフ
レームのセグメント寸法をより細くし続けることが導入
されてきた。しかしながらそれらは、より多数の、そし
てより密に離間したボンドパッドをチップ上に設けたい
という、より急速に成長した要望によって簡単に圧倒さ
れてしまった。この傾向は、ボールボンド及びステッチ
ボンド溶接を結合するための極めて厳格な精度要求と相
俟って、全てのボンド及びワイヤー寸法に対してかなり
厳しい制約をもたらす。この傾向は、現在では、技術的
に実行可能な限界に近づいている。
【０００８】第２の技術傾向は、半導体“可用面積”
（リアルエステート）を保存することによって節約され
る製造コストに関している。ボンディングワイヤーまた
ははんだボールを受入れるために、シリコンＩＣ上の典
型的なボンドパッドは十分なサイズでなければならな
い。それらは、典型的には45×45μｍの方形から150×1
50μｍの方形までの範囲にわたっている。従って、それ
らは、ボンディングパッドの数及びＩＣのサイズに依存
して、回路面積の約１乃至20％、時には45％までの面積
を占める。製造及びアセンブリの理由から、ボンドパッ
ドは回路の周縁に沿って複数の行に配列されている（通
常は、チップの４辺の全てに沿って配列されている）。
【０００９】現在まで、製造された全ての半導体デバイ
スは、ボンディングプロセスに必要不可避の機械力及び
冶金学的応力のために、ボンドパッドによってカバーさ
れた領域を、実際の回路パターンをレイアウトするため
に使用することは回避しなければならなかった。明らか
に、もし回路パターンをボンドパッド金属の下方に配置
することができれば、シリコン可用面積をかなり節約す
ることができる。この特色を達成する１つの方法は、主
としてボンディングパッド形成に専用される別のレベル
の金属化層を作成することである。このレベルは、能動
回路領域をカバーする保護オーバーコート上に設けられ
よう。しかしながら、既存の技術においては、K. G. He
inenらが示したように（“Wire Bonds over Active Cir
cuits”,Proc. IEEE 44th Elect. Comp. Tech. Conf.,
1994, pp. 922 - 928 ）、保護オーバーコートと特別金
属層との間に高価なポリイミドの特別な応力緩衝層を挿
入しなければならなかった。
【００１０】既存技術における別のアプローチが、1998
年７月14日付米国特許出願第60/092,961号（Saran, “S
ystem and Method for Bonding Over Active Integrate
d Circuits”）に提唱されている。この出願にはワイヤ
ーボンディングプロセスに必要な機械力に耐える十分に
強いボンディングパッドを形成させるために、ボンディ
ングパッドの下方の補強システムが記載されており、こ
のシステムにおいては、ボンドパッドの下方の弱い誘電
体層を補強するための手段として、実際のＩＣの特定部
分が使用されている。この方法は、ＩＣの特定の設計ま
たは再設計を必要とし、多くのボンドパッドを有しては
いるが比較的小さい回路面積しか有していないことが多
い標準リニアＩＣ及び論理ＩＣにはあまり適さない。
【００１１】能動回路部分上にボンドを形成する別のア
プローチが、1997年10月28日付米国特許出願第08/959,4
10号、2000年７月７日付第09/611,623号（Shen et al.,
“Integrated Circuit with Bonding Layer over Acti
ve Circuitry”）、及び2000年７月27日付第60/211,051
号（Efland et al., “Integrated Power Circuit with
Distributed Bonding and Current Flow”）に記載さ
れているので参照されたい。回路のトップ金属化層への
バイアは、シード金属で被膜され、次いで連続金属層で
めっきされ、それによってバイアが充填されてワイヤー
ボンドまたははんだボールのための応力吸収結合表面が
形成される。
【００１２】能動回路部分上にボンドを形成する別のア
プローチが、1999年10月12日付米国特許出願第09/458,5
93号（Zuniga et al., “System and Method for Bondi
ng over Integrated Circuits”）に記載されているの
で参照されたい。ボンド可能な応力吸収金属層と、機械
的に強く且つ電気絶縁性の層との組合せが、ボンドパッ
ドと、ボンドパッドの下方に位置する集積回路の部分と
を分離している。
【００１３】
【発明が解決しようとする課題】能動回路上にボンドを
形成するこれらのアプローチは何れも、微細ピッチのボ
ンドパッド、微細ピッチのリードフレーム、厳格に制約
されたボンド可製造性、及び改善されたデバイス性能と
いう競合する諸問題に対する基本的な解決方法を提唱し
てはいない。従って、ワイヤー及びはんだボールボンデ
ィングの緩和された可製造性、緩和されたリードフレー
ム設計、及びＩＣ特性の重要な改善と組合されたＩＣレ
イアウトの自由度によってシリコン可用面積の節約を組
合せた、低価格で、信頼できる構造及び方法に対する緊
急な要望が生じてきた。システムは、１つまたはそれ以
上の構造的に、及び機械的に弱い誘電体層上にコンタク
トパッドが配置された場合でも、柔軟で寛容なボンディ
ングプロセスのための無応力で、簡単で、且つコストを
付加しないコンタクトパッドを提供すべきである。シス
テム及び方法は、広範囲の設計、材料、及びプロセスの
変化に適用可能であるべきであり、それがシリコンの大
幅な節約と、デバイス特性及び信頼性と、プロセス歩留
まりの改善とに繋がる。好ましくは、これらの改革は、
新しい製造機械への投資を必要としないように、既設の
プロセス及び設備ベースを使用して達成すべきである。
【００１４】本発明は、1997年10月28日付米国特許出願
第08/959,410号、2000年７月７日付第09/611,623号（Sh
en et al., “Integrated Circuit with Bonding Layer
over Active Circuitry”）、及び2000年７月27日付第
60/211,051号（Efland et al., “Integrated Power Ci
rcuit with Distributed Bonding and Current Flo
w”）に関連し、これらは参照として本明細書に採り入
れられている。
【００１５】
【課題を解決するための手段】リードフレーム上に取付
けられる集積回路（ＩＣ）チップは、チップの表面上に
堆積された電力分配ラインのネットワークを有してい
る。これらのラインはＩＣの能動素子の上方に配置さ
れ、金属が充填されたバイアによってラインの垂直下方
の選択された能動素子へ接続され、また導体によってリ
ードフレームのセグメントへも接続されている。
【００１６】堆積され、パターン化されたボンド可能な
ラインのネットワークは、以下のような多くの重要な長
所を提供する。 ・ ネットワークは、従来の電力分配相互接続の殆どを
回路レベルから新たに形成された表面ネットワークへ再
配置し、従ってかなりな量のシリコン可用面積を節約
し、ＩＣ面積の縮小を可能にする。 ・ ネットワークは、金属が充填されたバイアによっ
て、選択された能動素子に電気的に接続される。これら
のバイアは他の位置に容易に再設計することができるか
ら、ＩＣ設計者は新しい設計自由度を得ることになる。 ・ ネットワークは、電力供給専用ボンドパッドの殆ど
を従来のチップ周縁に沿う整列から新たに形成されたボ
ンド可能なライン上へ再配置してかなりな量のシリコン
可用面積を節約し、ボンディングマシンを、それらの極
めて厳格なコネクタ配置及び取付け規則から遙かに緩和
されたボンディングプログラムへ自由化する。 ・ ネットワークは、電力用電流及び接地電位を供給す
るのに特に適する金属層のシーケンスとしてウェーハ処
理中に堆積され、パターン化される。 ・ 本発明の好ましい実施の形態として、最も外側の結
合可能な表面を有するネットワークのラインは、それら
がボンディングワイヤーまたははんだボールを結合する
のに便利な位置にパッドを形成するように配列されてい
る。
【００１７】本発明の好ましい実施の形態においては、
半導体デバイスのチップは第１のチップ表面（“能動”
表面）上に製造された集積回路を有している。回路は、
複数の能動素子、少なくとも１つの金属層、及び前記少
なくとも１つの金属層に接触している複数の金属を充填
したバイアを有する機械的に強く且つ電気絶縁性のオー
バーコートによる保護、及び回路コンタクトパッドを露
出させる複数の窓を備えている。チップはオーバーコー
ト上に堆積された導電性フィルムのスタックを更に有
し、これらのフィルムは、能動素子の実質的に垂直上方
にラインのネットワークとしてパターン化される。この
スタックは、バイアと接触している最も下側のフィルム
と、少なくとも１つの応力吸収フィルムと、非腐食性で
且つ冶金学的に結合可能な最も外側のフィルムとを有し
ている。ネットワークは、電力用電流及び接地電位を分
配するようにパターン化される。チップの第２の（“受
動”）表面はリードフレームのマウントパッドに取付け
られ、この表面は電気信号を供給する第１の複数のセグ
メントと、電力及び接地を供給する第２の複数のセグメ
ントをも有している。複数の電気導体がチップコンタク
トパッドと前記第１の複数のセグメントとを接続し、複
数の電気導体がネットワークラインと第２の複数のセグ
メントとを接続している。
【００１８】本発明の一つの面は、回路電力分配ライン
並びに電力接続のためのチップコンタクトパッドが占め
るシリコン面積を減少させることによって、ＩＣチップ
のコストを低下させることである。
【００１９】本発明の別の面は、幾何学的に最短の通路
で能動素子への電力接続を可能にし、再設計に対してペ
ナルティを課さないことによって、新しい回路設計柔軟
性の程度を得ることである。
【００２０】本発明の別の面は、ワイヤーボンディング
及びはんだボンディングにおけるボール結合のための厳
格な配置規則を緩和することによって、アセンブリの製
造性を改善することである。
【００２１】本発明の別の面は、リードフレームの電力
分配機能の大部分を、チップ表面上に位置決めされてい
る電力分配ラインの革新的ネットワークに代行させるこ
とによって、電力入力／出力のために要求されるリード
フレームセグメントの数を減少させることである。
【００２２】本発明の別の面は、機械、熱、及び衝撃応
力を信頼できるように吸収する十分な厚みのパッド金属
層と、コンタクトパッドと回路とを分離する絶縁層とを
設けることによって、半導体プロービングのプロセス及
び動作、及びワイヤーボンドされた、及びはんだ付けさ
れたアセンブリの信頼性を向上させることである。
【００２３】本発明の別の面は、プロービング、及びワ
イヤーボンディング及びはんだ付けのプロセスに対する
制約を排除し、それによって極めて脆い回路誘電体に対
してさえも割れ破損を生じさせる危険性を最小にするこ
とである。
【００２４】本発明の別の面は、半導体ＩＣ製品の多く
のファミリーに適用することができる、一般的に言え
ば、何世代の製品にも適用することができる柔軟な設計
及びレイアウト概念及びプロセスを提供することであ
る。
【００２５】本発明の別の面は、製造、試験、及びアセ
ンブリのための低価格で、且つ高速なプロセスを提供す
ることである。
【００２６】本発明の別の面は、最も一般的に使用さ
れ、ＩＣデバイスの製造に受入れられている設計概念及
びプロセスだけを使用し、それによって新規資本投資を
回避し、既設製造設備ベースを使用することである。
【００２７】これらの面は、大量生産に適する設計概念
及びプロセスの流れに関する本発明の教示によって達成
される。異なる製品ジオメトリ及び材料の選択を満足さ
せるために、いろいろな変更が成功裏に使用されてい
る。
【００２８】本発明によって提示される技術的進歩、並
びにその目的は、以下の添付図面に基づく本発明の好ま
しい実施の形態の説明、及び特許請求の範囲に記載の新
規特色から明白になるであろう。
【００２９】
【発明の実施の形態及び実施例】本発明が与える衝撃を
最も容易に理解するには、公知の技術の欠点を知ること
であろう。図１は、従来技術の設計及び製造特色を用い
た集積回路（ＩＣ）チップの一部分（全体を１００で示
す）の簡易斜視図である。半導体基体１０１（通常はシ
リコンであり、約225乃至475μｍの厚みである）は、第
１の（“能動”）表面１０１ａ及び第２の（“受動”）
表面１０１ｂを有している。第２の表面１０１ｂは、予
め製造されたリードフレーム（典型的には、銅、銅合
金、または鉄・ニッケル合金であり、約100乃至300μｍ
の厚みである）のチップマウントパッド（図１には示し
てない）に取付けられる。複数の（通常は、14乃至600
本以上）のリードの中で、電力供給に使用される（リー
ドフレームの）幾つかの内側リードのチップ１２０ａ、
１２０ｂ、…だけが図１に示されている。
【００３０】チップの第１の表面１０１ａ内に埋め込ま
れているのは、ＩＣの複数の能動素子である（近代的な
ＩＣでは能動素子の数は多く、屡々百万を越え、しかも
横方向及び垂直方向寸法は小型化されている）。表面１
０１ａ内には、少なくとも１つの金属化層（通常は、純
粋な、または合金にされたアルミニウムであり、0.4乃
至1.5μｍの厚みであるが、若干のＩＣでは６つの金属
化層より多くの階層が存在する）も含まれている。この
金属は、能動素子及び受動素子と、ＩＣのコンタクトパ
ッドとを接続するラインにパターン化されている。電力
を供給するための金属ラインの場合には、ライン幅は典
型的に約20から250μｍまでの範囲である。図１には、
能動素子とコンタクトパッドとの間に電力を分配する湾
曲したラインのためのレイアウトとしてパターン化され
ている金属化層の小さい部分が図示されている。
【００３１】説明の目的から、図１に示す能動素子は２
つの分離した電気的ループにグループ化されている。一
方のループは、１０２ａ乃至１０２ｎで示されている能
動素子からなり、他方のループは、１０３ａ乃至１０３
ｎで示されている能動素子からなっている。相互接続用
電力ライン１０４及び１０５は、それぞれ２つのループ
を編成している。ループ１０４は２つの端子１０６ａ及
び１０６ｂを有し、これらの端子はコンタクトパッドと
リードフレームのリードチップ１１０とを接続する電気
導体のための適当なコンタクトパッドとして形成されて
いる。最も頻繁に製造される型のデバイスに依存して、
チップ当たりのコンタクトパッドの数は14から600以上
まで変化することができる。図１においては、電気的相
互接続のための手段としてワイヤーボンディング（通常
は金ワイヤーであり、約20乃至28μｍの直径である）が
選択されている。ボール１０８ａ及び１０８ｂがそれぞ
れコンタクトパッド１０６ａ及び１０６ｂに取付けら
れ、ステッチ１１０ａ及び１１０ｂがそれぞれリードチ
ップ１２０ａ及び１２０ｂに取付けられている。同様に
ループ１０５は２つの端子１０７ａ及び１０７ｂを有
し、これらの端子もワイヤーボールボンディングのため
のコンタクトパッドとして形成されている。ボール１０
９ａ及び１０９ｂがそれぞれコンタクトパッド１０７ａ
及び１０７ｂに取付けられ、ステッチ１１１ａ及び１１
１ｂはそれぞれリードチップ１２０ｃ及び１２０ｄに取
付けられている。ワイヤーのたるみ、またはワイヤーの
湾曲の問題を回避するために、ワイヤースパン１４０の
長さを2.5ｍｍより小さく保つことが好ましい。
【００３２】図１に示すように、半導体基体１０１の第
１の表面１０１ａは保護オーバーコート１３０で均一に
カバーされている。コンタクトパッド１０６ａ、１０６
ｂ等は、このオーバーコート内に窓として開いている。
典型的には、オーバーコートは0.8乃至1.2μｍ厚であ
り、機械的に強く且つ電気絶縁性であり、そして通常は
水分不可入性である。好ましい材料は、窒化シリコン及
び酸窒化シリコンを含む。
【００３３】ＩＣの信号入力／出力を動作させるには、
保護オーバーコート内に付加的な窓を設けて、下方に位
置するコンタクトパッド金属化物を露出させる必要があ
る。これらの窓及びそれらの関連ワイヤーボンドは、図
１には示されていない。
【００３４】図１から演繹できるように、ＩＣ設計、リ
ードフレーム及びデバイス設計、製造プロセス、及び製
品の可製造性に関し、公知の技術が課す問題及び制限が
数多く存在する。即ち、 − チップ周縁の周りに電力入力／出力端子を配置する
には、 ・ 長い電力ラインによって能動回路素子を相互接続
し、 ・ 電力分配ラインに沿う不可避の電圧降下を補償し、 ・ 能動ＩＣ素子を位置決めするには柔軟性がない設計
規則を受入れ、そして ・ 貴重なシリコン可用面積の損失を受入れる という現在では困難なことが要求される。 − チップ周縁の周りに多数のボンドパッドを配置する
と、貴重なシリコの可用面積を消費する。 − チップ周縁の周りに多数のボンドパッドを配置する
には、 ・ ボンドパッド面積を縮小させ、 ・ ボンドパッドピッチを縮小させ、 ・ 縮小したボンドパッド面積内に適合するようにワイ
ヤーボールを縮小させ、そして ・ ボールをパッド領域内に精密に心合わせするよう
に、自動化ボンダーのプログラムを厳格にする という現在の傾向を必要とする。 − リードの数が増加し続けているリードフレームを予
め製造することは、 ・ 内側リードの幅を縮小させ、 ・ 内側リードのピッチを縮小させ、そして ・ 最小化された内側リード上にステッチボンドを配置
する という現在の困難さの原因となる。
【００３５】図２は、以上に列挙した公知技術の欠点を
解消するための本発明の改革を要約したものである。図
２は、本発明により開示される設計及び製造特色を有す
るＩＣチップの一部分（全体を２００で示す）の簡易斜
視図である。半導体基体２０１は、第１の（“能動”）
表面２０１ａ、及び第２の（“受動”）表面２０１ｂを
有している。第２の表面２０１ｂは、予め製造されたリ
ードフレーム（典型的には、銅、銅合金、または鉄・ニ
ッケル合金であり、約100乃至300μｍの厚みである）の
チップマウントパッド（図２には示してない）に取付け
られている。図２には、複数の（通常は、14乃至600本
以上）のリードの中て、電力供給に使用され、ＩＣチッ
プの近くに配置されている幾つかのリードフレームセグ
メントのチップ２２０ａ、２２０ｂ、…だけが示されて
いる。
【００３６】チップの第１の表面２０１ａ内に埋め込ま
れているのは、ＩＣの複数の能動素子である（近代的な
ＩＣでは能動素子の数は多く、屡々百万を越え、しかも
横方向及び垂直方向寸法は小型化されている）。本発明
によれば、図２に示されている能動素子２０２ａ乃至２
０２ｎ、及び２０３ａ乃至２０３ｎは、ＩＣ機能がそれ
を許す限り、それらが共用する電源に従って編成されて
いる。全ての能動素子２０２ａ乃至２０２ｎは一方の電
力用電流端子（例えば、入力端子）を共用し、全ての能
動素子２０３ａ乃至２０３ｎは他方の電力用電流端子
（例えば、出力端子）を共用している。図２において
は、電力用電流は、素子２０２ａから素子２０３ａへ流
れ、…、そして素子２０２ｎから素子２０３ｎへ流れ
る。図２では、相互接続ラインは破線でその輪郭が表さ
れている。例えば、能動素子２０２ａから能動素子２０
３ａまでの相互接続は２０４ａで示され、…、能動素子
２０２ｎから能動素子２０３ｎまでの相互接続は２０４
ｎで示されている。
【００３７】図２に示すように、半導体基体２０１の第
１の表面２０１ａは、従ってこの表面内に埋め込まれて
いるＩＣは、保護オーバーコート２３０で均一にカバー
されている。好ましくは、オーバーコートは0.4乃至1.5
μｍ厚であり、機械的に強く且つ電気絶縁性であり、そ
して水分不可入性である。好ましい材料は、窒化シリコ
ン、酸窒化シリコン、シリコン・炭素合金、及びそれら
をサンドウィッチしたフィルムを含む。ある用途では、
ポリイミド層を使用することができる。
【００３８】本発明にとっては、電力分配ラインのネッ
トワークを、保護オーバーコート２３０の露出した表面
上に、そしてＩＣの能動素子の実質的に垂直上方に位置
するように堆積させることが特に重要である。図２に
は、１つの電力分配ラインが番号２５１で示されてお
り、別のラインが番号２５２で示されている。材料構造
及び組成、並びに製造プロセスに関しては後述する。
【００３９】更に、本発明にとっては、電力分配ライン
の下方の選択された能動素子を、導電的に、そして垂直
に電力ラインに接続することが非常に重要である。好ま
しくは、この接続は、能動素子の金属化層と電力分配ラ
インとに接触されている金属が充填されたバイアによっ
て行う。バイア２６０は、標準フォトリソグラフィック
技術を使用してオーバーコート２３０をパターン化し、
エッチングすることによって形成させる。次いで、以下
に説明するように、電力ライン金属化層を堆積させる際
にバイアを金属で充填する。
【００４０】堆積されたライン２５１及び２５２の最も
外側の金属は、ボンド可能な（そして以下に説明するよ
うに、はんだ付け可能な）材料から選択される。この最
も外側の金属を、導電体がリードフレームのリードチッ
プに接続する。図２においては、電気的な相互接続に好
ましい技術として、ワイヤーボンディング（ワイヤー
は、純粋な、または合金にされた金、銅、またはアルミ
ニウムであることが好ましく、直径は約20乃至30μｍで
ある）が選択されている。ボール２０８及び２０９がそ
れぞれライン２５１及び２５２に取付けられ、ステッチ
２１０及び２１１がそれぞれリードチップ２２０ａ及び
２２０ｂに取付けられている。本発明にとって重要なの
は、近年のワイヤーボンディングの技術的進歩により、
厳格に制御されたワイヤーループ及びループ形状を形成
できるようになったことである。例えば、図２のループ
２４０は、ループ２４１よりも遙かに長く示されてい
る。今日のボンダーを用いれば、7.5ｍｍ、またはそれ
以上の長さでさえも達成される。このような進歩は、例
えば米国ペンシルバニア州ウィロウグローブのKulicke&
Soffa製のコンピュータ化ボンダー、または米国テキサ
ス州ダラスのTexas Instruments製のABACUSSAに見出す
ことができる。空気によって所定の、そしてコンピュー
タ制御された手法で毛管を運動させると、正確に限定さ
れた形状のワイヤールーピングが得られる。例えば、丸
められた、台形の、線形の、または特注のループ通路を
形成させることができる。
【００４１】ライン２５１及び２５２として堆積される
電力分配金属化層の好ましい構造は、保護オーバーコー
ト２３０及びバイア２６０の底に結合されているシード
金属層と、それに続く第１の比較的薄い応力吸収金属層
と、第２の比較的薄い応力吸収金属層と、最後に最も外
側のボンド可能な金属層とからなる。好ましくは、シー
ド金属層は、タングステン、チタン、窒化チタン、モリ
ブデン、クロム、及びそれらの合金からなるグループか
ら選択する。シード金属層は導電性であり、ＩＣ能動素
子の金属化層及び保護オーバーコートの両方への付着を
与え、その上面の露出された部分を電気めっきすること
を可能にし、その次の応力吸収金属が素子の金属化層へ
移動するのを防ぐ。シード金属層の厚みは、約100乃至5
00ｎｍである。代替として、シード金属層は２つの金属
層からなることができる。第２の金属の例は銅であり、
それは、銅がその後の電気めっきのための適当な表面を
与えるからである。
【００４２】本発明にとって好ましくは、単一のシード
層を、応力吸収バッファとして信頼できるように働かせ
るのに十分に大きい厚みを有する耐熱金属で形成するこ
とができる。約200乃至500ｎｍ、好ましくは約300ｎｍ
の厚みが満足できるものである。応力吸収のための最適
の厚みは、選択された金属だけに依存するのではなく、
選択された堆積技術、堆積速度、及び堆積時間中のシリ
コン基体の温度にも依存する（何故ならば、これらのパ
ラメータが、堆積される層の微小結晶度を決定するから
である）。例えば、タングステンのスパッタ堆積を使用
する場合、周囲温度においてシリコン基体上に約４乃至
５ｎｍ／ｓの速度で層形成させ、厚みが少なくとも300
ｎｍに達した時に約70℃に上昇させることが好ましいこ
とを見出した。このようにして得られたタングステン微
小結晶は、アセンブリ中のワイヤーボンディングプロセ
ス中に、それらが応力吸収“ばね”として信頼できるよ
うに働く平均サイズ及び分布を有している。
【００４３】応力吸収層を堆積させるためには、電気め
っきプロセスを使用することが有利である。第１の応力
吸収金属層の例は、銅である。約２から35μｍまでの範
囲内にあるその厚みは、その後のボンディングワイヤー
のような接続導体の結合のために、該層を機械的に強い
支持層にする。第２の応力吸収金属層の例は、約１から
５μｍまでの厚みのニッケルである。
【００４４】最も外側の層は、冶金学的にボンド可能及
び／またははんだ付け可能であることを指摘しておくべ
きである。もし選択された接続方法がワイヤーボンディ
ングであり（図２に示すように）、最も外側の層をボン
ド可能にすべきであれば、選択される好ましい金属は、
純粋なまたは合金にされたアルミニウム、金、パラジウ
ム、及び銀を含む。もし接続方法にはんだ付けが選択さ
れ、最も外側の層をはんだ付け可能にすべきであれば、
選択される好ましい金属は、パラジウム、金、銀、及び
白金を含む。何れの場合も、厚みは500乃至2800ｎｍの
範囲内である。層の数、材料の選択及びそれらの厚み、
及び堆積プロセスは、特定のデバイスの要望に合わせて
変化させることができる。
【００４５】ネットワークまたは分配ラインのめっきパ
ターンは、どのような所望レイアウトをも形成させるこ
とができる。図２の例から明らかなように、コネクタラ
インパターンは、細長くした、または直線の形状を有す
ることができる。しかしながら、素子の金属化層へのバ
イアの垂直上方を延びていることがその機能である。そ
れ以外として、コネクタラインパターンを幾何学的にバ
イアの直接領域を越えて伸ばし、（例えば、特別な大直
径ボンディングワイヤー、またははんだボールを受入れ
るための十分な面積を提供するために）広げた部分内へ
拡張させることができる。これらの結合“パッド”も、
ウェッジボンドまたはステッチボンドを取付けるのに、
同じように適切である。
【００４６】先に指摘したように、最も外側のライン層
は、それがはんだ付け可能であるように選択することが
できる。そのようにすることによって、標準リフロー技
術によってはんだボールをそれに取付けることができ
る。しかしながら、バンプ形成及びその後の外部パッケ
ージまたは基板への取付け中にフリップチップバンプを
限定された面積及び形状に保つために、各はんだボール
毎に開口を有する付加的なはんだマスク、またはポリイ
ミド層の使用が屡々望ましいことが前記米国特許出願第
09/611,623号及び同第60/221,051号に開示されている。
【００４７】ＩＣの能動素子から解放される熱エネルギ
の散逸を改善するために、分配ラインの位置合わせを使
用できることを述べておくべきである。これは、“外部
世界”への接続手段としてはんだバンプを使用し、熱散
逸のための熱通路及び熱抵抗を最小にする場合に特に然
りである。
【００４８】ＩＣの信号入力／出力を動作させるため
に、保護オーバーコート内に付加的な窓を設け、下方に
位置するコンタクトパッド金属化層を露出させる必要が
ある。次いで、ワイヤーボンドまたははんだボールを、
これらの窓に付着させる。これらの窓、及びそれらの関
連ワイヤーボンドは、図２には示されていない。
【００４９】保護オーバーコート上に堆積された少なく
とも幾つかのライン、及び分配ネットワークの部分をパ
ターン化し、接地電位を分配するために専用できること
も述べておくべきである。
【００５０】以上に本発明を例示のための実施の形態を
参照して説明したが、この説明は本発明を限定する意図
の下になされたものではない。当分野に精通していれ
ば、以上の説明から、図示実施の形態のさまざまな変更
及び組合せ、並びに本発明の他の実施の形態が明白であ
ろう。
【００５１】例として、本発明は、シリコン、シリコン
・ゲルマニウム、ガリウム・ヒ素、または集積回路製造
に使用される他の何等かの半導体材料の基体内に製造さ
れる集積回路をカバーする。
【００５２】別の例として、本発明は一般的に、ＩＣチ
ップ表面内に集積される回路構造、回路の電力分配機
能、並びに他の部分または“外部世界”へ接続する手段
からなる半導体集積回路をカバーする。電力分配ライン
の位置は、それらが分配ラインの好ましくは垂直下方の
能動素子への電力電流の制御及び分配を行うように選択
される。
【００５３】従って、特許請求の範囲は、これらの変更
または実施の形態の何れをも包含することを意図してい
る。
【００５４】以上の記載に関連して、以下の各項を開示
する。
【００５５】１．リードフレーム上に取付けられた集積
回路において、前記チップの表面上に堆積され、前記回
路の能動素子の直上に位置している電力分配ラインのネ
ットワークを備え、前記ラインは、前記ラインの下方に
位置する選択された能動素子に導電的に、そして垂直に
接続され、且つ、導体によって前記リードフレームのセ
グメントにも接続されており、それによって、回路電力
分配ライン及び導体パッドが占める面積を節約し、回路
設計の柔軟性、及びアセンブリ可製造性を得、そして前
記セグメントの入力／出力数を減少させる、ことを特徴
とする集積回路チップ。
【００５６】２． チップ表面上に付加的な導体ネット
ワークを有する半導体デバイスにおいて、集積回路の電
力分配がリードフレームの電力分配と組合されており、
前記半導体デバイスは、第１及び第２の表面を有する半
導体チップと、前記第１のチップ表面上に製造されてい
る集積回路と、を備え、前記回路は、能動素子、及び少
なくとも１つの金属層を有し、機械的に強く且つ電気的
に絶縁性のオーバーコートによって保護されており、前
記オーバーコートは、前記少なくとも１つの金属層と接
触するための複数の金属が充填されたバイア、及び回路
コンタクトパッドを露出させるための複数の窓を有し、
前記半導体デバイスは、前記オーバーコート上に堆積さ
れ、前記能動素子の実質的に垂直上方に位置するライン
のネットワークにパターン化されている導電性フィルム
を更に備え、前記フィルムは、前記バイアと接触してお
り、少なくとも１つの応力吸収フィルム、及び非腐食性
であり且つ冶金学的に結合可能な最も外側のフィルムを
有し、前記ネットワークは、電力電流及び接地電位を分
配するようにパターン化されており、前記半導体デバイ
スは、チップマウントパッド、電気信号を扱う第１の複
数のセグメント、及び電力及び接地を扱う第２の複数の
セグメントを有するリードフレームを更に備え、前記第
２のチップ表面は、前記チップマウントパッドに取付け
られており、前記半導体デバイスは、前記チップコンタ
クトパッドを前記第１の複数のセグメントに接続する電
気導体と、前記ネットワークラインを前記第２の複数の
セグメントに接続する電気導体と、を更に備えているこ
とを特徴とする半導体デバイス。
【００５７】３． 前記チップは、シリコン、シリコン
・ゲルマニウム、ガリウム・ヒ素、及び電子デバイス製
造に一般的に使用されている他の何等かの半導体材料か
らなるグループから選択されることを特徴とする前記
２．に記載のデバイス。
【００５８】４．前記回路は、水平方向に、及び垂直方
向に配列されている複数の能動及び受動電子素子を備え
ていることを特徴とする前記２．に記載のデバイス。
【００５９】５．前記集積回路は複数の金属化層を備
え、前記層の少なくとも１つは、純粋なまたは合金にさ
れた銅、アルミニウム、ニッケル、または耐熱金属で形
成されていることを特徴とする前記２．に記載のデバイ
ス。
【００６０】６．前記オーバーコートは、窒化シリコ
ン、酸窒化シリコン、シリコン・炭素合金、ポリイミ
ド、及びそれらがサンドウィッチされたフィルムからな
るグループから選択された材料からなることを特徴とす
る前記２．に記載のデバイス。
【００６１】７．前記リードフレームは、銅、銅合金、
アルミニウム、鉄・ニッケル合金、またはアンバーから
なるグループから選択されたシート状材料から予め製造
されていることを特徴とする前記２．に記載のデバイ
ス。
【００６２】８．前記チップ、チップマウントパッド、
電気導体、及び前記リードフレームセグメントの少なく
とも一部分を包み込んでいるカプセル封じを更に備えて
いることを特徴とする前記２．に記載のデバイス。
【００６３】９．前記カプセル封じは、トランスファ成
形プロセスで製造されたポリマーコンパウンドからなる
ことを特徴とする前記８．に記載のデバイス。
【００６４】１０．前記カプセル封じ内に含まれないリ
ードフレームセグメント部分は、外部部品にはんだ付け
可能なリードまたはピンとして成形されていることを特
徴とする前記８．に記載のデバイス。
【００６５】１１．前記ライン及びコンタクトパッド
は、はんだボールによって外部部品に取付けられること
を特徴とする前記２．に記載のデバイス。
【００６６】１２．前記冶金学的結合は、ワイヤーボー
ル及びステッチボンディング、リボンボンディング、及
びはんだ付けからなることを特徴とする前記２．に記載
のデバイス。
【００６７】１３．前記導電性フィルムは、銅、ニッケ
ル、アルミニウム、タングステン、チタン、モリブデ
ン、クロム、及びそれらの合金からなるグループから選
択された少なくとも１つの応力吸収金属層を備えている
ことを特徴とする前記２．に記載のデバイス。
【００６８】１４．前記最も外側の金属層は、純粋なま
たは合金にされた金、パラジウム、銀、白金、及びアル
ミニウムからなるグループから選択されることを特徴と
する前記２．に記載のデバイス。
【００６９】１５．前記導体は、ボンディングワイヤ
ー、ボンディングリボン、またははんだボールであるこ
とを特徴とする前記２．に記載のデバイス。
【００７０】１６．前記ボンディングワイヤーは、純粋
なまたは合金にされた金、銅、及びアルミニウムからな
るグループから選択されることを特徴とする前記１５．
に記載のデバイス。
【００７１】１７．前記はんだボールは、純粋な錫、錫
／銅、錫／インジウム、錫／銀、錫／ビスマス、錫／鉛
を含む合金、及び導電性接着コンパウンドからなるグル
ープから選択されることを特徴とする前記１５．に記載
のデバイス。
【００７２】１８．前記ラインのネットワークは更に、
外部電気接点のために適する選択されたセグメントに電
気的に接続されていることを特徴とする前記２．に記載
のデバイス。
【００７３】１９．前記ラインのネットワークは、前記
金属が充填されたバイアと共に、前記能動回路素子間に
電力を分配することを特徴とする前記２．に記載のデバ
イス。
【００７４】２０．第１及び第２の表面を有する半導体
チップを含む半導体デバイスを製造する方法において、
能動素子、少なくとも１つの金属層、及び機械的に強く
且つ電気絶縁性の保護オーバーコートを含む集積回路
を、前記第１のチップ表面上に形成させるステップと、
前記少なくとも１つの金属層へアクセスするための複数
のバイアを、前記オーバーコートを通して形成させるス
テップと、少なくとも１つの応力吸収フィルムと、非腐
食性であり且つ冶金学的に結合可能な最も外側のフィル
ムとを有する金属フィルムのスタックを、前記オーバー
コート上に堆積させることによって前記バイアを充填す
るステップと、前記フィルムを、ラインが前記能動素子
の実質的に垂直上方に位置して電力電流の配分に適する
ようなラインのネットワークにパターン化するステップ
と、前記オーバーコート内に複数の窓を形成させて回路
コンタクトパッドを露出させるステップと、チップマウ
ントパッド、電気信号に適する第１の複数のセグメン
ト、及び電力及び接地に適する第２の複数のセグメント
を備えている予め製造されたリードフレームを準備する
ステップと、前記チップを前記チップマウントパッドに
取付けるステップと、電気導体を、前記回路コンタクト
パッド及び前記第１の複数のセグメントに取付けるステ
ップと、電気導体を、前記ラインのネットワーク及び前
記第２の複数のセグメントに取付けるステップと、を含
むことを特徴とする方法。
【００７５】２１．前記電気導体を前記コンタクトパッ
ド及び前記ネットワークのラインに取付けるステップ
は、ワイヤーまたはリボンを前記コンタクトパッド及び
ラインのネットワークにボンディングするか、またはは
んだボールを前記コンタクトパッド及びラインのネット
ワークにリフローさせるの何れかのステップからなるこ
とを特徴とする前記２０．に記載の方法。
【００７６】２２．前記チップ、チップマウントパッ
ド、電気導体、及び前記リードフレームセグメントの少
なくとも一部分を、パッケージにカプセル封じするステ
ップを更に含むことを特徴とする前記２０．に記載の方
法。
【００７７】２３．前記コンタクトパッド及びラインの
ネットワークを、はんだボールによって外部部品に取付
けるステップを更に含むことを特徴とする前記２０．に
記載の方法。
【００７８】２４．リードフレーム上に取付けられた集
積回路（ＩＣ）チップ２００は、チップの表面上に堆積
された電力分配ライン２５１、２５２のネットワークを
有する。これらのラインは、ＩＣの能動素子２０２、２
０３の上方に位置し、金属が充填されたバイア２６０に
よってラインの下方の選択された能動素子に垂直に接続
され、また導体２４０、２４１によってリードフレーム
のセグメントに接続される。このネットワークは、従来
の電力分配相互接続の殆どを、回路レベルから新たに形
成された表面ネットワークへ再配置し、それによって実
質的な量のシリコン可用面積を節約し、ＩＣ面積を縮小
させることを可能にする。これらのバイアは他の位置へ
容易に再設計することが可能であるから、金属が充填さ
れたバイアによってこのネットワークは選択された能動
素子に電気的に接続され、ＩＣ設計者には新しい設計自
由度が与えられる。このネットワークは、電力供給専用
のボンドパッドの殆どを、従来のチップ周縁に沿う整列
から新たに形成されたボンド可能なライン上へ再配置
し、それによってかなりな付加的な量のシリコン可用面
積を節約し、ボンディングマシンをそれらの極めて厳格
なコネクタ配置から自由にし、取付け規則を遙かに緩和
されたボンディングプログラムにする。このネットワー
クは、ウェーハ処理において、電力電流及び接地電位を
供給するのに特に適する金属層のシーケンスとして堆積
され、パターン化される。このネットワークは、取付け
可能な最も外側の金属表面を有し、ネットワーク部分が
ボンディングワイヤーのボールまたははんだを取付ける
のに便利なパッドを形成するように配置されている。
【図面の簡単な説明】
【図１】従来技術による集積回路チップの一部分の簡易
化した概要斜視図であって、ボンドパッドに取付けら
れ、リードフレームの部分に接続されているボンディン
グワイヤーを示している。
【図２】本発明による集積回路チップの一部分の簡易化
した概要斜視図であって、回路の電力分配機能及びリー
ドフレームを統合した表面構造を示している。
【符号の説明】
１００ 従来技術のＩＣチップの一部分 １０１、２０１ 半導体基体 １０４、１０５ 電力ライン １０６、１０７ 端子 １０８、１０９、２０８、２０９ ボール １１０、１２０、２２０ リードチップ １１０ａ、ｂ、１１１ａ、ｂ ステッチ １２０、２２０ 保護オーバーコート １４０ ワイヤースパン ２００ 本発明のＩＣチップの一部分 ２４０、２４１ ループ ２５１、２５２ 電力分配ライン ２６０ バイア

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム上に取付けられた集積回
    路において、 前記チップの表面上に堆積され、前記回路の能動素子の
    直上に位置している電力分配ラインのネットワークを備
    え、 前記ラインは、前記ラインの下方に位置する選択された
    能動素子に導電的に、そして垂直に接続され、且つ、導
    体によって前記リードフレームのセグメントにも接続さ
    れており、 それによって、回路電力分配ライン及び導体パッドが占
    める面積を節約し、回路設計の柔軟性、及びアセンブリ
    可製造性を得、そして前記セグメントの入力／出力数を
    減少させる、ことを特徴とする集積回路チップ。
  2. 【請求項２】 第１及び第２の表面を有する半導体チッ
    プを含む半導体デバイスを製造する方法において、 能動素子、少なくとも１つの金属層、及び機械的に強く
    且つ電気絶縁性の保護オーバーコートを含む集積回路
    を、前記第１のチップ表面上に形成させるステップと、 前記少なくとも１つの金属層へアクセスするための複数
    のバイアを、前記オーバーコートを通して形成させるス
    テップと、 少なくとも１つの応力吸収フィルムと、非腐食性であり
    且つ冶金学的に結合可能な最も外側のフィルムとを有す
    る金属フィルムのスタックを、前記オーバーコート上に
    堆積させることによって前記バイアを充填するステップ
    と、 前記フィルムを、ラインが前記能動素子の実質的に垂直
    上方に位置して電力電流の配分に適するようなラインの
    ネットワークにパターン化するステップと、 前記オーバーコート内に複数の窓を形成させて回路コン
    タクトパッドを露出させるステップと、 チップマウントパッド、電気信号に適する第１の複数の
    セグメント、及び電力及び接地に適する第２の複数のセ
    グメントを備えている予め製造されたリードフレームを
    準備するステップと、 前記チップを前記チップマウントパッドに取付けるステ
    ップと、 電気導体を、前記回路コンタクトパッド及び前記第１の
    複数のセグメントに取付けるステップと、 電気導体を、前記ラインのネットワーク及び前記第２の
    複数のセグメントに取付けるステップと、を含むことを
    特徴とする方法。
JP2001316327A 2000-10-13 2001-10-15 回路及びリードフレームの電力分配機能をチップ表面に集積した回路構造 Pending JP2002164383A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24045200P 2000-10-13 2000-10-13
US60/240452 2000-10-13

Publications (1)

Publication Number Publication Date
JP2002164383A true JP2002164383A (ja) 2002-06-07

Family

ID=22906581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001316327A Pending JP2002164383A (ja) 2000-10-13 2001-10-15 回路及びリードフレームの電力分配機能をチップ表面に集積した回路構造

Country Status (6)

Country Link
US (2) US6972484B2 (ja)
EP (1) EP1198004A3 (ja)
JP (1) JP2002164383A (ja)
KR (1) KR100801360B1 (ja)
CN (1) CN1269212C (ja)
TW (1) TW531867B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
TWI368974B (en) * 2004-11-12 2012-07-21 Chippac Inc Ball-on-trace wire bond interconnection
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7737564B2 (en) * 2006-01-19 2010-06-15 Lsi Corporation Power configuration method for structured ASICs
US20070187808A1 (en) * 2006-02-16 2007-08-16 Easic Corporation Customizable power and ground pins
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
CN101510535B (zh) * 2009-04-03 2010-11-03 智原科技股份有限公司 用于实现芯片的输出入单元及实现一芯片的制造方法
US8572840B2 (en) 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
US8304868B2 (en) 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
KR101398017B1 (ko) * 2012-09-12 2014-05-28 앰코 테크놀로지 코리아 주식회사 엠엘에프형 반도체 패키지 및 그 제조 방법
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10283462B1 (en) * 2017-11-13 2019-05-07 Micron Technology, Inc. Semiconductor devices with post-probe configurability
US10483241B1 (en) 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability
DE202018004354U1 (de) * 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
US10867991B2 (en) * 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226564A (ja) * 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
KR950010762B1 (ko) * 1993-10-14 1995-09-22 엘지전자주식회사 아날로그 디지탈 변환 데이타의 안정화 방법
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置
KR0145394B1 (ko) * 1995-06-29 1998-07-01 김광호 전원 공급용 리드가 분리된 리드 온 칩용 리드프레임 및 그를 이용한 리드 온 칩 패키지와 버스바를 갖지 않으며 전원 공급용 리드가 분리된 리드 온 칩용 리드프레임 및 그를 이용한 리드 온 칩 패키지
JP3387282B2 (ja) * 1995-08-03 2003-03-17 日産自動車株式会社 半導体装置の構造及びその製造方法
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
JPH09321214A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 半導体装置
US6033937A (en) * 1997-12-23 2000-03-07 Vlsi Technology, Inc. Si O2 wire bond insulation in semiconductor assemblies
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device

Also Published As

Publication number Publication date
EP1198004A3 (en) 2003-10-01
CN1355567A (zh) 2002-06-26
TW531867B (en) 2003-05-11
CN1269212C (zh) 2006-08-09
KR100801360B1 (ko) 2008-02-05
US7060607B2 (en) 2006-06-13
US20020043712A1 (en) 2002-04-18
EP1198004A2 (en) 2002-04-17
US6972484B2 (en) 2005-12-06
US20050248027A1 (en) 2005-11-10
KR20020029644A (ko) 2002-04-19

Similar Documents

Publication Publication Date Title
US7060607B2 (en) Circuit method integrating the power distribution functions of the circuits and leadframes into the chip surface
US6818976B2 (en) Bumped chip carrier package using lead frame
US7592246B2 (en) Method and semiconductor device having copper interconnect for bonding
EP1176640B1 (en) Contact structure of an integrated power circuit
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US6891273B2 (en) Semiconductor package and fabrication method thereof
US20020114143A1 (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US7795072B2 (en) Structure and method of high performance two layer ball grid array substrate
US7781873B2 (en) Encapsulated leadframe semiconductor package for random access memory integrated circuits
US8304864B2 (en) Lead frame routed chip pads for semiconductor packages
US6784539B2 (en) Thermally enhanced semiconductor chip having integrated bonds over active circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080204