JP3014020B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3014020B2 JP3014020B2 JP5343495A JP34349593A JP3014020B2 JP 3014020 B2 JP3014020 B2 JP 3014020B2 JP 5343495 A JP5343495 A JP 5343495A JP 34349593 A JP34349593 A JP 34349593A JP 3014020 B2 JP3014020 B2 JP 3014020B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- bump
- solder
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にバンプを有する半導体装置の製造方法に関
する。
に関し、特にバンプを有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】従来、半導体装置の製造におけるフリッ
プチップ接続方法は、半田バンプをフラックスの粘着に
より仮接続し、その後溶融接続する方法と、導電性樹脂
を使用した接続方法が一般に実施されている。前者の方
法は、図５に示すように、フラックス（５）の粘着によ
り、半導体チップ（１）の半田バンプ（２）と回路基板
（４）のパッドメタル（３）を仮接続した後、溶融接続
を実施している。その後、電気的検査を実施し、不良半
導体チップに対して、半田バンプを加熱溶融して、不良
半導体チップを取り外し、リペアを実施している。
プチップ接続方法は、半田バンプをフラックスの粘着に
より仮接続し、その後溶融接続する方法と、導電性樹脂
を使用した接続方法が一般に実施されている。前者の方
法は、図５に示すように、フラックス（５）の粘着によ
り、半導体チップ（１）の半田バンプ（２）と回路基板
（４）のパッドメタル（３）を仮接続した後、溶融接続
を実施している。その後、電気的検査を実施し、不良半
導体チップに対して、半田バンプを加熱溶融して、不良
半導体チップを取り外し、リペアを実施している。
【０００３】又、後者の接続方法については、例えば、
特開昭６３−３０８９２５号に提案されており、図６に
示すように基板（１）の配線パターン（２）上に導電性
低融点樹脂フィルム（３）を置き、レーザ（５）等によ
り、バンプを形成する部分を加熱し、フィルムを溶融さ
せ転写又は機械的圧力によりバンプを形成している。そ
して、バンプ形成部分に接着剤（６）を塗布し、バンプ
と半導体チップ（７）の接続端子とを位置合わせして、
１２０〜１５０℃加熱、５kg／cm2 で加圧して、樹脂を
溶融させ、導電粒子のみを接続部に残し、その後紫外線
を１５秒間照射して硬化させている。そして接続した半
導体チップの不良半導体チップに対して、４００℃で加
熱し、取り外した後、良品チップを供給している。
特開昭６３−３０８９２５号に提案されており、図６に
示すように基板（１）の配線パターン（２）上に導電性
低融点樹脂フィルム（３）を置き、レーザ（５）等によ
り、バンプを形成する部分を加熱し、フィルムを溶融さ
せ転写又は機械的圧力によりバンプを形成している。そ
して、バンプ形成部分に接着剤（６）を塗布し、バンプ
と半導体チップ（７）の接続端子とを位置合わせして、
１２０〜１５０℃加熱、５kg／cm2 で加圧して、樹脂を
溶融させ、導電粒子のみを接続部に残し、その後紫外線
を１５秒間照射して硬化させている。そして接続した半
導体チップの不良半導体チップに対して、４００℃で加
熱し、取り外した後、良品チップを供給している。
【０００４】
【発明が解決しようとする課題】このような従来のフリ
ップチップ接続方法において、フラックスの粘着で仮接
続した半田バンプの接続では、粘着だけによる仮接続な
ので、半田バンプの高さばらつき、フラックスの塗布膜
の厚さばらつきが要因で、半田バンプと基板パットメタ
ルが接触しない箇所が発生する。そのため、溶融接続後
に接続オープン不良を起こしやすい。又、仮接続強度が
小さいため位置ずれが発生してしまう。更に、複数のチ
ップを１つの回路基板に搭載した場合、不良半導体チッ
プのリペアをする際に、半田バンプ材料を溶融して不良
半導体チップを取り外すことになるので、良品チップに
余計な熱ストレスが加わり、接続信頼性を劣化させると
いう問題があった。又導電性樹脂を使用した接続の場合
においても、リペア温度が４００℃と高いため、熱スト
レスが加わり、接続信頼性を劣化させるという問題点が
あった。更にリペア時に接着剤を除去しなければならな
いため、リペアプロセスが複雑であった。又、導電性樹
脂を使用した接続は、金属間接続に比べ、接続抵抗が不
安定で高いため、高速化を目的とした半導体チップには
不向きであるという欠点があった。
ップチップ接続方法において、フラックスの粘着で仮接
続した半田バンプの接続では、粘着だけによる仮接続な
ので、半田バンプの高さばらつき、フラックスの塗布膜
の厚さばらつきが要因で、半田バンプと基板パットメタ
ルが接触しない箇所が発生する。そのため、溶融接続後
に接続オープン不良を起こしやすい。又、仮接続強度が
小さいため位置ずれが発生してしまう。更に、複数のチ
ップを１つの回路基板に搭載した場合、不良半導体チッ
プのリペアをする際に、半田バンプ材料を溶融して不良
半導体チップを取り外すことになるので、良品チップに
余計な熱ストレスが加わり、接続信頼性を劣化させると
いう問題があった。又導電性樹脂を使用した接続の場合
においても、リペア温度が４００℃と高いため、熱スト
レスが加わり、接続信頼性を劣化させるという問題点が
あった。更にリペア時に接着剤を除去しなければならな
いため、リペアプロセスが複雑であった。又、導電性樹
脂を使用した接続は、金属間接続に比べ、接続抵抗が不
安定で高いため、高速化を目的とした半導体チップには
不向きであるという欠点があった。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するためのもので、半田バンプを有する半導体チップ
をパッドメタルを有する回路基板上に実装接続する半導
体装置の製造方法において、半田バンプを半田バンプの
溶融温度より低い温度に保ちながらパッドメタルに加圧
して、半田バンプとパッドメタルとを仮接続した状態で
電気的検査を行い、しかる後、半田バンプを溶融し半田
バンプとパッドメタルとの本接続を行うことを特徴とす
る半導体装置の製造方法である。また、本発明は上記半
導体装置の製造方法で、電気的検査の結果、不良半導体
チップに対して、本接続前にリペアを実施するものであ
り、また電気的検査工程前に、加圧により半田バンプに
変形をおこして仮接続するものであり、さらに、本接続
は加熱のみで行うことを特徴とするものである。
決するためのもので、半田バンプを有する半導体チップ
をパッドメタルを有する回路基板上に実装接続する半導
体装置の製造方法において、半田バンプを半田バンプの
溶融温度より低い温度に保ちながらパッドメタルに加圧
して、半田バンプとパッドメタルとを仮接続した状態で
電気的検査を行い、しかる後、半田バンプを溶融し半田
バンプとパッドメタルとの本接続を行うことを特徴とす
る半導体装置の製造方法である。また、本発明は上記半
導体装置の製造方法で、電気的検査の結果、不良半導体
チップに対して、本接続前にリペアを実施するものであ
り、また電気的検査工程前に、加圧により半田バンプに
変形をおこして仮接続するものであり、さらに、本接続
は加熱のみで行うことを特徴とするものである。
【０００６】
【作用】本発明においては、フリップチップ接続方法と
して金属バンプ付き半導体チップと回路基板のパッドメ
タルとを、仮接続する際に、加熱・加圧力・加圧時間を
調節することにより、バンプ材料を変形させ、すべての
バンプと回路基板のパッドメタルを接触させ金属間拡散
接続を実施するもので、次のような作用をするものであ
る。 １．金属間拡散仮接続を実施しているので、仮接続実施
後、位置ずれすることなく容易に電気的検査が可能とな
る。 ２．仮接続時に、バンプの高さがレベリングされ、加圧
時間を調節することにより確実に、すべてのバンプとパ
ッドメタルが接触、接続できるため、溶融接続後に接続
オープン不良が発生しない。 ３．不良半導体チップのリペアが金属バンプの融点より
低い仮接続温度で容易に実施できるので、複数のチップ
を搭載した場合においても良品チップに対して、低熱ス
トレスで、接続信頼性が向上する。
して金属バンプ付き半導体チップと回路基板のパッドメ
タルとを、仮接続する際に、加熱・加圧力・加圧時間を
調節することにより、バンプ材料を変形させ、すべての
バンプと回路基板のパッドメタルを接触させ金属間拡散
接続を実施するもので、次のような作用をするものであ
る。 １．金属間拡散仮接続を実施しているので、仮接続実施
後、位置ずれすることなく容易に電気的検査が可能とな
る。 ２．仮接続時に、バンプの高さがレベリングされ、加圧
時間を調節することにより確実に、すべてのバンプとパ
ッドメタルが接触、接続できるため、溶融接続後に接続
オープン不良が発生しない。 ３．不良半導体チップのリペアが金属バンプの融点より
低い仮接続温度で容易に実施できるので、複数のチップ
を搭載した場合においても良品チップに対して、低熱ス
トレスで、接続信頼性が向上する。
【０００７】
【実施例】本発明の実施例を添付図面を参照しながら説
明する。図１は、本発明のフリップチップ接続フローチ
ャート及び接続断面図である。半田バンプ（２）付き半
導体チップ（１）と、パッドメタル（３）を形成した回
路基板（４）を搭載機（５）を使用して、位置合わせを
実施後（半田バンプ（２）の融点より低い温度で）加熱
・加圧力・加圧時間を調節して、半田バンプ（２）とパ
ッドメタル（３）とを金属間拡散による仮接続を実施す
る。半田は、加熱すると、小さな加圧力で容易に変形す
るので、すべての半田バンプ（２）がレベリングされ、
回路基板のパッドメタル（３）と確実に接触する。
明する。図１は、本発明のフリップチップ接続フローチ
ャート及び接続断面図である。半田バンプ（２）付き半
導体チップ（１）と、パッドメタル（３）を形成した回
路基板（４）を搭載機（５）を使用して、位置合わせを
実施後（半田バンプ（２）の融点より低い温度で）加熱
・加圧力・加圧時間を調節して、半田バンプ（２）とパ
ッドメタル（３）とを金属間拡散による仮接続を実施す
る。半田は、加熱すると、小さな加圧力で容易に変形す
るので、すべての半田バンプ（２）がレベリングされ、
回路基板のパッドメタル（３）と確実に接触する。
【０００８】更に加圧時間を調節し、半田バンプ（２）
とパッドメタル（３）を互いに、金属相互拡散させ、仮
接続を実施する。その結果、金属間拡散接続により、接
続抵抗が小さいため、電気的検査が可能となる。検査
後、不良半導体チップに対しては半田バンプ（２）の溶
融温度より低い温度の仮接続温度で、取り外し、リペア
を実施する。そしてその後半田バンプを溶融して、強固
な接続を得る。図１中のフラックス（６）は、半田バン
プ（２）の酸化物を除去するためのものである。
とパッドメタル（３）を互いに、金属相互拡散させ、仮
接続を実施する。その結果、金属間拡散接続により、接
続抵抗が小さいため、電気的検査が可能となる。検査
後、不良半導体チップに対しては半田バンプ（２）の溶
融温度より低い温度の仮接続温度で、取り外し、リペア
を実施する。そしてその後半田バンプを溶融して、強固
な接続を得る。図１中のフラックス（６）は、半田バン
プ（２）の酸化物を除去するためのものである。
【０００９】次に一例として、Ｐｂ−Ｓｎ合金（鉛−錫
合金）のＰｂ／Ｓｎ＝９５／５wt％（融点約３１４℃）
のバンプを形成した半導体チップと回路基板のパッドメ
タルを下層側からＮｉ（ニッケル）、Ａｕ（金）の構造
とした場合のフリップチップ接続を実施した結果につい
て説明する。Ｐｂ−Ｓｎ合金のＰｂ／Ｓｎ＝９５／５wt
％のバンプと回路基板の上層のパッドメタルＡｕとは、
約１５０℃以上で加熱、加圧すると、容易に相互拡散
し、Ｓｎ−Ａｕ，Ｐｂ−Ａｕの合金層を形成する。一般
にＳｎ−Ａｕ，Ｐｂ−Ａｕは、もろい合金層であるが、
初期的な電気的検査時には問題ない。又、仮接続条件と
しては、温度１５０℃〜２８０℃、加圧力１．０×１０
-4gf／μｍ2 〜５．０×１０-3gf／μｍ2 、加圧時間１
５秒以上が好ましい。この条件によれば、仮接続後及び
溶融接続後に、接続オープンやショートは発生しない。
合金）のＰｂ／Ｓｎ＝９５／５wt％（融点約３１４℃）
のバンプを形成した半導体チップと回路基板のパッドメ
タルを下層側からＮｉ（ニッケル）、Ａｕ（金）の構造
とした場合のフリップチップ接続を実施した結果につい
て説明する。Ｐｂ−Ｓｎ合金のＰｂ／Ｓｎ＝９５／５wt
％のバンプと回路基板の上層のパッドメタルＡｕとは、
約１５０℃以上で加熱、加圧すると、容易に相互拡散
し、Ｓｎ−Ａｕ，Ｐｂ−Ａｕの合金層を形成する。一般
にＳｎ−Ａｕ，Ｐｂ−Ａｕは、もろい合金層であるが、
初期的な電気的検査時には問題ない。又、仮接続条件と
しては、温度１５０℃〜２８０℃、加圧力１．０×１０
-4gf／μｍ2 〜５．０×１０-3gf／μｍ2 、加圧時間１
５秒以上が好ましい。この条件によれば、仮接続後及び
溶融接続後に、接続オープンやショートは発生しない。
【００１０】図２，及び図３は、Ｐｂ−Ｓｎ合金のＰｂ
／Ｓｎ＝９５／５wt％のバンプを使用した場合の仮接続
温度と、仮接続後の接続オープン、ショート発生率の関
係を示したもの、及び、Ｐｂ／Ｓｎ＝９５／５wt％のバ
ンプを使用した場合の仮接続温度と、溶融接続後の接続
オープン、ショート発生率の関係を示したものである。
図２，及び図３は、それぞれＰｂ／Ｓｎ＝９５／５wt％
のバンプ２００個を形成した半導体チップと回路基板の
パッドメタル構造を下層側からＮｉ，Ａｕとしたものと
のフリップチップ仮接続温度と仮接続後（図２）及び溶
融接続後（図３）の接続オープン、ショート発生率を示
したものである。仮接続温度を、１５０℃〜２８０℃で
実施したものでは、仮接続後、溶融接続後とも、接続オ
ープン、ショートは発生していない。又、逆に、従来技
術のように、常温〜１００℃で、電気的に接続されてい
ない仮接続では、溶融接続後に、接続オープン不良を発
生し易い結果が得られている。
／Ｓｎ＝９５／５wt％のバンプを使用した場合の仮接続
温度と、仮接続後の接続オープン、ショート発生率の関
係を示したもの、及び、Ｐｂ／Ｓｎ＝９５／５wt％のバ
ンプを使用した場合の仮接続温度と、溶融接続後の接続
オープン、ショート発生率の関係を示したものである。
図２，及び図３は、それぞれＰｂ／Ｓｎ＝９５／５wt％
のバンプ２００個を形成した半導体チップと回路基板の
パッドメタル構造を下層側からＮｉ，Ａｕとしたものと
のフリップチップ仮接続温度と仮接続後（図２）及び溶
融接続後（図３）の接続オープン、ショート発生率を示
したものである。仮接続温度を、１５０℃〜２８０℃で
実施したものでは、仮接続後、溶融接続後とも、接続オ
ープン、ショートは発生していない。又、逆に、従来技
術のように、常温〜１００℃で、電気的に接続されてい
ない仮接続では、溶融接続後に、接続オープン不良を発
生し易い結果が得られている。
【００１１】図４には、Ｐｂ−Ｓｎ合金のＰｂ／Ｓｎ＝
９５／５wt％のバンプの熱圧縮変形特性の実験データを
示したものである。図中の（１）（２）（３）は、それ
ぞれ（１）Ｐｂ／Ｓｎ＝９５／５wt％のバンプに約１．
２×１０-5gf／μｍ2 で加圧したもの、（２）約１．２
×１０-4gf／μｍ2 で加圧したもの、（３）約６．０×
１０-4gf／μｍ2 で加圧した時のＰｂ／Ｓｎ＝９５／５
wt％バンプの熱圧縮変形率を示している。ここで、熱圧
縮変形率とは、加圧で変形後のバンプ高さをもとのバン
プ高さで割ったものを％で表示したものである。１５０
℃以上で加圧力差の影響が現れることから、Ｐｂ／Ｓｎ
＝９５／５wt％半田は、軟化していることがわかる。お
およそ１．２×１０-4gf／μｍ2 の加圧力で２５０℃で
は、全体の約５％圧縮変形される。図４の実験データか
ら仮接続温度が１５０℃〜２８０℃で：加圧力が１．０
×１０-4gf／μｍ2 〜５．０×１０-3gf／μｍ2 では、
Ｐｂ／Ｓｎ＝９５／５wt％半田バンプは容易に変形し
て、バンプ高さがレベリングされることがわかる。
９５／５wt％のバンプの熱圧縮変形特性の実験データを
示したものである。図中の（１）（２）（３）は、それ
ぞれ（１）Ｐｂ／Ｓｎ＝９５／５wt％のバンプに約１．
２×１０-5gf／μｍ2 で加圧したもの、（２）約１．２
×１０-4gf／μｍ2 で加圧したもの、（３）約６．０×
１０-4gf／μｍ2 で加圧した時のＰｂ／Ｓｎ＝９５／５
wt％バンプの熱圧縮変形率を示している。ここで、熱圧
縮変形率とは、加圧で変形後のバンプ高さをもとのバン
プ高さで割ったものを％で表示したものである。１５０
℃以上で加圧力差の影響が現れることから、Ｐｂ／Ｓｎ
＝９５／５wt％半田は、軟化していることがわかる。お
およそ１．２×１０-4gf／μｍ2 の加圧力で２５０℃で
は、全体の約５％圧縮変形される。図４の実験データか
ら仮接続温度が１５０℃〜２８０℃で：加圧力が１．０
×１０-4gf／μｍ2 〜５．０×１０-3gf／μｍ2 では、
Ｐｂ／Ｓｎ＝９５／５wt％半田バンプは容易に変形し
て、バンプ高さがレベリングされることがわかる。
【００１２】Ｐｂ／Ｓｎ＝９５／５wt％バンプと回路基
板のパッドメタルとの間のＰｂ−Ａｕ，Ｓｎ−Ａｕの合
金層の溶融温度は、仮接続温度と同等になるので、低温
（１５０℃〜２８０℃）で取り外しが可能となる。リペ
ア回数は、それぞれ仮接続温度を１５０℃にした場合、
１０回、２００℃にした場合６回、２８０℃にした場合
３回程度である。上記実施例は、主にＰｂ−Ｓｎ合金の
Ｐｂ／Ｓｎ＝９５／５wt％の半田について説明したが、
本発明のフリップチップ接続方法は本発明の主旨にかな
うものであれば金属材料であればよく、金属バンプとし
ては例えば半田バンプが用いられ、具体的には、Ｐｂ−
Ｓｎ合金の組成がＰｂ／Ｓｎ＝３７／６３wt％、Ａｕ−
Ｓｎ合金では、その組成がＡｕ／Ｓｎ＝８０／２０wt％
等の金属材料にも同様に実施できる。また、バンプの形
成方法、形状等が異なるものにでも同様に実施できる。
板のパッドメタルとの間のＰｂ−Ａｕ，Ｓｎ−Ａｕの合
金層の溶融温度は、仮接続温度と同等になるので、低温
（１５０℃〜２８０℃）で取り外しが可能となる。リペ
ア回数は、それぞれ仮接続温度を１５０℃にした場合、
１０回、２００℃にした場合６回、２８０℃にした場合
３回程度である。上記実施例は、主にＰｂ−Ｓｎ合金の
Ｐｂ／Ｓｎ＝９５／５wt％の半田について説明したが、
本発明のフリップチップ接続方法は本発明の主旨にかな
うものであれば金属材料であればよく、金属バンプとし
ては例えば半田バンプが用いられ、具体的には、Ｐｂ−
Ｓｎ合金の組成がＰｂ／Ｓｎ＝３７／６３wt％、Ａｕ−
Ｓｎ合金では、その組成がＡｕ／Ｓｎ＝８０／２０wt％
等の金属材料にも同様に実施できる。また、バンプの形
成方法、形状等が異なるものにでも同様に実施できる。
【００１３】
【発明の効果】上述のように本発明によれば、フリップ
チップ接続方法が、仮接続を、加熱・加圧力・加圧時間
を調節することによって、バンプを変形させ、すべての
バンプと回路基板のパッドメタルと接触させ、バンプ材
料の融点より低い温度で、金属間拡散接続を実施するよ
うにしたので、 １．仮接続後、位置ずれすることなく容易に電気的検査
が可能となる。 ２．バンプ高さがレベリングされるので、溶融接続後に
接続オープン不良が発生しない。 ３．不良半導体チップのリペアが、仮接続後に実施可能
となり、金属バンプの融点より低い仮接続温度で、容易
に実施できる。これにより、複数のチップを搭載した場
合においても、良品チップに対して、低熱ストレスでリ
ペアが実施できる。 等これらの利点により、フリップチップ接続信頼性が向
上するという効果を奏するものである。
チップ接続方法が、仮接続を、加熱・加圧力・加圧時間
を調節することによって、バンプを変形させ、すべての
バンプと回路基板のパッドメタルと接触させ、バンプ材
料の融点より低い温度で、金属間拡散接続を実施するよ
うにしたので、 １．仮接続後、位置ずれすることなく容易に電気的検査
が可能となる。 ２．バンプ高さがレベリングされるので、溶融接続後に
接続オープン不良が発生しない。 ３．不良半導体チップのリペアが、仮接続後に実施可能
となり、金属バンプの融点より低い仮接続温度で、容易
に実施できる。これにより、複数のチップを搭載した場
合においても、良品チップに対して、低熱ストレスでリ
ペアが実施できる。 等これらの利点により、フリップチップ接続信頼性が向
上するという効果を奏するものである。
【図１】本発明の実施例であるフリップチップ接続フロ
ーチャート及び接続断面図。
ーチャート及び接続断面図。
【図２】Ｐｂ−Ｓｎ合金のバンプを使用した場合の仮接
続温度と、仮接続後の接続オープン、ショート発生率の
関係を示した図。
続温度と、仮接続後の接続オープン、ショート発生率の
関係を示した図。
【図３】Ｐｂ−Ｓｎ合金のバンプを使用した場合の仮接
続温度と、溶融接続後の接続オープン、ショート発生率
の関係を示した図。
続温度と、溶融接続後の接続オープン、ショート発生率
の関係を示した図。
【図４】Ｐｂ−Ｓｎ合金のバンプの熱圧縮変形率を示し
た図。
た図。
【図５】従来のフリップチップ接続フローチャート及び
接続断面図。
接続断面図。
【図６】従来のフリップチップ接続フローチャート及び
接続断面図。
接続断面図。
１ 半導体チップ ２ 半田バンプ ３ パッドメタル ４ 回路基板 ５ 搭載機 ６ フラックス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仙波 直治 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 日下 輝雄 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平３−218645（ＪＰ，Ａ) 特開 平３−19251（ＪＰ，Ａ) 特開 平４−99039（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 S H01L 21/60 321 Z
Claims (4)
- 【請求項１】半田バンプを有する半導体チップをパッド
メタルを有する回路基板上に実装接続する半導体装置の
製造方法において、前記半田バンプを当該半田バンプの
溶融温度より低い温度に保ちながら前記パッドメタルに
加圧して、前記半田バンプと前記パッドメタルとを仮接
続した状態で電気的検査を行い、しかる後、半田バンプ
を溶融し前記半田バンプと前記パッドメタルとの本接続
を行うことを特徴とする半導体装置の製造方法。 - 【請求項２】前記電気的検査の結果、不良半導体チップ
に対して、本接続前にリペアを実施することを特徴とす
る請求項１の半導体装置の製造方法。 - 【請求項３】前記電気的検査工程前に、前記加圧により
前記半田バンプに変形をおこして仮接続することを特徴
とする請求項１の半導体装置の製造方法。 - 【請求項４】前記本接続は加熱のみで行うことを特徴と
する請求項１の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343495A JP3014020B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343495A JP3014020B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176567A JPH07176567A (ja) | 1995-07-14 |
| JP3014020B2 true JP3014020B2 (ja) | 2000-02-28 |
Family
ID=18361962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5343495A Expired - Fee Related JP3014020B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014020B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330967B1 (en) * | 1997-03-13 | 2001-12-18 | International Business Machines Corporation | Process to produce a high temperature interconnection |
| US6121576A (en) | 1998-09-02 | 2000-09-19 | Micron Technology, Inc. | Method and process of contact to a heat softened solder ball array |
| JP6179287B2 (ja) * | 2013-09-09 | 2017-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
| US10986737B2 (en) * | 2019-03-28 | 2021-04-20 | Mikro Mesa Technology Co., Ltd. | Method of restricting micro device on conductive pad |
| CN114535148B (zh) * | 2022-01-17 | 2024-02-09 | 广东气派科技有限公司 | 一种适用于重力式分选机的压测装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666356B2 (ja) * | 1989-06-15 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置の実装方法 |
| JPH03218645A (ja) * | 1990-01-24 | 1991-09-26 | Sharp Corp | 半導体装置の実装方法 |
| JP2533225B2 (ja) * | 1990-08-06 | 1996-09-11 | 富士通株式会社 | Ｔａｂテ―プの接続方法 |
-
1993
- 1993-12-16 JP JP5343495A patent/JP3014020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176567A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
| US6413862B1 (en) | Use of palladium in IC manufacturing | |
| US20080119038A1 (en) | Use of palladium in ic manufacturing with conductive polymer bump | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| US6689635B1 (en) | Apparatus and method for face-to-face connection of a die to a substrate with polymer electrodes | |
| JP2000036511A (ja) | 電子部品の製造方法 | |
| US20040080055A1 (en) | No flow underfill material and method for underfilling semiconductor components | |
| US6429453B1 (en) | Substrate assembly for burn in test of integrated circuit chip | |
| US7119000B2 (en) | Method of manufacturing semiconductor device | |
| JP3014020B2 (ja) | 半導体装置の製造方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
| KR20140115111A (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2002170853A (ja) | フリップチップ実装方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH04296723A (ja) | 半導体素子の製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2570626B2 (ja) | 基板の接続構造及びその接続方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JP3209640B2 (ja) | フリップチップ接続方法および回路基板の製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970107 |
|
| LAPS | Cancellation because of no payment of annual fees |