KR20140115111A - 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 - Google Patents

범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 Download PDF

Info

Publication number
KR20140115111A
KR20140115111A KR20130029771A KR20130029771A KR20140115111A KR 20140115111 A KR20140115111 A KR 20140115111A KR 20130029771 A KR20130029771 A KR 20130029771A KR 20130029771 A KR20130029771 A KR 20130029771A KR 20140115111 A KR20140115111 A KR 20140115111A
Authority
KR
South Korea
Prior art keywords
solder particles
layer
solder
resin
pads
Prior art date
Application number
KR20130029771A
Other languages
English (en)
Other versions
KR102006637B1 (ko
Inventor
최광성
엄용성
배현철
이학선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020130029771A priority Critical patent/KR102006637B1/ko
Priority to US13/904,572 priority patent/US9006037B2/en
Publication of KR20140115111A publication Critical patent/KR20140115111A/ko
Application granted granted Critical
Publication of KR102006637B1 publication Critical patent/KR102006637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 개념에 따른 반도체 소자의 범프의 형성방법은 패드들을 가지는 기판을 제공하는 것; 상기 패드들을 덮으며, 수지 및 솔더 입자들을 포함하는 범프 메이커층을 형성하는 것; 상기 범프 메이커층을 열처리하여, 상기 솔더 입자들을 상기 패드들 상에 응집시키는 것; 상기 수지를 제거하여, 상기 응집된 솔더 입자들을 노출시키는 것; 상기 응집된 솔더 입자들을 덮는 수지층을 형성하는 것; 및 상기 응집된 솔더 입자들을 리플로우하여, 상기 패드들 상에 범프들을 형성하는 것을 포함할 수 있다.

Description

범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법{Method Of Forming Bump And Semiconductor device including The Same}
본 발명은 범프 및 이를 포함하는 반도체 소자의 형성 방법에 관한 것으로, 보다 구체적으로는 패키지 기판 상에 범프를 형성하는 방법에 관한 것이다.
전자 기기에 사용되는 반도체 집적 회로가 고밀도, 고집적화됨에 따라서, 반도체 칩의 전극 단자의 다(多)핀(pin)화, 좁은 피치(pitch)화가 급속히 진행되고 있다. 전자 소자를 제조하기 위해서 다양한 공정이 수행된다. 예를 들면, 회로 기판(Printed Circuit Board:PCB)과 같은 전자 회로 기판 상에 반도체 소자를 전기적으로 접촉시키는 실장 공정이 수행될 수 있다. 전자 산업의 발달과 함께, 고용량 및 고속의 전자 소자를 제조하기 위해, 초소형의 패키지를 회로 기판 상에 실장하는 플립칩(Flip Chip) 기술이 제안되었다.
플립칩 기술과 같은 패키지 기술로써, 도전성 입자를 절연성 접착제 중에 분산시켜 제조된 이방성 도전 필름을 사용하는 방법이 제안되었다. 상기 방법은 접속시키려는 대상들 간에 이방성 도전 필름을 삽입한 후, 가열 가압하는 단계를 포함한다. 그러나, 상기 방법은 도전 패턴이 미세할수록 쇼트발생확률이 증가한다. 또한, 가압 공정에 있어서, 높은 압력이 사용되어 패키지의 손상이 초래될 수 있다. 특히, 유리 기판이 사용되는 경우, 유리의 파손이 우려될 수 있다.
본 발명의 해결하고자 하는 일 기술적 과제는 신뢰성이 향상된 반도체 소자의 형성방법에 관한 것이다.
본 발명의 해결하고자 하는 다른 기술적 과제는 미세피치를 가지는 반도체 소자의 형성방법에 관한 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법에 관한 것이다. 일 실시예에 따르면, 반도체 소자 형성방법은 패드들을 가지는 패키지 기판을 제공하는 것, 상기 패키지 기판 상에 상기 패드들을 덮으며, 수지 및 솔더 입자들을 포함하는 솔더 범프 메이커층을 형성하는 것, 상기 솔더 입자들을 리플로우시켜 상기 패드들 상에 범프들을 형성하는 것, 및 상기 범프를 소자 기판에 접속시켜, 상기 패키지 기판을 상기 소자 기판에 전기적으로 연결시키는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 입자들을 리플로우 시키는 것은 상기 솔더 범프 메이커층을 열처리하여 상기 패드에 인접한 상기 솔더 입자들을 상기 패드에 응집시키는 것, 상기 수지를 제거하여, 상기 응집된 솔더 입자들을 노출시키는 것, 상기 솔더 입자들을 덮는 수지층을 형성하는 것, 상기 솔더 입자들을 열처리하여 상기 패드들 상에 상기 범프들을 형성하는 것, 그리고 상기 수지층을 제거하여 상기 범프들을 노출시키는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 범프 메이커층을 열처리 하는 것은 상기 솔더 입자들의 융융점과 동일하거나 더 낮은 온도에서 진행될 수 있다.
일 실시예에 따르면, 상기 솔더 입자들을 리플로우 시키는 것은 상기 솔더 입자들의 융융점 이상 내지 상기 수지의 경화온도 이하에서 열처리하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 범프 메이커층을 형성하는 것은 상기 패키지 기판 상에 배치되어 상기 패드들을 노출시키는 가이드층을 형성하는 것, 솔더 범프 메이커를 상기 노출된 패드 상에 도포하여 상기 솔더 범프 메이커층을 형성하는 것, 상기 솔더 범프 메이커층의 두께를 축소시키는 것, 및 상기 가이드를 제거하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 범프 메이커층을 형성하는 것은 상기 수지 및 상기 솔더입자들을 포함하는 필름을 상기 패키지 기판 상에 부착시키는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 입자들을 리플로우 시키는 것은 상기 솔더 범프 메이커층을 제거하여 상기 범프들을 노출시키는 것을 포함할 수 있다.
본 발명의 개념에 따른 범프 형성방법은 패드들을 가지는 기판을 제공하는 것, 상기 기판 상에 상기 패드들을 덮으며, 수지 및 솔더 입자들을 포함하는 범프 메이커층을 형성하는 것, 상기 범프 메이커층을 1차 열처리하여, 상기 솔더 입자들을 상기 패드들 상에 응집시키는 것, 상기 수지를 제거하여, 상기 응집된 솔더 입자들을 노출시키는 것, 상기 응집된 솔더 입자들을 덮는 수지층을 형성하는 것, 및 상기 범프 메이커층을 2차 열처리하여, 상기 패드들 상에 범프들을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 범프 메이커층을 1차 열처리하는 것은 상기 솔더 입자의 융융점 이하의 온도에서 진행될 수 있다.
일 실시예에 따르면, 상기 범프 메이커층을 2차 열처리하는 것은 상기 솔더 입자의 융융점보다 높고, 상기 수지의 경화온도보다 낮은 온도 조건에서 상기 솔더 입자들을 리플로우시키는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 범프 메이커층을 형성하는 것은 상기 기판 상에 필름 형태의 솔더 범프 메이커 물질을 부착시키는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 범프 메이커층을 형성하는 것은 페이스트 상태의 솔더 범프 메이커 물질을 상기 기판 상에 도포하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 범프 메이커층을 형성하는 것은 질소 분위기에서 상기 솔더 입자들을 상기 수지에 첨가하여 솔더 범프 메이커 물질을 제조하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 수지는 환원제를 더 포함할 수 있다.
일 실시예에 따르면, 상기 솔더 입자들의 평균 직경은 상기 기판 패드들의 평균 직경의 1/10000 내지 1/3일 수 있다.
본 발명에 개념에 따르면, 솔더 입자들을 통하여 패키지 기판이 소자 기판에 전기적으로 연결되는 경우보다, 범프들을 통하여 연결되는 경우가 범프들 및 패드들 사이의 결합이 안정적이어서, 반도체 소자의 접촉저항이 낮아질 수 있다. 본 발명에 따른 반도체 소자의 형성방법에 의하면, 범프들 사이에 브릿지의 형성이 방지되어, 미세 피치의 구현이 가능할 수 있다. 본 발명의 범프는 낮은 높이를 가져, 실장 공정에서 범프들 사이에 전기적 쇼트의 발생이 방지되고, 높은 입출력(I/O) 집적도를 구현할 수 있다. 본 발명의 범프 및 반도체 장치의 형성 방법에 의해 제조된 디스플레이 패널은 작은 베젤을 가질 수 있다.
본 발명의 보다 완전한 이해와 도움을 위해, 참조가 아래의 설명에 첨부도면과 함께 주어져 있고 참조번호가 아래에 나타나 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 도시한 단면도이다.
도 2 내지 4는 본 발명의 일 실시예에 따른 범프의 형성방법을 도시한 단면도들이다.
도 5 내지 7은 본 발명의 다른 실시예에 따른 범프의 형성방법을 도시한 단면도들이다.
도 8 내지 11은 본 발명의 또 다른 실시예에 따른 범프의 형성방법을 도시한 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자의 형성방법을 도시한 단면도이다.
도 13은 반도체 소자의 플립칩 본딩 형성과정에서 브릿지가 발생한 경우를 도시한 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 소자를 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 도시한 단면도이다.
도 1을 참조하면, 반도체 소자(1)는 패키지 기판(100), 소자 기판(200), 및 패키지 기판(100)과 소자 기판(200) 사이에 개재되어 이들을 전기적으로 연결시키는 범프들(120)들 포함할 수 있다. 반도체 소자(1)는 소자 기판(200)이 패키지 기판(100) 상에 페이스다운(face down) 실장된 플립 칩 패키지일 수 있다. 언더필링막(150)이 소자 기판(200)을 덮으면서 소자 기판(200)과 패키지 기판(100) 사이에 채워질 수 있다. 언더필링막(150)은 범프들(120)들 사이에 개재될 수 있다.
패키지 기판(100)은 인쇄회로기판(PCB) 또는 플렉서블 인쇄회로기판(FPCB)일 수 있다. 패키지 기판(100)은 기판 패드들(110) 및 범프들(120)을 더 포함할 수 있다. 기판 패드들(110)은 패키지 기판(100) 상에 제공되어 패키지 기판(100)을 범프들(120)과 전기적으로 연결시킬 수 있다. 패시베이션 패턴(111)이 기판 패드들(110)을 노출시키며, 패키지 기판(100) 상에 제공될 수 있다. 패시베이션 패턴(111)은 포토 레지스트 물질을 포함할 수 있다. 다른 예로, 패시베이션 패턴(111)은 생략될 수 있다. 범프들(120)은 기판 패드들(110) 상에 배치되며, 솔더볼 형태를 가질 수 있다. 범프들(120)은 전도성 물질, 예를 들어, 주석(Sn) 및 인듐(In) 중에서 적어도 하나를 포함할 수 있다. 언더 범프 금속막(미도시)이 기판 패드들(110) 및 범프들(120) 사이에 더 개재될 수 있다.
소자 기판(200)은 인쇄회로기판 또는 디스플레이 패널일 수 있다. 패드(210)는 전도성 물질을 포함하며, 소자 기판(200)을 범프들(120)과 전기적으로 연결시킬 수 있다.
반도체 소자(1)는 범프들(120) 사이에 브릿지(미도시)가 생략될 수 있다. 본 발명의 반도체 소자(1)는 브릿지가 형성된 경우에 비하여, 미세피치의 구현이 가능하고 범프들(120) 사이에 전기적인 쇼트가 방지될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 범프의 형성방법을 설명한다.
도 2 내지 4는 본 발명의 일 실시예에 따른 범프의 형성방법을 도시한 단면도들이다. 이하 도 1을 참조하여, 중복되는 내용은 생략한다.
도 2를 참조하면, 패시베이션 패턴(111) 및 기판 패드들(110)을 포함하는 패키지 기판(100)이 제공될 수 있다. 패키지 기판(100)은 도 1의 예로써 설명한 바와 같은 인쇄회로기판일 수 있다. 패시베이션 패턴(111)은 패키지 기판(100)을 덮으며, 기판 패드들(110) 사이에 배치될 수 있다. 다른 예로, 패시베이션 패턴(111)은 생략될 수 있다. 솔더 범프 메이커(Solder bump maker, 이하 SBM)층(130)이 패키지 기판(100) 상에 형성되어, 노출된 기판 패드들(110)을 덮을 수 있다. SBM층(130)은 필름 상태의 솔더 범프 메이커 물질을 패키지 기판(100) 상에 부착하여 형성될 수 있다.
솔더 범프 메이커 및 그 형성 방법에 대하여 설명한다. 솔더 범프 메이커는 수지(131) 및 솔더 입자들(133)을 포함할 수 있다. 일 예로, 수지(131)는 비스페놀 A-형 에폭시 수지(DGEBA), 2관능성 에폭시 수지(DGEBA:DiGlycidylEther of Bisphenol of A), 3관능성 에폭시(TGAP:Tri-Glycidyl p-Aminophenol), 4관능성 에폭시(TGDDM:TetraGlycidyl Diamine Diphenyl Methane), 이소시아네이트(isocyanate), 및/또는 비스말레이미드(bismaleimide) 수지 등과 같은 경화성 수지일 수 있다. 다른 예로, 수지(131)는 실리콘 기반 수지 또는 비할로겐계 수지를 포함할 수 있다. 수지(131)는 환원제를 더 포함할 수 있다. 환원제(reductant)는 카르복시기(COOH)를 포함하는 물질일 수 있다. 예를 들면, 환원제는 글루타르산(glutaric acid), 말레산(malic acid), 아젤라인산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르빈산(ascorbic acid), 아크릴산(acrylic acid), 및/또는 시트르산(citric acid)을 포함할 수 있다. 환원제는 수지(131) 기준으로 약 1 내지 50 phr(per hundred resin) 중량부가 되도록 수지(131) 내에 포함될 수 있다. 솔더 입자들(133)은 분말 상태로 수지(131) 내에 분포되어 있을 수 있다. 솔더 입자들(133)은 판형, 구형, 또는 구형에 돌기가 있는 형태 등 다양한 형태를 가질 수 있다. 솔더 입자들(133)은 주석(Sn) 및 인듐(In) 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 솔더 입자들(133)은 SnBi, SnAgCu, SnAg, AuSn, 또는 InSn을 포함할 수 있다. 솔더 입자들(133)은 솔더 범프 메이커의 총 체적 대비 1 내지 50 %가 되도록 솔더 범프 메이커 내에 포함될 수 있다. 솔더 입자들(133)의 평균 직경은 기판 패드들(110)의 평균 직경 대비 1/10000 내지 1/3, 예를 들어, 1/5 이하일 수 있다. 일 예로, 기판 패드들(110)이 10μm이하의 평균직경을 가지는 경우, 솔더 입자들(133)는 2μm이하의 평균직경을 가질 수 있다. 미세피치의 구현을 위하여 기판 패드들(110)의 크기가 작아지면, 솔더 입자들(133)의 크기도 함께 작아질 수 있다. 이 경우, 솔더 입자들(133) 표면에 형성된 산화막의 제거가 어려울 수 있다. 본 발명에 따르면, 솔더 입자들(133)이 질소분위기 하에서 수지(131)에 첨가되어, 솔더 범프 메이커가 제조될 수 있다. 이에 따라, 솔더 입자들(133)의 표면에 산화막 형성이 방지될 수 있다.
도 3을 도 2와 함께 참조하면, SBM층(130)에 포함된 솔더 입자들(133)이 리플로우되어, 범프들(120)이 기판 패드들(110) 상에 형성될 수 있다. 범프들(120)은 솔더볼의 형상을 가질 수 있다. 솔더 입자들(133)을 리플로우시키면, 솔더 입자들(133)이 기판 패드들(110) 상에 응집되어, 범프들(120)이 형성될 수 있다. 이 때, 수지(131) 내에 포함된 환원제가 솔더 입자들(133) 및 기판 패드들(110) 상에 형성된 산화막을 제거하는 역할을 할 수 있다. 솔더 입자들(133)의 리플로우 공정은 솔더 입자들(133)의 융융점보다 높고 수지(131)의 경화온도보다 낮은 온도조건에서 열처리하여 진행될 수 있다. 이 때, 범프들(120)을 형성하지 않는 잔여 솔더 입자들(135)이 수지(131) 내에 남아 있을 수 있다.
도 3의 점선이 나타내는 것처럼, 수지(131)가 경화되는 경우, 잔여 솔더 입자들(135)가 기판 패드들(110) 사이에 응집되어 브릿지(121)를 형성할 수 있다. 본 발명에 따른 리플로우 공정에서, 수지(131)는 경화되지 않고 유동적 특성을 나타낼 수 있다. 이 경우, 잔여 솔더 입자들(135) 사이의 응집에 용이하지 않아, 기판 패드들(110) 사이에 브릿지(121)의 형성이 방지될 수 있다.
도 4를 참조하면, 범프들(120)을 형성하지 않고 남아있는 잔여 솔더 입자들(135) 및 수지(131)가 제거될 수 있다. 잔여 솔더 입자들(135) 및 수지(131)의 제거는 세척공정에 의하여 제거될 수 있다. 지금까지 설명한 예에 의하여 범프들(120)의 형성이 완성될 수 있다.
도 5 내지 7은 본 발명의 다른 실시예에 따른 범프의 형성방법을 도시한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 5를 참조하면, 패시베이션 패턴(111) 및 기판 패드들(110)을 포함하는 패키지 기판(100)이 제공될 수 있다. 패키지 기판(100)은 도 1의 예로써 설명한 바와 같은 인쇄회로기판일 수 있다. 기판 패드들(110)을 노출시키는 가이드(113)가 패시베이션 패턴(111) 상에 형성될 수 있다. SBM층(130)이 가이드(113)에 의해 노출된 기판 패드들(110)을 덮도록 형성될 수 있다. SBM층(130)은 가이드(113)보다 높은 높이를 가질 수 있다. 가이드(113) 및 SBM층(130)은 도 2의 예로써 설명한 솔더 범프 메이커 물질을 포함할 수 있다. SBM층(130)은 페이스트 상태의 솔더 범프 메이커를 패키지 기판(100) 상에 스크린 프린팅하여 형성될 수 있다.
도 6을 참조하면, SBM층(130)의 높이가 축소되어, SBM층(130)이 가이드(113)와 동일한 높이를 가질 수 있다. 이 때, SBM층(130)은 평탄화될 수 있다. SBM층(130)의 높이 조절은 블레이드법에 의하여 진행될 수 있다. 이 후, 가이드(113)가 제거될 수 있다.
도 7을 참조하면, SBM층(130)에 포함된 솔더 입자들(133)이 리플로우되어, 범프들(120)이 기판 패드들(110) 상에 형성될 수 있다. 솔더 입자들(133)의 리플로우 공정은 도 3의 예로써 설명한 바와 동일 또는 유사할 수 있다. 잔여 솔더 입자들(135) 및 수지(131)가 제거되어, 범프들(120)이 노출될 수 있다.
도 8 내지 11은 본 발명의 또 다른 실시예에 따른 범프의 형성방법을 도시한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 8을 참조하면, SBM층(130)이 형성된 패키지 기판(100)이 제공될 수 있다. 일 예로, SBM층(130)은 도 2의 예로서 설명한 바와 같이 필름 형태의 솔더 범프 메이커 물질을 패키지 기판(110) 상에 부착하여 형성될 수 있다. 다른 예로, SBM층(130)은 도 5의 예로서 설명한 바와 같이 페이스트 상태의 솔더 범프 메이커를 사용하여 형성될 수 있다. SBM층(130)을 열처리하여, 솔더 입자들(133)을 기판 패드들(110) 상에 응집시킬 수 있다. SBM층(130)의 열처리는 솔더 입자들(133)의 융융점과 동일하거나 낮은 온도에서 진행될 수 있다. 일 예로, Sn3Ag0 .5Cu를 포함하는 솔더 입자들(133)은 215℃이하의 온도조건에서 열처리될 수 있다. 열처리 온도는 환원제의 종류, 환원제의 함량비, 및/또는 공급되는 산소량을 제어하여 조절될 수 있다. 예를 들어, SBM층(130) 내에서 환원제의 함량비가 감소함에 따라, 열처리 온도는 증가할 수 있다. 수지(131) 내에 포함된 환원제가 솔더 입자들(133) 및 기판 패드들(110) 상에 형성된 산화막을 제거할 수 있다. 산화막이 제거된 솔더 입자들(133) 및 기판 패드들(110) 사이에 표면 장력이 작용할 수 있다. 이에 따라, 기판 패드들(110)에 인접한 솔더 입자들(133)이 기판 패드들(110)을 향하여 이동하여, 기판 패드들(110) 또는 이웃한 솔더 입자들(133)과 응집할 수 있다. 응집된 솔더 입자들(133)은 도 3의 예로써 설명한 범프들(120)을 형성하는 솔더 입자들 보다 그 수가 적을 수 있다.
도 9를 참조하면, 응집되지 않고 남아있는 잔여 솔더 입자들(135) 및 수지(131)가 제거되어, 응집된 솔더 입자들(133)이 노출될 수 있다. 잔여 솔더 입자들(135) 및 수지(131)의 제거는 세척공정에 의하여 제거될 수 있다. 노출된 솔더 입자들(133) 표면에 산화막이 형성될 수 있다.
도 10을 참조하면, 수지층(137)이 형성되어, 노출된 솔더 입자들(133)을 덮을 수 있다. 수지층(137)은 도 2의 예로써 설명한 수지 중에서 적어도 하나를 포함할 수 있다. 수지층(137)은 환원제를 더 포함하여, 솔더 입자들(133) 표면에 형성된 산화막을 제거하는 기능을 할 수 있다.
도 11을 도 10과 함께 참조하면, 솔더 입자들(133)이 리플로우되어, 범프들(120)이 기판 패드들(110) 상에 형성될 수 있다. 솔더 입자들(133)의 리플로우는 솔더 입자들(133)의 융융점 이상 수지층(137)의 경화온도 이하에서 열처리하여 진행될 수 있다. 열처리 및 수지층(137)의 형성을 거져 제조된 범프들(120)은 도 2 내지 4의 예와 같이 열처리 및 수지층(137) 형성 공정을 생략하여 제조된 범프들(120)보다 낮은 높이를 가질 수 있다. 수지층(137)이 제거되어, 범프들(120)의 형성이 완성될 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 소자의 형성방법을 도시한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 12를 참조하면, 소자 기판(200) 및 패키지 기판(100)은 제공될 수 있다. 소자 기판(200)은 도 1의 예로써 설명한 바와 동일 또는 유사할 수 있다. 패키지 기판(100)은 도 2 내지 4, 도 5 내지 7, 및 도 8 내지 11의 예 중에서 어느 하나의 방법으로 제조된 범프들(120)을 포함할 수 있다. 범프들(120)이 소자 기판(200)을 바라보도록 패키지 기판(100)이 페이스 다운되므로써 범프들(120)이 소자 기판(200)의 패드들(210)에 접속될 수 있다. 이 때, 언더필링막(150)이 패키지 기판(100) 및 소자 기판(200) 사이에 페이스트 또는 필름 상태로 제공될 수 있다. 언더필링막(150)은 에폭시 수지 및 필러(예를 들어, 세라믹 또는 알루미늄 나이트라이드)를 포함할 수 있다. 패키지 기판(100) 및 소자 기판(200)에 열, 압력, 또는 초음파가 가해져, 패키지 기판(100)이 소자 기판(200)과 전기적으로 연결될 수 있다. 일 예로, 범프들(120)의 융융점과 동일하거나 더 높은 온도를 가하여, 범프들(120)이 패드들(210)에 화학적으로 결합할 수 있다. 다른 예로, 범프들(120)의 융융점과 동일하거나 더 낮은 온도를 가하여, 범프들(120)이 패드들(210)과 기계적으로 결합할 수 있다. 솔더 입자들을 통하여 패키지 기판(100)이 소자 기판(200)에 전기적으로 연결되는 경우보다, 범프들(120)을 통하여 연결되는 경우가 범프들(120) 및 패드들(210) 사이의 결합이 안정적이어서, 범프들(120) 및 패드들(210) 사이의 접촉저항이 낮아질 수 있다. 언더필링막(150)은 범프들(120)을 패드들(210)에 안정적으로 부착시킬 수 있다. 또한, 언더필링막(150)은 범프들(120) 및 패드들(121)의 산화막을 제거할 수 있다. 이에 따라, 반도체 소자(1)의 신뢰성이 향상될 수 있다.
도 13은 반도체 소자의 플립칩 본딩 형성과정에서 브릿지가 발생한 경우를 도시한 단면도이다.
도 13을 도 12와 함께 참조하면, 패키지 기판(100)이 소자 기판(200)과 연결되는 과정에서 범프들(120)이 지나치게 높은 경우, 범프들(120) 사이에 전기적인 쇼트가 발생할 수 있다. 본 발명에 따르면, 범프들(120)의 높이를 용이하게 조절할 수 있다. 또한, 도 8 내지 11의 예로써 제조된 범프들의 경우, 도 2 내지 4, 또는 도 5 내지 7의 예로써 제조된 경우보다 더욱 낮은 높이를 가질 수 있다. 이에 따라, 범프들(120) 사이에 전기적 쇼트의 발생이 방지될 수 있으며, 반도체 소자(1)가 미세 피치를 가지고 높은 입출력(I/O) 집적도를 구현할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.

Claims (15)

  1. 패드들을 가지는 패키지 기판을 제공하는 것;
    상기 패키지 기판 상에 상기 패드들을 덮으며, 수지 및 솔더 입자들을 포함하는 솔더 범프 메이커층을 형성하는 것;
    상기 솔더 입자들을 리플로우시켜 상기 패드들 상에 범프들을 형성하는 것; 및
    상기 범프를 소자 기판에 접속시켜, 상기 패키지 기판을 상기 소자 기판에 전기적으로 연결시키는 것을 포함하는 반도체 소자 형성방법.
  2. 제 1항에 있어서,
    상기 솔더 입자들을 리플로우 시키는 것은:
    상기 솔더 범프 메이커층을 열처리하여 상기 패드에 인접한 상기 솔더 입자들을 상기 패드에 응집시키는 것;
    상기 수지를 제거하여, 상기 응집된 솔더 입자들을 노출시키는 것;
    상기 솔더 입자들을 덮는 수지층을 형성하는 것;
    상기 솔더 입자들을 열처리하여 상기 패드들 상에 상기 범프들을 형성하는 것; 그리고
    상기 수지층을 제거하여 상기 범프들을 노출시키는 것을 포함하는 반도체 소자 형성방법.
  3. 제 2항에 있어서,
    상기 솔더 범프 메이커층을 열처리 하는 것은:
    상기 솔더 입자들의 융융점과 동일하거나 더 낮은 온도에서 진행되는 반도체 소자 형성방법.
  4. 제 1항에 있어서,
    상기 솔더 입자들을 리플로우 시키는 것은:
    상기 솔더 입자들의 융융점 이상 내지 상기 수지의 경화온도 이하에서 열처리하는 것을 포함하는 반도체 소자 형성방법.
  5. 제 1항에 있어서,
    상기 솔더 범프 메이커층을 형성하는 것은:
    상기 패키지 기판 상에 배치되어 상기 패드들을 노출시키는 가이드층을 형성하는 것;
    솔더 범프 메이커를 상기 노출된 패드 상에 도포하여 상기 솔더 범프 메이커층을 형성하는 것;
    상기 솔더 범프 메이커층의 두께를 축소시키는 것; 및
    상기 가이드를 제거하는 것을 포함하는 반도체 소자 형성방법.
  6. 제 1항에 있어서,
    상기 솔더 범프 메이커층을 형성하는 것은:
    상기 수지 및 상기 솔더입자들을 포함하는 필름을 상기 패키지 기판 상에 부착시키는 것을 포함하는 반도체 소자 형성방법.
  7. 제 1항에 있어서,
    상기 솔더 입자들을 리플로우 시키는 것은:
    상기 솔더 범프 메이커층을 제거하여 상기 범프들을 노출시키는 것을 포함하는 반도체 소자 형성방법.
  8. 패드들을 가지는 기판을 제공하는 것;
    상기 기판 상에 상기 패드들을 덮으며, 수지 및 솔더 입자들을 포함하는 범프 메이커층을 형성하는 것;
    상기 범프 메이커층을 1차 열처리하여, 상기 솔더 입자들을 상기 패드들 상에 응집시키는 것;
    상기 수지를 제거하여, 상기 응집된 솔더 입자들을 노출시키는 것;
    상기 응집된 솔더 입자들을 덮는 수지층을 형성하는 것; 및
    상기 범프 메이커층을 2차 열처리하여, 상기 패드들 상에 범프들을 형성하는 것을 포함하는 범프 형성방법.
  9. 제 8항에 있어서,
    상기 범프 메이커층을 1차 열처리하는 것은:
    상기 솔더 입자의 융융점 이하의 온도에서 진행되는 범프 형성방법.
  10. 제 8항에 있어서,
    상기 범프 메이커층을 2차 열처리하는 것은:
    상기 솔더 입자의 융융점보다 높고, 상기 수지의 경화온도보다 낮은 온도 조건에서 상기 솔더 입자들을 리플로우시키는 것을 포함하는 범프 형성방법.
  11. 제 8항에 있어서,
    상기 범프 메이커층을 형성하는 것은:
    상기 기판 상에 필름 형태의 솔더 범프 메이커 물질을 부착시키는 것을 포함하는 범프 형성방법.
  12. 제 8항에 있어서,
    상기 범프 메이커층을 형성하는 것은:
    페이스트 상태의 솔더 범프 메이커 물질을 상기 기판 상에 도포하는 것을 포함하는 범프 형성방법.
  13. 제 8항에 있어서,
    상기 범프 메이커층을 형성하는 것은:
    질소 분위기에서 상기 솔더 입자들을 상기 수지에 첨가하여 솔더 범프 메이커 물질을 제조하는 것을 포함하는 범프 형성방법.
  14. 제 8항에 있어서,
    상기 수지는 환원제를 더 포함하는 범프 형성방법.
  15. 제 8항에 있어서,
    상기 솔더 입자들의 평균 직경은 상기 기판 패드들의 평균 직경의 1/10000 내지 1/3인 범프의 형성방법.
KR1020130029771A 2013-03-20 2013-03-20 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 KR102006637B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130029771A KR102006637B1 (ko) 2013-03-20 2013-03-20 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
US13/904,572 US9006037B2 (en) 2013-03-20 2013-05-29 Methods of forming bump and semiconductor device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130029771A KR102006637B1 (ko) 2013-03-20 2013-03-20 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20140115111A true KR20140115111A (ko) 2014-09-30
KR102006637B1 KR102006637B1 (ko) 2019-10-01

Family

ID=51569434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029771A KR102006637B1 (ko) 2013-03-20 2013-03-20 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법

Country Status (2)

Country Link
US (1) US9006037B2 (ko)
KR (1) KR102006637B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747073B2 (en) 2016-06-08 2020-08-18 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9872392B2 (en) * 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
KR20190101256A (ko) * 2018-02-22 2019-08-30 삼성전자주식회사 생체 센서 모듈을 포함하는 전자 장치 및 이의 제조 방법
US11488841B2 (en) * 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
WO2024071266A1 (ja) * 2022-09-30 2024-04-04 日東電工株式会社 バンプ付き基板の製造方法および積層体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006625A1 (en) * 2008-07-10 2010-01-14 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
KR20100007690A (ko) * 2008-07-10 2010-01-22 한국전자통신연구원 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법
JP2012212922A (ja) * 2012-06-29 2012-11-01 Sumitomo Bakelite Co Ltd 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4315527B2 (ja) 1999-06-30 2009-08-19 富士通株式会社 はんだペースト
JP4627843B2 (ja) 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
US7662708B2 (en) 2005-07-27 2010-02-16 Palo Alto Research Center Incorporated Self-assembled interconnection particles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006625A1 (en) * 2008-07-10 2010-01-14 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
KR20100007690A (ko) * 2008-07-10 2010-01-22 한국전자통신연구원 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법
JP2012212922A (ja) * 2012-06-29 2012-11-01 Sumitomo Bakelite Co Ltd 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747073B2 (en) 2016-06-08 2020-08-18 Samsung Display Co., Ltd. Display device and method for manufacturing the same
US11226523B2 (en) 2016-06-08 2022-01-18 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
US9006037B2 (en) 2015-04-14
KR102006637B1 (ko) 2019-10-01
US20140287556A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US6670264B2 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
US6153938A (en) Flip-chip connecting method, flip-chip connected structure and electronic device using the same
US8039307B2 (en) Mounted body and method for manufacturing the same
WO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US20060249856A1 (en) Bumpless semiconductor device
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2001094003A (ja) 半導体装置及びその製造方法
JP4887997B2 (ja) 電子部品の実装方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
US7119000B2 (en) Method of manufacturing semiconductor device
JP2004128056A (ja) 半導体装置及びその製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP4129837B2 (ja) 実装構造体の製造方法
JPH114064A (ja) 異方性導電樹脂及びこれを用いた電子部品の実装構造
JP5245270B2 (ja) 半導体装置及びその製造方法
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2004253598A (ja) 電子部品の実装方法
JP2012039045A (ja) パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant