JPH06295938A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH06295938A
JPH06295938A JP8046993A JP8046993A JPH06295938A JP H06295938 A JPH06295938 A JP H06295938A JP 8046993 A JP8046993 A JP 8046993A JP 8046993 A JP8046993 A JP 8046993A JP H06295938 A JPH06295938 A JP H06295938A
Authority
JP
Japan
Prior art keywords
semiconductor device
thin film
solder
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8046993A
Other languages
English (en)
Inventor
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8046993A priority Critical patent/JPH06295938A/ja
Publication of JPH06295938A publication Critical patent/JPH06295938A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 容易に且つ安価に半導体装置を回路基板にフ
ェイスダウン接続する。 【構成】 半導体装置1上におけるAl電極2側にはAl
電極2に電気的に接続されたTiW薄膜4およびCu薄膜
5なる金属薄膜を形成する。一方、回路基板6における
Cu配線8上の接続パッドの箇所には半田7を供給す
る。半導体装置1のAl電極2下に位置する最外層のCu
薄膜5を回路基板6上の半田7に押し当てて半田7の融
点以下の温度で加熱し、Cu薄膜5と半田7との接触箇
所でCu-Sn合金層12を形成して半導体装置1を回路
基板6に電気的に仮接続する。その後、不要な金属薄膜
4,5を除去して半田7を熔融固着する。こうして、半
導体装置1に突起電極を形成することなく、容易に且つ
安価に半導体装置を回路基板にフェイスダウン接続す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置を回路基
板にフェイスダウン接続する際に有効な半導体装置の実
装方法に関する。
【0002】
【従来の技術】従来、半導体装置を回路基板にフェイス
ダウン接続する際には、予め半導体装置の電極上に突起
電極を形成する必要がある。半導体装置を自社で製造し
ているメーカーの場合やウェハ状態で入手することが可
能な場合には、以下のようにしてメッキによって上記突
起電極を形成することが可能である。
【0003】すなわち、先ず、逆スパッタによって半導
体装置の電極上の酸化膜を除去し、続いて金属薄膜をス
パッタする。次にレジストを塗布し、突起電極を形成す
る部分のみホトリソグラフィ法によって開口する。次
に、上記金属薄膜を陰極として電解メッキ法によって金
属突起電極を形成した後、上記レジストを除去して不要
な金属薄膜をエッチング除去することによって、突起電
極が形成される。
【0004】また、上記突起電極を半田で形成する場合
には、半田を熔融することによって半田の表面張力で半
球状の突起電極を形成することができる。
【0005】また、他の方法としては、逆スパッタによ
って半導体装置の電極上の酸化膜を除去し、続いて金属
薄膜をスパッタする。次にレジストを塗布し、ホトリソ
グラフィ法を用いて突起電極を形成する部分のみ金属薄
膜を残し、不要部分を除去する。次に、メタルマスクを
用いて、突起電極形成部に半田を構成する金属を順次蒸
着する。最後に、半田を熔融して半球状の突起電極を形
成する。
【0006】上述のような各方法によってウェハ状態の
半導体装置における電極上に突起電極を形成した後、ダ
イシングによって半導体装置を個別に分割する。
【0007】また、他社から納入される予め個別に分割
された半導体装置の場合には、納入された半導体装置の
電極上に、金属細線を用いて、ワイヤボンディング技術
を応用したボールボンディング法によって突起電極を形
成する方法が知られている。すなわち、金属細線を熔融
してボールを形成し、この形成された金属ボールを半導
体装置の電極部に加圧しながら、加熱あるいは超音波印
加あるいは両者併用等によって半導体装置の電極上の酸
化膜を破壊して金属ボールを接続する。そうした後、ワ
イヤを切断する。
【0008】次に、従来の半導体装置のフェイスダウン
接続方法について説明する。上記半導体装置の突起電極
の材質がAu,Cu等である場合には、突起電極にAg-Pd
等を含む導電性ペーストを転写し、回路基板の接続パッ
ド上に位置合わせして押し当て、その後導電性ペースト
を加熱硬化することによって接続を行う方法等が知られ
ている。また、上記突起電極の材質が半田である場合に
は、回路基板上に予めフラックスを塗布し、接続パッド
と突起電極とを位置合わせして押し当てる。次に、この
状態でリフロー炉を通して加熱し、半田を熔融して接続
を行う方法等が知られている。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の技術には以下のような問題がある。半導体装置をウ
ェハ状態で入手することは、半導体装置の製造メーカが
自社の半導体装置を使用する場合には可能である。この
場合には、電解メッキ法によって突起電極を形成するプ
ロセスでは工程が多く複雑であり、半導体装置のコスト
を増加させてしまうという問題がある。
【0010】一方、他社の半導体装置を購入して使用す
る場合には、通常ウェハ状態から個別に分割された状態
で納入される。この場合、個別に分割された半導体装置
に電解メッキ法や蒸着法によって突起電極を形成するこ
とは、効率が悪く、コストが大幅に増加し、現実的では
ないという問題がある。
【0011】また、上記個別に分割された状態で納入さ
れた半導体装置にボールボンディング法によって突起電
極を形成する場合には、電極数が増加するに従って突起
電極形成時間が大幅に伸び、歩留りも低下するという問
題がある。さらに、上記突起電極の高さばらつきも大き
く、フェイスダウン接触時に接続不良を生じ易く、信頼
性が劣る等問題が多い。さらに、半導体装置の電極とし
て多く用いられるAl上には、Sn/Pb半田をボールボン
ディング法によって形成することは容易ではない。
【0012】上述のような理由から、上記個別に分割さ
れて入手された半導体装置に安価に且つ容易に突起電極
を形成することは困難なのである。したがって、半導体
装置をフェイスダウン接続してなる回路モジュールのコ
ストアップを招くという問題が生ずる。
【0013】そこで、この発明の目的は、容易に且つ安
価に半導体装置を回路基板にフェイスダウン接続できる
半導体装置の実装方法を提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、半導体装置を回路基板にフェイスダ
ウン接続する半導体装置の実装方法であって、上記半導
体装置における電極側の面上にこの電極に電気的に接続
された金属薄膜を形成する工程と、上記回路基板におけ
る電極に半田を供給する工程と、上記金属薄膜が形成さ
れた半導体装置と上記半田が供給された回路基板とを対
向させて位置合わせを行い、上記半導体装置の電極下に
位置する金属薄膜を上記回路基板上の半田に接触させた
状態で上記半田の融点以下の温度で加熱して上記半導体
装置を上記回路基板に仮接続する工程と、上記半導体装
置上における上記仮接続に与らない不要な金属薄膜を除
去する工程と、上記回路基板上の半田を熔融固着する工
程を備えたことを特徴としている。
【0015】また、第2の発明は、第1の発明の半導体
装置の実装方法において、上記半導体装置上に形成され
る金属薄膜はCu薄膜或いはCu合金薄膜であり、上記半
導体装置と回路基板との仮接続はCu-Sn合金膜によっ
て成されたことを特徴としている。
【0016】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図1は本実施例の半導体装置の実装方法にお
ける金属薄膜が形成された半導体装置と半田が供給され
た回路基板との断面図である。尚、図1(a)は半導体装
置1の断面図であり、図1(b)は回路基板6の断面図で
ある。
【0017】図1(a)に示す半導体装置1は、個別に分
割されて納入された半導体装置であるとする。この個別
に分割されて納入された多数個の半導体装置1は、同時
にスパッタ装置のチャンバ内に入れられて逆スパッタに
よってAl電極2の表面に形成されている保護膜3とし
ての酸化膜が除去される。そして、引き続き、第1の金
属薄膜であるTiW薄膜4と第2の金属薄膜であるCu薄
膜5とを夫々0.1μm〜0.3μmの膜厚で順次スパッタ
して、図1(a)に示すような半導体装置1が得られる。
【0018】尚、上述のように、個別に分割された半導
体装置ではなく、ウェハ状態の半導体装置に上述と同様
の方法によって金属薄膜を形成し、その後ダイシングに
よって個別に分割して図1(a)に示すような半導体装置
1を得てもよい。
【0019】通常、上記半導体装置1のAl電極2の表
面には強固な酸化膜が形成されている。したがって、逆
スパッタを行わずに金属をスパッタした場合には良好な
導通が得られないのである。また、Al電極2とCu薄膜
5との間に形成されるTiW薄膜4は、Al電極2とCu
薄膜5との密着力を高めるための目的で形成される。し
たがって、このような目的を達成できる金属薄膜であれ
ばTiW薄膜4に限定されるものではなく、Ti薄膜を形
成しても構わない。
【0020】図1(b)に示すような上記半田が供給され
た回路基板は、次のようにして形成される。すなわち、
上記半導体装置1が接続される回路基板6の表面にはC
u配線8が形成されている。その際に、このCu配線8に
おける半導体装置1や他の電子部品に接続される箇所以
外は、ソルダーレジスト9によって覆われている。この
ソルダーレジスト9を形成する方法としては、必要な形
状にスクリーン印刷する方法や、更に精度を向上させる
ためにホトタイプのソルダーレジストを用いたホトリソ
グラフィ法によって接続パッド部分のみを開口させる方
法もある。また、上記接続パッド部分に、Auあるいは
NiとAuをメッキ等の方法によって供給することによっ
て、後に半田7を供給する際における半田の濡れ性を向
上することも可能である。
【0021】次に、上記Cu配線8が形成された回路基
板6上における上記半導体装置1のAl電極2が接続さ
れる位置に半田7を供給して、図1(b)に示すような半
田7が供給された回路基板6が形成される。尚、半田7
の供給方法としては、半田ペーストを必要な部分にスク
リーン印刷して熔融して半球状にする方法や、回路基板
6を熔融半田中に浸漬して引き上げる方法、あるいは、
メッキによって供給する方法があり、必要に応じて最適
な方法を選択すればよい。
【0022】次に、図2に示すように、上記半導体装置
1の表面にボンディングツール10を押し当てて真空吸
着穴11内の空気を真空引きすることによって半導体装
置1をボンディングツール10に吸着させる。ボンディ
ングツール10を移動して半導体装置1と回路基板6と
を対向させる。そして、半導体装置1上のAl電極2と
回路基板6上の接続パッド部との位置合わせを行って、
半導体装置1のAl電極2下に位置するCu薄膜5を回路
基板6上の半田7に押し当てる。この状態で、上記半導
体装置1あるいは回路基板6あるいは両者1,6を半田
7の融点より僅かに低い温度に加熱して保持する。
【0023】そうすることによって、上記半導体装置1
上に形成されたCu薄膜5と回路基板6上に形成された
半田7とが接触する箇所で、CuとSnとが拡散して合金
層12が形成される。こうして、半導体装置1が回路基
板6に電気的に仮接続されるのである。
【0024】次に、上記半導体装置1が仮接続された回
路モジュールをCuのエッチング液に浸漬して、半導体
装置1における仮接続箇所以外の露出したCu薄膜5を
エッチングして図3に示す状態にする。エッチング液と
しては、例えば「ヤマト屋商会」より市販されている商品
名“アルカエッチ液"を水で20倍に薄めたものや硝酸
を水で薄めたもの等を用いる。上記半導体装置1上にス
パッタによって形成されているCu薄膜5は非常に薄
く、エッチング時間が短いことと仮接続部分に形成され
たCuとSnとの合金層12は上記エッチング液に溶解し
にくいことから、不要なCu薄膜5が選択的に除去され
るのである。
【0025】次に、上記半導体装置1上のTiW薄膜4
を、エチレンジアミン四酢酸(EDTA)と過酸化水素水
とアンモニア水との混合液等によってエッチングして除
去する。次に、上記半田7を完全に熔融固着して、図3
に示すような半導体装置1と回路基板6との接続形態を
得るのである。
【0026】このように、本実施例においては、半導体
装置1のAl電極2に突起電極を形成することなく、一
度に大量の半導体装置1に逆スパッタを行ってAl電極
2上の酸化膜を除去した後、金属薄膜4,5をスパッタ
する。一方、回路基板6上における接続パッドの箇所に
は半田7を供給する。そして、半導体装置1におけるA
l電極2下の最外層の金属薄膜5を回路基板6上の半田
7に押し当てた状態で半田7の融点以下の温度で加熱し
て、半田7の成分金属と金属薄膜5とが拡散して合金層
12を形成することによって半導体装置1と回路基板6
とを電気的に仮接続するようにしている。こうして形成
された合金層12はエッチング液に溶解しにくいので、
仮接続に与らない不要な金属薄膜4,5をエッチングに
よって容易に除去できる。
【0027】したがって、本実施例による半導体装置の
実装方法によれば、半導体装置を回路基板にフェイスダ
ウン接続する際に、半導体装置の電極に突起電極を形成
する必要がないので大幅に工程数を削減できる。また、
多量の半導体装置1を同時にフェイスダウン接続できる
ので、更なる工程数の削減が可能となり、大幅なコスト
ダウンを実現できる。
【0028】上記半導体装置1および回路基板6の断面
形状は、図1乃至図3に示すような断面形状に限定され
るものではない。また、上記半導体装置1上に形成され
る電極および金属薄膜の材質や回路基板6上に形成され
る配線の材質は上記実施例に限定されるものではない。
但し、半導体装置1上に形成される最外層の金属薄膜
は、回路基板6上に供給される半田7と半田の融点以下
の温度で合金層を形成するような材質である必要があ
る。
【0029】
【発明の効果】以上より明らかなように、第1の発明の
半導体装置の実装方法は、半導体装置における電極側に
この電極に電気的に接続された金属薄膜を形成し、上記
回路基板における電極に半田を供給し、上記半導体装置
の電極下に位置する金属薄膜を上記回路基板上の半田に
接触させた状態で上記半田の融点以下の温度で加熱して
仮接続し、上記半導体装置上における上記仮接続に与ら
ない不要な金属薄膜を除去し、上記回路基板上の半田を
熔融固着するので、上記半導体装置を回路基板にフェイ
スダウン接続するに際して半導体装置の電極に突起電極
を形成する必要がない。
【0030】したがって、個別に分割された状態で納入
された半導体装置であっも、多量の半導体装置を同時に
フェイスダウン接続することが可能になる。すなわち、
この発明によれば大幅に工程数を削減してコストダウン
を図ることができる。
【0031】また、第2の発明の半導体装置の実装方法
は、上記半導体装置上に形成される金属薄膜はCu薄膜
或いはCu合金薄膜であり、上記半導体装置と回路基板
との仮接続はCu-Sn合金膜によって成されるので、工
程数を削減してコストダウンを図ることができる半導体
装置の実装方法を容易に実現可能である。
【0032】すなわち、上記各発明によれば、容易に且
つ安価に半導体装置を回路基板にフェイスダウン接続で
きる。
【図面の簡単な説明】
【図1】この発明の半導体装置の実装方法に供される金
属薄膜が形成された半導体装置と半田が供給された回路
基板の断面図である。
【図2】図1に示す半導体装置を回路基板上に位置合わ
せして合金層によって仮接続された状態を表す断面図で
ある。
【図3】図1に示す半導体装置の回路基板へのフェイス
ダウン接続が完了した状態を示す図である。
【符号の説明】
1…半導体装置、 2…Al電極、4
…TiW薄膜、 5…Cu薄膜、6…
回路基板、 7…半田、8…Cu配
線。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置を回路基板にフェイスダウン
    接続する半導体装置の実装方法であって、 上記半導体装置における電極側の面上にこの電極に電気
    的に接続された金属薄膜を形成する工程と、 上記回路基板における電極に半田を供給する工程と、 上記金属薄膜が形成された半導体装置と上記半田が供給
    された回路基板とを対向させて位置合わせを行い、上記
    半導体装置の電極下に位置する金属薄膜を上記回路基板
    上の半田に接触させた状態で上記半田の融点以下の温度
    で加熱して上記半導体装置を上記回路基板に仮接続する
    工程と、 上記半導体装置上における上記仮接続に与らない不要な
    金属薄膜を除去する工程と、 上記回路基板上の半田を熔融固着する工程を備えたこと
    を特徴とする半導体装置の実装方法。
  2. 【請求項2】 請求項1に記載の半導体装置の実装方法
    において、 上記半導体装置上に形成される金属薄膜はCu薄膜或い
    はCu合金薄膜であり、 上記半導体装置と回路基板との仮接続はCu-Sn合金膜
    によって成されたことを特徴とする半導体装置の実装方
    法。
JP8046993A 1993-04-07 1993-04-07 半導体装置の実装方法 Pending JPH06295938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8046993A JPH06295938A (ja) 1993-04-07 1993-04-07 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8046993A JPH06295938A (ja) 1993-04-07 1993-04-07 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH06295938A true JPH06295938A (ja) 1994-10-21

Family

ID=13719129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8046993A Pending JPH06295938A (ja) 1993-04-07 1993-04-07 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH06295938A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172114A (ja) * 1994-12-20 1996-07-02 Nec Corp 基板接続方法
JP2017022228A (ja) * 2015-07-09 2017-01-26 ローム株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172114A (ja) * 1994-12-20 1996-07-02 Nec Corp 基板接続方法
JP2017022228A (ja) * 2015-07-09 2017-01-26 ローム株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
EP1032030B1 (en) Flip chip bump bonding
JP3138159B2 (ja) 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US5208186A (en) Process for reflow bonding of bumps in IC devices
EP0097833A2 (en) Substrate for integrated circuit packages
US6375062B1 (en) Surface bumping method and structure formed thereby
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
JPH07201864A (ja) 突起電極形成方法
JP2003017531A (ja) 半導体装置
JP3267167B2 (ja) 半導体装置とその製造方法
JPH06295938A (ja) 半導体装置の実装方法
JP3173109B2 (ja) 半導体素子及びその製造方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JPH0745664A (ja) 半導体装置の実装方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH11312758A (ja) はんだバンプシート製造方法およびicパッケージ部品製造方法
JP3297717B2 (ja) 半導体装置の電極形成方法
JPH08236583A (ja) フレキシブルフィルム及び半導体装置
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JP3580452B2 (ja) 半導体装置の製造方法
JPS62204547A (ja) はんだバンプの形成方法
JPH09191012A (ja) はんだバンプの形成方法