JPH11312758A - はんだバンプシート製造方法およびicパッケージ部品製造方法 - Google Patents

はんだバンプシート製造方法およびicパッケージ部品製造方法

Info

Publication number
JPH11312758A
JPH11312758A JP15552398A JP15552398A JPH11312758A JP H11312758 A JPH11312758 A JP H11312758A JP 15552398 A JP15552398 A JP 15552398A JP 15552398 A JP15552398 A JP 15552398A JP H11312758 A JPH11312758 A JP H11312758A
Authority
JP
Japan
Prior art keywords
solder
film
sheet
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15552398A
Other languages
English (en)
Inventor
Masaharu Yamamoto
雅春 山本
Masashi Sawa
正士 澤
Kenichi Funamoto
健一 船本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Special Metals Co Ltd filed Critical Sumitomo Special Metals Co Ltd
Priority to JP15552398A priority Critical patent/JPH11312758A/ja
Publication of JPH11312758A publication Critical patent/JPH11312758A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 数多いはんだバンプを基材上に効率よく形成
可能で、しかもはんだボールを予め作成しておく必要が
ないはんだバンプシートの製造方法およびICパッケー
ジ部品製造方法を提供する。 【解決手段】 シート材の表面にはんだ膜を形成する第
1の工程と、前記はんだ膜上にフイルム部材を形成する
第2の工程と、前記フイルム部材の不要部分を露光処理
して除去し、レジスト膜を形成する第3の工程と、露光
処理されたシート材上の不要部分のはんだ膜を除去処理
する第4の工程と、はんだ膜上のレジスト膜を除去する
第5の工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
のシリコンチップとパッケージ基板とを接続するため等
に使用するはんだバンプシート製造方法およびICパッ
ケージ部品製造方法に関する。
【0002】
【従来の技術】従来、この種の半導体パッケージは、図
7に示すように回路を形成したシリコンチップ4が、外
部入出力端子1と金メッキされた銅配線2とを備えるパ
ッケージ基板3上に搭載されて構成される。シリコンチ
ップ4の端子と銅配線2とは、はんだバンプ5で接続・
導通されて、IC、LSI等の半導体パッケージ部品が
構成されていた。
【0003】以下に、その製造方法の詳細を説明する。
図8は、シリコンチップ4が搭載される前のPGA(ピ
ン・グリッド・アレイ)タイプ用のパッケージ基板3を
示す。図9(イ)は、パッケージ基板3のA −A ’にお
ける断面構造を示す。パッケージ基板3上の銅配線2に
接続する相当部分に貫通孔7が形成された治具6(図9
(ハ))を、図9(ロ)に示すように、パッケージ基板
3の上に載せると共に、球状のはんだボール8を治具6
の各孔7に入れて加熱する。そうすると、図9(ニ)に
示すように、銅配線2の接続部分にはんだバンプ5が形
成される(例えば、特開昭64−22048号公報)。
このはんだバンプ5上に、シリコンチップ4の端子を載
せて、再度加熱処理することにより、シリコンチップ4
とパッケージ基板3とを導通させる。このようにして、
半導体パッケージ部品を製造する。
【0004】
【発明が解決しようとする課題】しかし、上記した方法
によれば、近年LSIのピン数が増加したり、あるいは
小型化の要請により、銅配線2のピッチが小さくなりは
んだボール8が小さくなると、はんだボール8を治具6
の孔7に精度よく、かつモレなく入れることは難しい。
しかも上記方法は、予めはんだボールを作成しておかな
ければならないためコストと工数がかかり、その結果、
ICパッケージの製造コストの上昇につながるといった
問題がある。
【0005】そこで、本発明の目的は、上記従来技術の
有する問題点を解消し、ピン数の多い、もしくはピンピ
ッチの小さいLSIの製造にも適用できるように、数多
いはんだバンプを基材上に効率よく形成可能で、製造歩
留りが高いはんだバンプシートの製造方法およびICパ
ッケージ部品製造方法を提供することにある。しかも、
はんだボールを予め作成しておく必要がなく、製造コス
トを低減できるはんだバンプシートの製造方法およびI
Cパッケージ部品製造方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的は、請求項記載
の発明により達成される。即ち、本発明に係るはんだバ
ンプシートの製造方法は、シート材の表面にはんだ膜を
形成する第1の工程と、前記はんだ膜上にフイルム部材
を形成する第2の工程と、前記フイルム部材の不要部分
を露光処理して除去し、レジスト膜を形成する第3の工
程と、露光処理されたシート材上の不要部分のはんだ膜
を除去処理する第4の工程と、はんだ膜上のレジスト膜
を除去する第5の工程とを有することにある。
【0007】このように構成することにより、数多いは
んだバンプをパッケージ基上に精度よく、かつ確実に
形成できるので、ピン数の多い、もしくはピンピッチの
小さいLSIの製造に際しても、効率良く製造できる。
しかも、はんだボールを予め作成しておく必要がないの
で、生産効率を高めることができ、製造コストを低減で
きた。
【0008】更に別の本発明に係るはんだバンプシート
製造方法は、シート材の表面にフイルム部材を形成する
第1の工程と、前記フイルム部材を露光処理して不要部
分を除去し、レジスト膜を形成する第2の工程と、前記
露光処理されたシート材にはんだ膜を形成する第3の工
程と、前記シート材上のレジスト膜を除去する第4の工
程とを有することにある。
【0009】このように構成することにより、上記した
はんだバンプシート製造方法と同様に、数多いはんだバ
ンプをパッケージ基上に精度よく、かつ確実に形成で
きるので、ピン数の多いLSIの製造に際しても、効率
良く製造できるのみならず、より少ない工程でバンプシ
ートを製造できるので、一層生産効率が高まる。しか
も、はんだボールを予め作成しておく必要がないので、
一層製造コストを低減できた。
【0010】更に本発明に係る別のはんだバンプシート
製造方法は、シート材の一方の表面にはんだ箔を押圧接
着する第1の工程と、前記はんだ箔上にフイルム部材を
形成する第2の工程と、前記フイルム部材の不要部分を
露光処理して除去し、レジスト膜を形成する第3の工程
と、前記露光処理されたシート材上の不要部分のはんだ
箔を除去処理する第4の工程と、前記シート材上のレジ
スト膜を除去する第5の工程とを有することにある。
【0011】このように構成することにより、上記した
はんだバンプシート製造方法と同様に、生産効率を高め
ることができ、製造コストを低減できる。しかも、この
方法は、はんだ膜の形成をシート材の一方の表面にはん
だ箔を押圧接着して行うようにしているので、メッキ法
やPVD法に比べて生産性が高く、はんだ箔とシート材
の材質あるいは厚みの組み合わせの選択により、広い範
囲にわたる任意の厚みのはんだバンプを容易に製造でき
て好ましい。
【0012】前記シート材に対してはんだ箔を、リダク
ション率30〜70%で押圧接着することが好ましい。
リダクション率30%未満では、基材とはんだ箔とをク
ラッドする際の密着性が良くなく、はがれ易い。又、7
0%を越えるとクラッドする際の密着性は良好である
が、接合が強すぎて転写が難しい。より好ましくは、リ
ダクション率40〜60%の範囲である。
【0013】前記シート材として、Fe−Cr製もしく
はAl製シートを用いると、これらの表面にぬれ性の悪
い酸化皮膜が自然に形成されるので、はんだバンプシー
トからはんだバンプの剥離が容易となって好ましい。
【0014】前記シート材として、その表面に電気また
は化学メッキ法もしくはPVD法により、ぬれ性の悪い
膜を形成して用いてもよい。表面にぬれ性の悪い酸化皮
膜が自然に形成され難いシート材を用いる場合に、はん
だバンプシートからはんだバンプの剥離が容易となって
好ましい。
【0015】そして、本発明に係るICパッケージ部品
製造方法は、上記したいずれかのはんだバンプシート製
造方法により作成したはんだバンプシートを用いて、パ
ッケージ基板にはんだバンプを転写・形成し、このパッ
ケージ基板に半導体チップを配置・接続することにあ
る。
【0016】かかるICパッケージ部品製造方法は、数
多いはんだバンプを基材上に効率よく形成でき、しかも
はんだボールを予め作成しておく必要がないので生産効
率が高く、従って製造コストを低減できた。
【0017】更に、別の本発明に係るICパッケージ部
品製造方法は、上記したいずれかのはんだバンプシート
製造方法により作成したバンプシートを用いて、パッケ
ージ基板の裏面にはんだバンプを転写して入出力部を形
成することにある。
【0018】従来、入出力部としてはんだボールを用い
る、いわゆるBGAタイプのICパッケージ部品の製造
方法は、真球状に形状調整されたはんだボールを高価な
マウンター機を使用して製造する方法を採用していた。
そのため、製造コストが極めて高いものとなっていた。
しかし、本発明の上記方法のように構成すると、真球状
に形状調整されたはんだボールを使用する必要がなく、
高価なマウンター機を使用する必要もないので、大幅に
製造コストを低減できる。しかも、はんだバンプをシー
ト材から転写する方法を採用しているので、転写後のは
んだバンプの高さ方向の寸法精度が極めて高くかつ均質
であるため、いわゆるコプラナリティ性に優れたはんだ
ボールの入出力部を形成できる。従って、このような方
法で製造されたICパッケージ部品をプリント基板等に
実装すると、接続不良のない良好な配線を達成できて好
ましい。
【0019】
【発明の実施の形態】以下に、本実施形態に係るはんだ
バンプシートの製造方法と半導体集積回路などのICパ
ッケージ部品の製造方法を、図面を参照して詳細に説明
する。
【0020】まず、図1(イ)に示すようにシート材た
るシート状基材9として、厚み0 .2 mmの短冊状のS
US(ステンレス鋼。好ましくはJIS430系)もし
くはAl(アルミニウム)製バンプシートを用意する。
これらの材料を選択した理由は、これらが溶融はんだと
化学反応を起こし難く、かつぬれ性が悪いので、はんだ
のパッケージシートへの転写が容易となるからである。
従って、はんだと反応し難いこのような材料であれば、
その他の材料(例えば、チタン等)を用いることもでき
る。
【0021】次に、この基材9の一方の表面全面にわた
ってメッキ法などにより、0.075〜0.08mmの
はんだ膜10を形成する(第1の工程。図1(ロ))。
このはんだ膜10の表面全面にわたって、レジスト膜を
形成するためのフォトレジスト用樹脂製フィルム(フォ
トレジスト用ドライフィルム)を貼りつける(第2の工
程)。更に、その表面上に必要パターンを形成したフォ
トマスク(図示略)を配置し、露光させ光の当たらなか
った部分(不要部分)を現像液にて除去し、はんだ膜を
残しておきたい部分のみにレジスト膜11を形成する
(第3の工程。図1(ハ))。このように成膜したシー
トを過酸化水素系のはんだ剥離液に浸漬して、不要部分
のはんだ膜10をエッチングし除去する(第4の工程。
図1(ニ))。
【0022】最後に、このシートを水酸化ナトリウム液
に浸漬して、レジスト膜11をはんだ膜10からはがす
(水酸化ナトリウムがレジスト膜1 1 とはんだ膜10の
界面に侵入して、レジスト膜11が自然にはがれる。第
5の工程)。この場合、レジスト膜11がはんだ膜10
上にのみ形成されているため、レジスト膜11の剥離は
極めて容易である。その結果、図1(ホ)に示すよう
に、所定位置に所定数のはんだバンプが形成されたバン
プシートが完成する。レジスト膜の形成は、上記したよ
うに、ドライフィルムの使用によってもよいし、比較的
薄い膜形成となる液状フォトレジストを使用するもので
あってもよい。液状フォトレジストを用いてはんだ膜上
に薄いレジスト膜を形成すると、より精度の高い加工が
でき生産性の高いはんだ膜を形成できて好ましい。フォ
トレジストの剥離は、水酸化ナトリウム液以外に各種有
機溶剤を用いることができる。この剥離液の選択は、フ
ォトレジスト膜の材質との組み合わせを考慮して適宜行
えばよい。
【0023】このようにして作成したはんだバンプシー
トの平面構造の一例を、図2(ロ)に示す。このはんだ
バンプシート9には、多数のはんだバンプ10の合計4
組からなる群が形成されている。もっとも、はんだバン
プ群の数は図2(ロ)に示す例に限られず、その個数、
その組合せを種々変更できることは言うまでもない。
尚、図中17は、後述するように位置決め用の孔であ
る。
【0024】図2(イ)は、パッケージ基板3が4個設
けられたパッケージシート12の平面構造の例を示す。
このパッケージシート12とパッケージ基板3は接合部
13によって、4 隅がプラモデルの部品のように細い支
持部で支持され固着されている。なお、このパッケージ
シート12にも位置決め用の孔14が設けられている。
【0025】図2(ハ)、(ニ)に、はんだバンプシー
ト9からパッケージシート12へはんだを転写する工程
を、断面構造によって示す。図中15は位置合わせ治具
であり、一方の表面にピン1 6 が2個(図2(ハ)は手
前側のみを示す)ずつ4組設けられている。まず、この
位置合わせ治具15のピン16に、パッケージ基板3を
接合した面を上側に向けたパッケージシート1 2 の孔1
4を位置合わせして入れる。同様に、はんだバンプシー
ト9のはんだバンプ10が形成された面を、パッケージ
シート1 2 のパッケージ基板3を接合した面と対向する
ように、位置合わせ治具15のピン16にはんだバンプ
シート9の孔17を合わせて入れる。尚、はんだバンプ
10とパッケージ基板3との突き合わせが実際には4箇
所存在するが、図2(ハ)には、簡略化のため1箇所の
み示す。
【0026】これにより、図2(ハ)のA部分を拡大し
て示す図2(ニ)にみるように、銅配線(簡略化のため
一部のみ示す)2の端子部分に合わせて、はんだバンプ
10が位置決めされる。この状態で、窒素雰囲気中35
0℃で5分加熱することにより、銅配線2の端子上に、
図7(ニ)に示すようなはんだバンプが形成される。
【0027】次に、はんだバンプシート側からパッケー
ジ基板3側にはんだバンプを転写するときに、はんだバ
ンプをはがれやすくする工夫について説明する。なお、
上述の実施形態においては90Pb−10Snのはんだ
合金を用いた。90Pb−10Snのはんだ合金は、溶
融点が他のはんだ合金に比べてやや高目なので、他の箇
所に更にはんだバンプを設けて製造される半導体パッケ
ージ部品に特に有効である。つまり、2度目のはんだ合
金として低融点のはんだ合金を用いることにより、先に
形成したはんだバンプを変化させることなく確実に両は
んだバンプを形成できる。もっとも、本実施形態に用い
るはんだ合金はこれに限定されることなく、目的に応じ
て更に融点の低い60Sn−40Pb合金あるいは他の
合金系(In−Sn系、Pb−Sn−Sb系、Pb−S
n−Ag系)等各種組成のはんだ合金の使用が可能であ
る。
【0028】(1)基材の材質を選択し、自然に発生す
る表面酸化膜を利用する方法 1) Fe−Cr基材 基材としてFe−Cr合金(SUS430系合金など)
を採用すれば、表面にCr23 皮膜が形成され、この
Cr23 皮膜は表面のぬれ性が悪いため、はんだバン
プははがれやすく、転写を良好に行うことができる。
【0029】2) Al基材 基材として、Al(純Al又はAl合金)を採用すれ
ば、表面にAl23 皮膜が形成され、このAl23
皮膜のぬれ性が悪いため、はんだバンプははがれやす
く、転写を良好に行うことができる。
【0030】(2)強制的に膜をつくる方法 化学メッキ法あるいはPVD法によって上記と同様な膜
を形成する。化学メッキ法ではんだ膜を形成する場合、
通常の電解法によってもよいが、基材が導体でない場
合、無電解メッキ法を用いる。PVD法としては、真空
蒸着、イオンプレーテイング、イオンスパッタリング等
種々の方法を採用可能である。例えば、基材にCu等を
使用する場合、その表面にCuO膜を強制的に形成する
方法を採用すると、はんだバンプのはくりが容易とな
る。
【0031】以上のようにしてはんだバンプをパッケー
ジシートに転写した後、このパッケージシート上のパッ
ケージ基板にシリコンチップ等を配置・接続すると共
に、その上面全体をエポキシ系モールド樹脂などで被覆
して封止し、LSIのような半導体集積回路などのIC
パッケージ部品を製造する。
【0032】〔変形例〕 上記実施形態は、はんだ膜を
先に全面に作成したのち、エッチングにより不要部分を
除去する方法を用いたが、図3(イ)〜(ニ)に示すよ
うに、先にSUSもしくはAlシート基材上に所定のレ
ジスト膜を形成しておき、必要部分のみにはんだメッキ
処理することも可能である。
【0033】即ち、まず上記したと同様に基材9上の全
面にわたってにレジスト膜11を形成する(第1の工
程)。次に、はんだバンプを形成する箇所以外のレジス
ト膜11を残して、はんだバンプを形成する箇所のレジ
スト膜を除去する(第2の工程。図3(ロ))。そし
て、図3(ハ)に示すように、レジスト膜が除去された
箇所にはんだ膜10をメッキ法などにより形成する(第
3の工程)。最後に、図3(ニ)に示すように、残りの
レジスト膜を除去する(第4の工程)。
【0034】一般に、SUSもしくはAl製等の基材シ
ートとレジスト膜の密着性が優れて強固なため、この変
形例に示す方法で行うと、前述した方法で行うよりも少
ない工数で、しかも一層確実に安定して所定位置にはん
だバンプを形成することができる。もっとも、この場合
はレジスト膜の厚みをある程度厚くすることが好まし
く、従っていわゆるドライフィルムによるフォトレジス
ト膜の使用が好ましい。レジスト膜の厚みが薄いと、レ
ジスト膜形成工程の後のはんだ膜形成が、レジスト膜の
端部上面まで張出すようになり易く、はんだバンプが目
的とする大きさより大きくなる可能性があるからであ
る。
【0035】〔別実施の形態〕 (1) 本発明のはんだバンプシートの製造方法とし
て、図4に示すように、メッキ法あるいは蒸着法ではな
く、クラッド(庄接)法によって、はんだバンプシート
上にはんだ膜10を形成することも可能である。このク
ラッド法においては、物理的に基材とはんだ膜を接合さ
せるため、押圧力が強すぎるとはんだ膜が基材側に食い
込んではがれにくくなる。逆に、押圧力が弱すぎるとは
んだ膜が基材側に食い込まずに、接合が十分でないた
め、転写以前の工程ではんだ膜がはがれてしまう。そこ
で、本発明者らが押圧力を種々変えて実験した結果を、
表1に示す。
【0036】
【表1】 Redはリダクション率(%)であり、クラッド時には
んだ箔が押圧によってその厚みが減少する割合をいう。
◎:非常に良好 〇:良好 △:やや劣る ×:劣る
−:測定せず。
【0037】基材9およびはんだ箔18として、厚さ0
.2 mmの短冊状のSUS(ステンレス鋼)に対して
厚さ0.15mmのはんだ箔(90Pb−10Sn)を
用いた。短冊状のSUS板9の表面を、予めバフ等によ
り粗面化しておき、新鮮表面を露出させておいてから、
SUS板9とはんだ箔18とを2つの合わせロール19
間を通過させて、所定のリダクション率により圧下して
両材料をクラッドする。はんだ箔18の合わせ面側も同
様に粗面化しておくと一層好ましい。押庄力についての
尺度は、Redを用いた。表1より、クラッド基材とは
んだ箔を接着するためには最低リダクション率30%が
必要である。一方、リダクション率が80%以上では接
合が強すぎて転写がうまくいかないことを示す。従っ
て、リダクション率30〜70%が使用に適した範囲で
あり、リダクション率40〜60%の範囲が好ましい。
尚、基材としてAlシートを用いると、AlはSUSよ
りも軟性であるため、はんだ箔との接合性が良くて好ま
しい。
【0038】そして、クラッド法の場合も、シート材と
して、表面にぬれ性の悪い自然酸化皮膜が容易に形成さ
れるFe−Cr製もしくはAl製シートを用いることが
好ましい。更に、シート材として、その表面にメッキ法
もしくはPVD法により、ぬれ性の高い膜を形成して用
いてもよい。
【0039】このようにして作成されたバンプシート
を、図1(ハ)〜(ホ)の方法を用いてエッチング処理
し、バンプシートを完成させる。この場合も、レジスト
膜の形成は、ドライフィルムの使用によってもよいし、
比較的薄い膜形成となる液状フォトレジストを使用する
ものであってもよい。液状フォトレジストを用いてはん
だ膜上に薄いレジスト膜を形成すると、より精度の高い
加工ができ生産性の高いはんだ膜を形成できて好まし
い。そして、前述したと同様にして、はんだバンプをパ
ッケージシートに転写した後、LSIのような半導体集
積回路などの半導体装置を製造する。
【0040】(2)本発明を応用して、ピンに代えては
んだボールを入出力部である外部入出力端子として用い
る、いわゆるBGA(ボール・グリッド・アレイ)タイ
プのICパッケージ部品を製造してもよい。
【0041】即ち、図5に示すように、SUS430製
のシート状基材9上に、図3に示したと同様に、ドライ
フイルムによるレジスト膜11を形成する(例えば、5
0μm。第1の工程)。次に、はんだバンプを形成する
箇所以外のレジスト膜11を残して、はんだバンプを形
成する相当箇所のレジスト膜を露光処理して除去する
(第2の工程。図5(イ))。そして、図5(ロ)に示
すように、レジスト膜が除去された箇所に、レジスト膜
より薄い厚み(例えば、5〜10μm)の63(wt
%)Sn−37(wt%)Pb共晶合金からなるはんだ
膜10を電気メッキ法などにより形成する(第3の工
程)。はんだ膜として上記合金系を用いると融点(18
3℃)が低いので扱い易いが、この合金系に限定される
ものでなく他のはんだ合金系を使用してもよい。はんだ
膜を上記のような比較的薄い厚みとしたのは、SUS4
30製の基材上にはんだを馴染ませるための下地処理と
して機能させ、基材上に確実なはんだの形成を達成する
ためである。
【0042】次に、図5(ハ)に示すように、残りのレ
ジスト膜11を水酸化ナトリウム溶液などを用いて除去
して、基材9上にはんだ膜10のみを残す(第4の工
程)。更に、基材9上に残存したはんだ膜10上に樹脂
系フラックス20をスクリーン印刷法により塗布する
(図5(ニ))。その後、はんだ膜10にスクリーン印
刷されたフラックス20上に、別に用意したはんだ粒子
21を振込法により振り込む。フラックス20には、上
記した樹脂系のものを用いると加熱後の残渣が少ないの
で好ましい。
【0043】このはんだ粒子21の振込は、次のように
して行う。まず、所定の大きさの多数の有底穴が形成さ
れた振込パレット(図示略)上に、はんだ粒子21を振
りまく。そうすると、振込パレットの各穴に夫々はんだ
粒子21が配置される。別に、はんだメッキ上にスクリ
ーン印刷された前記フラックス20の夫々に対応して形
成されている多数の貫通孔を備えた別の振込治具(図示
略)を予め用意しておく。この振込治具を、スクリーン
印刷された前記フラックス20の直上に配置する。前記
振込パレットを反転し、振込パレットの各穴を下にして
振込治具上に重ね合わせると、振込パレットの各穴に配
置されているはんだ粒子が振込治具の貫通孔に挿入・配
置される。その後、振込治具を取り除くと、はんだ粒子
21がフラックス20の有する粘着力により前記フラッ
クス20上に接合される(図5(ホ))。この場合、は
んだ粒子の形状を真球状に揃える必要はなく、篩などを
用いてある程度粒度を揃えたはんだ粒子を使用できるの
で、本実施形態の方法であると製造コストが高くならな
い。
【0044】前記フラックス20上にはんだ粒子21を
接合した後、はんだの融点以上の所定温度に加熱しては
んだ粒子21を溶融させることにより、表面張力の作用
によって半球状のはんだ球22が形成され、外部入出力
端子用はんだバンプシートができる(図5(ヘ))。
【0045】次に、このようにして形成したはんだバン
プシート9からはんだバンプを、パッケージ基板の1種
であるBGA用基板に転写する方法を説明する。予めI
Cチップ等が装着されモールド樹脂で成形されたBGA
用基板Bの裏面の、外部入出力端子として形成されるは
んだバンプが転写される箇所に、Cu−Niメッキした
後Auメッキして突起状のパッド23を形成しておく
(図6(イ))。このパッド22上に、樹脂系フラック
ス24をスクリーン印刷する(図6(ロ))。スクリー
ン印刷された樹脂系フラックス24上に、先のはんだバ
ンプシートのはんだバンプを対向させ位置合わせして、
両者を付着・接合する(図6(ハ))。この状態で、は
んだバンプの溶融点以上の所定温度に加熱し、はんだバ
ンプをリフローする(図6(ニ))。最後に、はんだバ
ンプシート9のみを引き剥がすと、外部入出力端子とし
てはんだボール端子25を備えたBGAタイプのICパ
ッケージ部品が出来上がる(図6(ホ))。
【0046】はんだバンプシートとしてのSUS基材の
平滑度が高いため、このSUS基材を剥がした後は、各
はんだボールの高さ方向の寸法精度が高く維持された、
いわゆるコプラナリティ性に優れたBGAタイプのIC
パッケージ部品が得られる。従って、このBGAタイプ
のICパッケージ部品をプリント基板などに実装する場
合、従来技術によって実装する場合に比べて短い実装時
間で接続不良のない良好な配線が確実に達成できる利点
がある。しかも、従来のBGAタイプのICパッケージ
部品の入出力端子の製造は、一定の径(例えば、0.7
6±0.02mm)の真球状に揃えたはんだボールを高
価なマウンター機を用いて、BGA用基材の裏面のパッ
ドに転写していたため、製造コストが高いものとなって
いた。しかし、本実施形態のようにすると、高価なマウ
ンター機を用いる必要がない。又、はんだボールとして
必ずしも真球状のものを使用する必要がなく、所定重量
のはんだ粒子を使用できるため、BGAタイプのICパ
ッケージ部品の製造コストを大幅に軽減できる。
【0047】(3) レジスト膜の形成された基材上に
比較的薄い厚みのはんだを下地処理用として形成した
後、はんだ粒子を振り込み、最終的に所定サイズのはん
だボールを形成する上記方法に代えて、当初からメッキ
法その他によって所定サイズの厚みのはんだを形成する
ようにしてもよい。もっとも、前者の方法であると、メ
ッキ層が基材上に均質かつ確実に所定厚みに形成される
ので好ましい。
【0048】(4) BGAタイプのICパッケージ部
品の製造方法として、上記した方法の他、図1に示した
方法によりはんだバンプシートを作成し、このはんだバ
ンプシートからはんだバンプをパッケージ基板の裏面に
転写して外部入出力端子を形成するようにしてもよい。
【0049】(5) 更に、図4に示すクラッド法によ
りはんだ層の形成されたシートからエッチング処理し
て、所定形状のはんだバンプシートを作成し、このシー
トからはんだバンプをパッケージ基板の裏面に転写して
外部入出力端子を形成するようにしてもよい。
【図面の簡単な説明】
【図1】本発明に係るはんだバンプシートの製造方法を
説明する断面図
【図2】図1の方法により作成したはんだバンプシート
からはんだバンプを転写する方法の説明図であり、
(イ)ははんだバンプを転写されるパッケージシートの
平面図、(ロ)は図1の方法により作成したはんだバン
プシートの平面図、(ハ)ははんだバンプシートからパ
ッケージシートへはんだを転写する工程を説明する断面
図、(ニ)は(ハ)のA部分の拡大断面図
【図3】はんだバンプシートの製造方法の変形例を説明
する断面図
【図4】本発明の別実施形態に係るはんだバンプシート
の製造方法を示す断面図
【図5】本発明の更に別実施形態に係るはんだバンプシ
ートの製造方法を示す断面図
【図6】図5に示す製造方法により製造されたはんだバ
ンプシートをBGA用基板に転写する工程を示す断面図
【図7】半導体パッケージを示す外観斜視図
【図8】シリコンチップが搭載される前のパッケージ基
板の斜視図
【図9】従来の半導体パッケージの製造方法を説明する
図で、(イ)は図のパッケージ基板3のA −A ’線断
面図、(ロ)は(ハ)の治具6を基板3の所定位置に配
置した状態を示す断面図、(ハ)ははんだボールを基板
3の所定位置に配置する治具の斜視図、(ニ)は基板3
上の銅配線2の接続部分はんだバンプを形成した
(イ)、(ロ)と同様な断面図
【符号の説明】
3 パッケージ基板 9 シート材 10 はんだ膜 11 レジスト膜 18 はんだ箔

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 シート材の表面にはんだ膜を形成する第
    1の工程と、前記はんだ膜上にフイルム部材を形成する
    第2の工程と、前記フイルム部材の不要部分を露光処理
    して除去し、レジスト膜を形成する第3の工程と、露光
    処理されたシート材上の不要部分のはんだ膜を除去処理
    する第4の工程と、はんだ膜上のレジスト膜を除去する
    第5の工程とを有するはんだバンプシート製造方法。
  2. 【請求項2】 シート材の表面にフイルム部材を形成す
    る第1の工程と、前記フイルム部材を露光処理して不要
    部分を除去し、レジスト膜を形成する第2の工程と、前
    記露光処理されたシート材にはんだ膜を形成する第3の
    工程と、前記シート材上のレジスト膜を除去する第4の
    工程とを有するはんだバンプシート製造方法。
  3. 【請求項3】 シート材の一方の表面にはんだ箔を押圧
    接着する第1の工程と、前記はんだ箔上にフイルム部材
    を形成する第2の工程と、前記フイルム部材の不要部分
    を露光処理して除去し、レジスト膜を形成する第3の工
    程と、前記露光処理されたシート材上の不要部分のはん
    だ箔を除去処理する第4の工程と、前記シート材上のレ
    ジスト膜を除去する第5の工程とを有するはんだバンプ
    シート製造方法。
  4. 【請求項4】 前記シート材に対してはんだ箔を、リダ
    クション率30〜70%で押圧接着する請求項3記載の
    はんだバンプシート製造方法。
  5. 【請求項5】 前記シート材として、Fe−Cr製もし
    くはAl製シートを用いる請求項1〜4のいずれか1項
    記載のはんだバンプシート製造方法。
  6. 【請求項6】 前記シート材として、その表面にメッキ
    法もしくはPVD法により、ぬれ性の悪い膜を形成して
    用いる請求項1〜4のいずれか1項記載のはんだバンプ
    シート製造方法。
  7. 【請求項7】 請求項1〜6のいずれか1項記載のはん
    だバンプシート製造方法により作成したはんだバンプシ
    ートを用いて、パッケージ基板にはんだバンプを転写・
    形成し、このパッケージ基板に半導体チップを配置・接
    続するICパッケージ部品製造方法。
  8. 【請求項8】 請求項1〜6のいずれか1項記載のはん
    だバンプシート製造方法により作成したバンプシートを
    用いて、パッケージ基板の裏面にはんだバンプを転写し
    て入出力部を形成するICパッケージ部品製造方法。
JP15552398A 1998-02-27 1998-06-04 はんだバンプシート製造方法およびicパッケージ部品製造方法 Pending JPH11312758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15552398A JPH11312758A (ja) 1998-02-27 1998-06-04 はんだバンプシート製造方法およびicパッケージ部品製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6480998 1998-02-27
JP10-64809 1998-02-27
JP15552398A JPH11312758A (ja) 1998-02-27 1998-06-04 はんだバンプシート製造方法およびicパッケージ部品製造方法

Publications (1)

Publication Number Publication Date
JPH11312758A true JPH11312758A (ja) 1999-11-09

Family

ID=26405907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15552398A Pending JPH11312758A (ja) 1998-02-27 1998-06-04 はんだバンプシート製造方法およびicパッケージ部品製造方法

Country Status (1)

Country Link
JP (1) JPH11312758A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
US6677229B2 (en) 2000-10-20 2004-01-13 Sumitomo Special Metals Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board
US7173331B2 (en) 2003-02-06 2007-02-06 Neomax Materials Co., Ltd. Hermetic sealing cap and method of manufacturing the same
WO2021018466A1 (en) * 2019-07-26 2021-02-04 International Business Machines Corporation System and method for forming solder bumps

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
US6677229B2 (en) 2000-10-20 2004-01-13 Sumitomo Special Metals Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board
US6943102B2 (en) 2000-10-20 2005-09-13 Neomax Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board
US7173331B2 (en) 2003-02-06 2007-02-06 Neomax Materials Co., Ltd. Hermetic sealing cap and method of manufacturing the same
WO2021018466A1 (en) * 2019-07-26 2021-02-04 International Business Machines Corporation System and method for forming solder bumps
GB2600623A (en) * 2019-07-26 2022-05-04 Ibm System and method for forming solder bumps
GB2600623B (en) * 2019-07-26 2023-11-29 Ibm System and method for forming solder bumps
US11990437B2 (en) 2019-07-26 2024-05-21 International Business Machines Corporation System and method for forming solder bumps

Similar Documents

Publication Publication Date Title
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
EP1770776B1 (en) Method for manufacturing semiconductor ic-embedded substrate
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
US7030033B2 (en) Method for manufacturing circuit devices
JP4242777B2 (ja) 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP4449975B2 (ja) 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法
US6708398B2 (en) Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package
US20040106288A1 (en) Method for manufacturing circuit devices
JPH03178152A (ja) モールドicおよびその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JPH11312758A (ja) はんだバンプシート製造方法およびicパッケージ部品製造方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2003209342A (ja) 配線基板の製造方法及び配線基板
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP2004282098A (ja) 半導体パッケージの製造方法
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法
JPH0745664A (ja) 半導体装置の実装方法
JP2000340703A (ja) はんだボール転写シートとその製造方法
JP2005183439A (ja) バンプ電極、バンプ電極製造方法及びバンプ電極接続構造