JPH03178152A - モールドｉｃおよびその製造方法 - Google Patents
モールドｉｃおよびその製造方法Info
- Publication number
- JPH03178152A JPH03178152A JP31703089A JP31703089A JPH03178152A JP H03178152 A JPH03178152 A JP H03178152A JP 31703089 A JP31703089 A JP 31703089A JP 31703089 A JP31703089 A JP 31703089A JP H03178152 A JPH03178152 A JP H03178152A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- resin layer
- molded
- material layer
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229920005989 resin Polymers 0.000 claims abstract description 58
- 239000011347 resin Substances 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 37
- 238000007747 plating Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010963 304 stainless steel Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 229910000589 SAE 304 stainless steel Inorganic materials 0.000 description 1
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003055 poly(ester-imide) Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣ（集積回路）ベアチップ、絶縁層、配線
層等からなる積層体がモールド樹脂により固着一体化さ
れてなる軽量薄膜状のモールドＩＣ１およびその製造方
法に関する。
層等からなる積層体がモールド樹脂により固着一体化さ
れてなる軽量薄膜状のモールドＩＣ１およびその製造方
法に関する。
本発明は、ＩＣベアチップとその配線を行うために所定
のパターンに形成された導電材料層とを絶縁樹脂層およ
びモールド樹脂層により所定の位置関係に保持し、かつ
固着一体化させることにより、支持基板を持たず軽量か
つ薄型で、各種電子回路に接続容易なモールドＩＣを提
供しようとするものである。
のパターンに形成された導電材料層とを絶縁樹脂層およ
びモールド樹脂層により所定の位置関係に保持し、かつ
固着一体化させることにより、支持基板を持たず軽量か
つ薄型で、各種電子回路に接続容易なモールドＩＣを提
供しようとするものである。
本発明はさらに、上記モールドＩＣの製造を、選択露光
、電解めっき、印刷等の技術を組み合わせ、高い信頼性
、経済性、生産性をもって実現するものである。
、電解めっき、印刷等の技術を組み合わせ、高い信頼性
、経済性、生産性をもって実現するものである。
近年、各種電子機器の軽量化、小型化、薄型化。
高機能化等に伴い、ＩＣ実装技術の分野においてもこれ
らを実現するための各種の技術が提案されている。フラ
ットパッケージ等はその代表例であるる、さらに、高機
能化、高集積化を０指してＩＣが多端子化され、かつ−
層の軽量薄型化、低コスト化が図られるに伴い、これら
の要請に対応し得る技術として、テープ自動ボンディン
グ（ＴＡＢ）法、チップ・オン・グラス（ＣＯＣ）法、
チップ・オン・フレキシブル・プリント・サーキット（
ＣＯＦ）法、フェース・ボンディング法等の技術も提案
されている。ＴＡＢ法は、ポリイミド等からなるテープ
の表面に予めエツチングにより形成された銅の配線パタ
ーンに、ＩＣベアチップ上のバンプを熱圧着もしくは共
晶法により接続する方法である。ＣＯＣ法は、ガラス基
板上において液晶マトリクス等から導出された透明電極
にＩＣベアチップの端子を接続する方法である。ＣＯＦ
法はポリエステル、ポリイミド等の高分子材料からなる
フィルム上に形成された配線パターンにＩＣベアチップ
を接続する方法である。フェース・ボンディング法は半
導体チップをステムに組み立てる際や厚膜ＩＣに組み込
む際の接続を、線によらず面で行う方法であり、フリン
ブチップにおいて実用化されている。
らを実現するための各種の技術が提案されている。フラ
ットパッケージ等はその代表例であるる、さらに、高機
能化、高集積化を０指してＩＣが多端子化され、かつ−
層の軽量薄型化、低コスト化が図られるに伴い、これら
の要請に対応し得る技術として、テープ自動ボンディン
グ（ＴＡＢ）法、チップ・オン・グラス（ＣＯＣ）法、
チップ・オン・フレキシブル・プリント・サーキット（
ＣＯＦ）法、フェース・ボンディング法等の技術も提案
されている。ＴＡＢ法は、ポリイミド等からなるテープ
の表面に予めエツチングにより形成された銅の配線パタ
ーンに、ＩＣベアチップ上のバンプを熱圧着もしくは共
晶法により接続する方法である。ＣＯＣ法は、ガラス基
板上において液晶マトリクス等から導出された透明電極
にＩＣベアチップの端子を接続する方法である。ＣＯＦ
法はポリエステル、ポリイミド等の高分子材料からなる
フィルム上に形成された配線パターンにＩＣベアチップ
を接続する方法である。フェース・ボンディング法は半
導体チップをステムに組み立てる際や厚膜ＩＣに組み込
む際の接続を、線によらず面で行う方法であり、フリン
ブチップにおいて実用化されている。
しかしながら、上述の各方法ではコストの上昇や使用目
的の制約を生ずる他、精度や信頼性においても今ひとつ
満足な結果が得られていない。
的の制約を生ずる他、精度や信頼性においても今ひとつ
満足な結果が得られていない。
そこで本発明は、これらの問題点を解決し、極めて軽量
薄膜化され、信頼性が高く、低コストで使い易いモール
ドＩＣ５およびその製造方法を提供することを目的とす
る。
薄膜化され、信頼性が高く、低コストで使い易いモール
ドＩＣ５およびその製造方法を提供することを目的とす
る。
本発明は上述の目的を連成するために提案されるもので
ある。
ある。
すなわち、本発明の第１の発明にかかるモールドＩＣは
、所定のパターンに形成された導電材料層と、前記導電
材料層の一部を露出させる開口部を有する絶縁樹脂層と
、前記絶縁樹脂層上に実装されその電極部が前記開口部
を通して前記導電材料層と電気的に接続されてなるＩＣ
ベアチップから構成される積層体がモールド樹脂層によ
り固着一体化されてなることを特徴とするものである。
、所定のパターンに形成された導電材料層と、前記導電
材料層の一部を露出させる開口部を有する絶縁樹脂層と
、前記絶縁樹脂層上に実装されその電極部が前記開口部
を通して前記導電材料層と電気的に接続されてなるＩＣ
ベアチップから構成される積層体がモールド樹脂層によ
り固着一体化されてなることを特徴とするものである。
さらに、本発明の第２の発明にかかるモールドＩＣの製
造方法は、導電性基体上に導電材料層のパターンを反転
させたパターンを有するメッキレジスト層を形成する工
程と、電解メッキにより前記導電性基体の露出部に導電
材料層を選択的に形成する工程と、前記導電材料層のう
ちＩＣベアチップの電極部が接続される電気的接続部位
に臨んで開口される開口部を有する絶縁樹脂層を形成す
る工程と、前記ＩＣベアチップを前記絶縁樹脂層上に実
装し、前記開口部を通じて該ＩＣベアチップの電極部と
前記導電材料層の電気的接続部位とを接続する工程と、
前記導電性基体の少なくともＩＣベアチップ実装面をモ
ールド樹脂により固着する工程と、少なくとも前記導電
性基体を剥離する工程を有することを特徴とするもので
ある。
造方法は、導電性基体上に導電材料層のパターンを反転
させたパターンを有するメッキレジスト層を形成する工
程と、電解メッキにより前記導電性基体の露出部に導電
材料層を選択的に形成する工程と、前記導電材料層のう
ちＩＣベアチップの電極部が接続される電気的接続部位
に臨んで開口される開口部を有する絶縁樹脂層を形成す
る工程と、前記ＩＣベアチップを前記絶縁樹脂層上に実
装し、前記開口部を通じて該ＩＣベアチップの電極部と
前記導電材料層の電気的接続部位とを接続する工程と、
前記導電性基体の少なくともＩＣベアチップ実装面をモ
ールド樹脂により固着する工程と、少なくとも前記導電
性基体を剥離する工程を有することを特徴とするもので
ある。
本発明にかかるモールドＩＣは、ＩＣベアチップとその
配線を行うために所定のパターンに形成された導電材料
層とが絶縁樹脂層およびモールド樹脂層により所定の位
置関係に保持され、かつ固着一体化されてなるものであ
る。上記モールドＩＣは、何ら支持基板を有さす導電材
料層がＩＣべアチップの実装面とは反対側の面に露出さ
れているため、この形のままで極めて容易に他の電子回
路に実装することができる。しかも、その全厚はほぼＩ
Ｃベアチップ自身の厚さにより決まるものである。この
ように、本発明のモールドＩＣは極めて薄型かつ軽量で
あるが、その機械強度は上記絶縁樹脂層およびモールド
樹脂層により十分に保障されているので、信頼性の面で
も問題はない。
配線を行うために所定のパターンに形成された導電材料
層とが絶縁樹脂層およびモールド樹脂層により所定の位
置関係に保持され、かつ固着一体化されてなるものであ
る。上記モールドＩＣは、何ら支持基板を有さす導電材
料層がＩＣべアチップの実装面とは反対側の面に露出さ
れているため、この形のままで極めて容易に他の電子回
路に実装することができる。しかも、その全厚はほぼＩ
Ｃベアチップ自身の厚さにより決まるものである。この
ように、本発明のモールドＩＣは極めて薄型かつ軽量で
あるが、その機械強度は上記絶縁樹脂層およびモールド
樹脂層により十分に保障されているので、信頼性の面で
も問題はない。
上述のようなモールドＩＣは、製造工程においては支持
基板上に形成され、最終的に該支持基板から剥離すると
いう、巧妙な方法により製造されるものである。したが
って、モールドＩＣは剥離の直前まで常に支持基板上に
保持されて全体として極めて高い強度を付与されるため
、各製造工程における加工や処理の高い精度および信頼
性が保証される。また、上記支持基板として導電性基体
を使用することにより、電解メッキによる導電材料層の
形成が可能となる。上記モールドＩＣの製造工程は、レ
ジストの選択露光工程、導電材料層を形成するための電
解めっき工程、絶縁樹脂層を形成するための印刷工程、
ＩＣベアチップを実装するためのボンディング工程、モ
ールド樹脂の塗布工程等の必要最小限の工程からなり、
従来の製造設備に何ら特殊な設備を追加することなく容
易に実施でき、信頼性の高いモールドＩＣを歩留り良く
製造することができる。
基板上に形成され、最終的に該支持基板から剥離すると
いう、巧妙な方法により製造されるものである。したが
って、モールドＩＣは剥離の直前まで常に支持基板上に
保持されて全体として極めて高い強度を付与されるため
、各製造工程における加工や処理の高い精度および信頼
性が保証される。また、上記支持基板として導電性基体
を使用することにより、電解メッキによる導電材料層の
形成が可能となる。上記モールドＩＣの製造工程は、レ
ジストの選択露光工程、導電材料層を形成するための電
解めっき工程、絶縁樹脂層を形成するための印刷工程、
ＩＣベアチップを実装するためのボンディング工程、モ
ールド樹脂の塗布工程等の必要最小限の工程からなり、
従来の製造設備に何ら特殊な設備を追加することなく容
易に実施でき、信頼性の高いモールドＩＣを歩留り良く
製造することができる。
以下、本発明の好適な実施例について、図面を参照しな
がら説明する。
がら説明する。
実施例１
本実施例は、ＩＣベアチップと導電材料層の間の電気的
接続を導電接続層を介して図ったモールドＩＣおよびそ
の製造方法の例である。
接続を導電接続層を介して図ったモールドＩＣおよびそ
の製造方法の例である。
まず、第１図に本実施例にかかるモールドＩＣの概略断
面図を示す、このモールドＩＣは、所定のパターンに形
成された導電材料層（１）の上に、後述のＩＣベアチッ
プ（３）と上記導電材料層（１）との間の電気的絶縁を
図り、かつ咳ＩＣベアチップ（３）を所定の位置関係を
保って固定するための絶縁樹脂層（２）が積層され、さ
らに上記絶縁樹脂層（２）の上にＩＣベアチップ（３）
が載置され、少なくとも上記ＩＣベアチップ（３）の実
装面がモールド樹脂層（４）により固着一体化されてな
るものである。上記絶縁樹脂層（２）には開口部（２ａ
）が設けられており、この開口部（２ａ）を通じて導電
接続層（５）により上記導電材料層（１）とＩＣベアチ
ップ（３）の電気的接続が図られている。
面図を示す、このモールドＩＣは、所定のパターンに形
成された導電材料層（１）の上に、後述のＩＣベアチッ
プ（３）と上記導電材料層（１）との間の電気的絶縁を
図り、かつ咳ＩＣベアチップ（３）を所定の位置関係を
保って固定するための絶縁樹脂層（２）が積層され、さ
らに上記絶縁樹脂層（２）の上にＩＣベアチップ（３）
が載置され、少なくとも上記ＩＣベアチップ（３）の実
装面がモールド樹脂層（４）により固着一体化されてな
るものである。上記絶縁樹脂層（２）には開口部（２ａ
）が設けられており、この開口部（２ａ）を通じて導電
接続層（５）により上記導電材料層（１）とＩＣベアチ
ップ（３）の電気的接続が図られている。
ここで、上記導電材料層（１〉 とＩＣベアチップ（３
）の接続状態をよりわかり易く説明するために、第２図
に該ＩＣベアチップ（３）の実装部近傍の模式的な上面
図を示す、ただし、図面を簡単とするために、最上部の
モールド樹脂層（４）は図示しない、上記導電材料層（
１）は、ＩＣベアチップ（３）の配線層として機能する
べく所定のパターンに形成された金属薄膜であり、該パ
ターンを構成する各配線層の末端部は電気的接続部位（
１ａ）とされている、この図に示す例では、１個のＩＣ
ベアチップ（３）に対して６個の電気的接続部位（１ａ
）が、該ＩＣベアチップ（３）の６個の電極部（３ａ）
の配設パターンに対応して設けられている。上記絶縁樹
脂層（２）には、上記電気的接続部位（１ａ〉の全てを
露出させる開口部（２ａ）が設けられている。したがっ
て、絶縁樹脂層（２）を形成した段階で、開口部（２ａ
）内に露出する電気的接続部位（ｌａ）に適当な方法に
より導電接続層（５）〔図中、斜線部で示す、］を形威
し、さらに上記開口部（２ａ）に臨んでＩＣベアチップ
（３）を実装すれば、該ＩＣベアチップ（３）は外周部
を絶縁樹脂層（２）により支持されると共に、導電材料
層（１）と電気的および機械的に接続される。
）の接続状態をよりわかり易く説明するために、第２図
に該ＩＣベアチップ（３）の実装部近傍の模式的な上面
図を示す、ただし、図面を簡単とするために、最上部の
モールド樹脂層（４）は図示しない、上記導電材料層（
１）は、ＩＣベアチップ（３）の配線層として機能する
べく所定のパターンに形成された金属薄膜であり、該パ
ターンを構成する各配線層の末端部は電気的接続部位（
１ａ）とされている、この図に示す例では、１個のＩＣ
ベアチップ（３）に対して６個の電気的接続部位（１ａ
）が、該ＩＣベアチップ（３）の６個の電極部（３ａ）
の配設パターンに対応して設けられている。上記絶縁樹
脂層（２）には、上記電気的接続部位（１ａ〉の全てを
露出させる開口部（２ａ）が設けられている。したがっ
て、絶縁樹脂層（２）を形成した段階で、開口部（２ａ
）内に露出する電気的接続部位（ｌａ）に適当な方法に
より導電接続層（５）〔図中、斜線部で示す、］を形威
し、さらに上記開口部（２ａ）に臨んでＩＣベアチップ
（３）を実装すれば、該ＩＣベアチップ（３）は外周部
を絶縁樹脂層（２）により支持されると共に、導電材料
層（１）と電気的および機械的に接続される。
かかるモールドｔＣは、何ら支持基板を有するものでは
なく、導電材料層（１）がＩＣベアチップ（３）の実装
面とは反対側の面に露出されているため、この形のまま
で極めて容易に他の電子回路に実装することができる。
なく、導電材料層（１）がＩＣベアチップ（３）の実装
面とは反対側の面に露出されているため、この形のまま
で極めて容易に他の電子回路に実装することができる。
しかも、上述の導電材料層（１）や絶縁樹脂層（２）は
いずれも極めて薄い層であるため、モールドＩＣの全厚
はほぼＩＣベアチップ（３）の厚さにより決まると言っ
て良い、しかし、上記モールドＩＣはこのように極めて
薄型でありながら、その機械強度は上記絶縁樹脂層およ
びモールド樹脂層（４）により十分に保障されている。
いずれも極めて薄い層であるため、モールドＩＣの全厚
はほぼＩＣベアチップ（３）の厚さにより決まると言っ
て良い、しかし、上記モールドＩＣはこのように極めて
薄型でありながら、その機械強度は上記絶縁樹脂層およ
びモールド樹脂層（４）により十分に保障されている。
上述のようなモールドＩＣは、たとえば第３図（Ａ）な
いし第３図（Ｆ）に示す製造工程により製造することが
できる。
いし第３図（Ｆ）に示す製造工程により製造することが
できる。
まず、第３図（Ａ）に示すように、導電性基体（６）上
に、最終的に形成される導電材料層（１）のパターンを
反転させたパターンを有するメッキレジスト層（７）を
形成する。
に、最終的に形成される導電材料層（１）のパターンを
反転させたパターンを有するメッキレジスト層（７）を
形成する。
ここで、上記導電性基体（６）としては、次の工程にて
この上に形成される導電材料層（１〉が容易に剥離でき
るような平滑面を有することが必要であり、その材料も
ステンレス鋼、ニッケル、チタン、ニッケル系合金、チ
タン系合金、ニッケルーコバルト合金、その他の合金等
から適宜選択することができる。ここでは、厚さ５０μ
ｍの５ＵＳ３０４ステンレス鋼板を使用した。
この上に形成される導電材料層（１〉が容易に剥離でき
るような平滑面を有することが必要であり、その材料も
ステンレス鋼、ニッケル、チタン、ニッケル系合金、チ
タン系合金、ニッケルーコバルト合金、その他の合金等
から適宜選択することができる。ここでは、厚さ５０μ
ｍの５ＵＳ３０４ステンレス鋼板を使用した。
また、上記メッキレジスト層（７）は、絶縁性。
耐熱性、および後の工程で使用される電解メッキ液に対
する耐性、すなわち耐酸性もしくは耐アルカリ性を有す
る材料により形成されることが必要である。さらに、上
記メンキレジスト層（７〉が、製造工程の最後で導電性
基体（６）を剥離する際に該導電性基体（６）と共に剥
離される場合には、離型剤としての機能も果たすもので
ある。かかる材料としては、たとえばレジスト材料を使
用することができ、これをスクリーン印刷法もしくは写
真露光技術により所定のパターンに形成すれば良い。
する耐性、すなわち耐酸性もしくは耐アルカリ性を有す
る材料により形成されることが必要である。さらに、上
記メンキレジスト層（７〉が、製造工程の最後で導電性
基体（６）を剥離する際に該導電性基体（６）と共に剥
離される場合には、離型剤としての機能も果たすもので
ある。かかる材料としては、たとえばレジスト材料を使
用することができ、これをスクリーン印刷法もしくは写
真露光技術により所定のパターンに形成すれば良い。
ここでは、レジスト材料（東しシリコン社製、商品名Ｓ
ｌ＋ ９５５６ ＲＴＶ）を使用し、これをシルクスク
リーン印刷により１５．ｃｒｍの厚さに塗布した。
ｌ＋ ９５５６ ＲＴＶ）を使用し、これをシルクスク
リーン印刷により１５．ｃｒｍの厚さに塗布した。
次に、第３図（Ｂ）に示すように、金属メッキ浴に浸漬
して電解メッキを行い、導電性基体（６）の表面のうち
メンキレジスト層（７）によりマスクされずに露出して
いる部分に選択的に金属を析出させ、導電材料層（１）
を形成する。上記金属としては、高い導電性を有し、か
つ最終的に上記導電性基体（６）から剥離されることを
考慮して該導電性基体（６）に対する剥離性の高い材料
を使用する必要がある。好適な金属としては金１１！！
＋銅、クロム、ニッケル、鉄、コバルト、あるいはこれ
らの合金等が挙げられるが、ここでは、次のような条件
により銅を析出させた。すなわち、電解液１２当たり硫
酸銅２５０ｇ、硫酸７５ｇを含む硫酸銅浴を使用し、液
温２５℃、電流密度８Ａ／ｄｍ”、 メッキ時間３０
分の条件で電解メッキを行った。
して電解メッキを行い、導電性基体（６）の表面のうち
メンキレジスト層（７）によりマスクされずに露出して
いる部分に選択的に金属を析出させ、導電材料層（１）
を形成する。上記金属としては、高い導電性を有し、か
つ最終的に上記導電性基体（６）から剥離されることを
考慮して該導電性基体（６）に対する剥離性の高い材料
を使用する必要がある。好適な金属としては金１１！！
＋銅、クロム、ニッケル、鉄、コバルト、あるいはこれ
らの合金等が挙げられるが、ここでは、次のような条件
により銅を析出させた。すなわち、電解液１２当たり硫
酸銅２５０ｇ、硫酸７５ｇを含む硫酸銅浴を使用し、液
温２５℃、電流密度８Ａ／ｄｍ”、 メッキ時間３０
分の条件で電解メッキを行った。
なおここで、必要に応じて電解メッキの前後で防錆処理
を行うこともできる。また、後の工程で実装されるＩＣ
ベアチップ（３）との接続を図るための導電接続層（４
）としてバンブが形成される場合には、この段階で上記
導電材料層（１）の電気的接続部位（１ａ）に金、半田
、導電性ペースト等からなるバンプを形成しても良い０
本実施例では、金バンプを形成した。
を行うこともできる。また、後の工程で実装されるＩＣ
ベアチップ（３）との接続を図るための導電接続層（４
）としてバンブが形成される場合には、この段階で上記
導電材料層（１）の電気的接続部位（１ａ）に金、半田
、導電性ペースト等からなるバンプを形成しても良い０
本実施例では、金バンプを形成した。
次に、第３図（Ｃ）に示すように、前記導電材料層（１
）とＩＣベアチップ（３）の間において電気的接続部位
（ｌａ）以外の部位における電気的絶縁を図り、かつ該
ＩＣベアチップ（３）を所定の位置関係に固定保持する
ための絶縁樹脂層（２）を形成する０本実施例における
上記絶縁樹脂層（２）は、ＩＣベアチップ（３）の電極
部〔第２図の（３ａ）参照、）の配役パターンに応じて
開口される開口部（２ａ）を有しており、この内部にお
いて導電材料層（１）とＩＣベアチップ（３）との間の
電気的接続が図られる。この絶縁樹脂層（２）の材料と
しては、電気絶縁性以外に、優れた耐熱性および耐半田
性を有していることが必要である０本実施例では、レジ
ストインキ（タムラ化学社製、商品名５Ｒ−２９Ｇ）を
使用し、これをシルクスクリーン印刷により１５μｍの
厚さに塗布することにより、上記絶縁樹脂層（２）を形
成した。
）とＩＣベアチップ（３）の間において電気的接続部位
（ｌａ）以外の部位における電気的絶縁を図り、かつ該
ＩＣベアチップ（３）を所定の位置関係に固定保持する
ための絶縁樹脂層（２）を形成する０本実施例における
上記絶縁樹脂層（２）は、ＩＣベアチップ（３）の電極
部〔第２図の（３ａ）参照、）の配役パターンに応じて
開口される開口部（２ａ）を有しており、この内部にお
いて導電材料層（１）とＩＣベアチップ（３）との間の
電気的接続が図られる。この絶縁樹脂層（２）の材料と
しては、電気絶縁性以外に、優れた耐熱性および耐半田
性を有していることが必要である０本実施例では、レジ
ストインキ（タムラ化学社製、商品名５Ｒ−２９Ｇ）を
使用し、これをシルクスクリーン印刷により１５μｍの
厚さに塗布することにより、上記絶縁樹脂層（２）を形
成した。
次に第３図（Ｄ）に示すように、ＩＣベアチップ（３）
をその電極部〔第２図の（３ａ）参照、〕が予め導電接
続層（５）として金バンプが形成された上記電気的接続
部位（１ａ）に合致するように画像処理装置を使用して
１ＩＩＩ置し、フェースボンダーにより接続した。これ
により、ＩＣベアチップ（３）は上記開口部（２ａ）を
通じて電気的に導電材料層（１）と接続されると共に、
機械的にも固定される。
をその電極部〔第２図の（３ａ）参照、〕が予め導電接
続層（５）として金バンプが形成された上記電気的接続
部位（１ａ）に合致するように画像処理装置を使用して
１ＩＩＩ置し、フェースボンダーにより接続した。これ
により、ＩＣベアチップ（３）は上記開口部（２ａ）を
通じて電気的に導電材料層（１）と接続されると共に、
機械的にも固定される。
なお、上述のようなバンブによる接続以外にも、使用す
るＩＣベアチップ（３）のタイプによっては異方性導電
膜や導電性接着剤等による接続が可能である。
るＩＣベアチップ（３）のタイプによっては異方性導電
膜や導電性接着剤等による接続が可能である。
次に、第３図（Ｅ）に示すように、該ＩＣベアチップ（
３）の実装面をモールド樹脂層（４）により固着する。
３）の実装面をモールド樹脂層（４）により固着する。
ここでは、上記モールド樹脂層（４）を形成するための
モールド樹脂としてポリエステル系樹脂（ユニチカ社製
、商品名ＸＡ ５５６９）を使用した。すなわち、上記
ポリエステル系樹脂１００重量部につき硬化剤（日本ポ
リウレタン社製、商品名コロネートＥＨ）６重量部とメ
チルエチルケトン２００重量部を混合してなる塗料をＩ
Ｃベアチップ（３）がほぼ覆われる程度に塗布し、アフ
タキュアにより完全に硬化させた。これにより、導電材
料層（１）、 絶縁樹脂層（４）、 ＩＣベアチッ
プ（３）。
モールド樹脂としてポリエステル系樹脂（ユニチカ社製
、商品名ＸＡ ５５６９）を使用した。すなわち、上記
ポリエステル系樹脂１００重量部につき硬化剤（日本ポ
リウレタン社製、商品名コロネートＥＨ）６重量部とメ
チルエチルケトン２００重量部を混合してなる塗料をＩ
Ｃベアチップ（３）がほぼ覆われる程度に塗布し、アフ
タキュアにより完全に硬化させた。これにより、導電材
料層（１）、 絶縁樹脂層（４）、 ＩＣベアチッ
プ（３）。
および導電接続層（５）からなる積層体が固着一体化さ
れ、該導電材料層（１）とＩＣベアチップ（３）との間
の確実な電気的１機械的接続が保証される。
れ、該導電材料層（１）とＩＣベアチップ（３）との間
の確実な電気的１機械的接続が保証される。
最後に、第３図（Ｆ）に示すように、モールド樹脂層（
４）により固着一体化された上述の積層体から導電性基
体（６）とメッキレジスト層（７）を剥離し、前述の第
１図に示したようなモールドＩＣを得た。ここで、メッ
キレジスト層（７）が導電性基体（６）に対して高い剥
離性を有し、剥離時に該メッキレジスト層（７）が積層
体側に残存する場合には、適当な方法によりこれを除去
する。このようにして得られたモールドＩＣは、何ら支
持基板を有しないため、全厚がほぼＩＣベアチップ（３
）の厚さと同等に薄くなされており、かつ軽量である。
４）により固着一体化された上述の積層体から導電性基
体（６）とメッキレジスト層（７）を剥離し、前述の第
１図に示したようなモールドＩＣを得た。ここで、メッ
キレジスト層（７）が導電性基体（６）に対して高い剥
離性を有し、剥離時に該メッキレジスト層（７）が積層
体側に残存する場合には、適当な方法によりこれを除去
する。このようにして得られたモールドＩＣは、何ら支
持基板を有しないため、全厚がほぼＩＣベアチップ（３
）の厚さと同等に薄くなされており、かつ軽量である。
しかし、その機械強度は上記絶縁樹脂層（２）およびモ
ールド樹脂層（４）により十分に高いものである。
ールド樹脂層（４）により十分に高いものである。
実施例２
本実施例は、ＩＣベアチップと導電材料層の間の電気的
接続をワイヤボンディングにより図ったモールドＩＣの
例である。
接続をワイヤボンディングにより図ったモールドＩＣの
例である。
第４図に本実施例にかかるモールドＩＣの概略断面図を
示す、このモールドＩＣは、所定のパターンに形成され
た導電材料層（１１）の上に、後述のＩＣベアチップ（
１３）と上記導電材料層（１１）との間の電気的絶縁を
図り、かつ該ＩＣベアチップ（１３）を所定の位置関係
を保って固定するための絶縁樹脂層（１２）が積層され
、さらに上記絶縁樹脂層（１２）の上にＩＣベアチップ
（１３）が載置され、少なくとも上記ＩＣベアチップ（
１３）の実装面がモールド樹脂層（１４）により固着一
体化されてなるものである。
示す、このモールドＩＣは、所定のパターンに形成され
た導電材料層（１１）の上に、後述のＩＣベアチップ（
１３）と上記導電材料層（１１）との間の電気的絶縁を
図り、かつ該ＩＣベアチップ（１３）を所定の位置関係
を保って固定するための絶縁樹脂層（１２）が積層され
、さらに上記絶縁樹脂層（１２）の上にＩＣベアチップ
（１３）が載置され、少なくとも上記ＩＣベアチップ（
１３）の実装面がモールド樹脂層（１４）により固着一
体化されてなるものである。
上記絶縁樹脂層（１２）には開口部（１２ａ）が設けら
れており、この開口部（１２ａ）を通じてワイヤ（１５
〉により上記導電材料層（１１）とＩＣベアチップ（１
３）の電気的接続が図られている。
れており、この開口部（１２ａ）を通じてワイヤ（１５
〉により上記導電材料層（１１）とＩＣベアチップ（１
３）の電気的接続が図られている。
かかるモールドＩＣの製造方法は、前述の導電接続層（
５）を形成する代わりに金線等のワイヤ（１５）を使用
してワイヤボンディングを行った他はほぼ実施例１に上
述したとおりであるので、詳しい説明は省略する。
５）を形成する代わりに金線等のワイヤ（１５）を使用
してワイヤボンディングを行った他はほぼ実施例１に上
述したとおりであるので、詳しい説明は省略する。
〔発明の効果〕
以上の説明からも明らかなように、本発明にかかるモー
ルドＩＣは、極めて軽量薄型であり、各種の小型化され
た電子機器に使用される電子回路に容易に実装可能なも
のである。また、本発明にかかる製造方法では、支持基
板上おいて上記モールドＩＣの各構成要素を形成するた
めの加工、処理が施されるため、極めて精度、信頼性の
高いモールドＩＣを容易に、しかも高い経済性、生産性
をもって製造することができる。
ルドＩＣは、極めて軽量薄型であり、各種の小型化され
た電子機器に使用される電子回路に容易に実装可能なも
のである。また、本発明にかかる製造方法では、支持基
板上おいて上記モールドＩＣの各構成要素を形成するた
めの加工、処理が施されるため、極めて精度、信頼性の
高いモールドＩＣを容易に、しかも高い経済性、生産性
をもって製造することができる。
第１図は本発明にかかるモールドＩＣの一構成例を模式
的に示す概略断面図であり、第２図は上記モールドＩＣ
のＩＣベアチップの実装部近傍を示す上面図である。第
３図（Ａ）ないし第３図（Ｆ）は、本発明にかかるモー
ルドＩＣの製造方法の一例をその工程順にしたがって示
す概略断面図であり、第３図（Ａ）は導電性基体上にお
けるメッキレジスト層の形成工程、第３図（Ｂ）は電解
メッキによる導電材料層の形成工程、第３図（Ｃ）は絶
縁樹脂層の形成工程、第３図（Ｄ）はＩＣベアチップの
実装工程、第３図（Ｅ）はモールド樹脂層の形成工程、
第３図（Ｆ）は導電性基体およびメッキレジスト層の剥
離工程をそれぞれ示す、第４図は本発明にかかるモール
ドＩＣの他の構成例を模式的に示す概略断面図である。 １．１１ ａ ２．１２ ２ａ、 １２ａ ３．１３ ａ ４、 １４ ５ 導電材料層 電気的接続部位 絶縁樹脂層 開口部 ＩＣベアチップ 電極部 モールド樹脂層 導電接続層 ワイヤ 導電性基体 メッキレジスト層 第１ 図 ａ ａ 第２図 第３図（Ａ） 第３図（Ｂ） 第３図（Ｃ） 第３図（Ｄ） 第３図（Ｅ） 第３図（Ｆ）
的に示す概略断面図であり、第２図は上記モールドＩＣ
のＩＣベアチップの実装部近傍を示す上面図である。第
３図（Ａ）ないし第３図（Ｆ）は、本発明にかかるモー
ルドＩＣの製造方法の一例をその工程順にしたがって示
す概略断面図であり、第３図（Ａ）は導電性基体上にお
けるメッキレジスト層の形成工程、第３図（Ｂ）は電解
メッキによる導電材料層の形成工程、第３図（Ｃ）は絶
縁樹脂層の形成工程、第３図（Ｄ）はＩＣベアチップの
実装工程、第３図（Ｅ）はモールド樹脂層の形成工程、
第３図（Ｆ）は導電性基体およびメッキレジスト層の剥
離工程をそれぞれ示す、第４図は本発明にかかるモール
ドＩＣの他の構成例を模式的に示す概略断面図である。 １．１１ ａ ２．１２ ２ａ、 １２ａ ３．１３ ａ ４、 １４ ５ 導電材料層 電気的接続部位 絶縁樹脂層 開口部 ＩＣベアチップ 電極部 モールド樹脂層 導電接続層 ワイヤ 導電性基体 メッキレジスト層 第１ 図 ａ ａ 第２図 第３図（Ａ） 第３図（Ｂ） 第３図（Ｃ） 第３図（Ｄ） 第３図（Ｅ） 第３図（Ｆ）
Claims (2)
- （１）所定のパターンに形成された導電材料層と、前記
導電材料層の一部を露出させる開口部を有する絶縁樹脂
層と、前記絶縁樹脂層上に実装されその電極部が前記開
口部を通じて前記導電材料層と電気的に接続されてなる
ＩＣベアチップから構成される積層体がモールド樹脂層
により固着一体化されてなることを特徴とするモールド
ＩＣ。 - （２）導電性基体上に導電材料層のパターンを反転させ
たパターンを有するメッキレジスト層を形成する工程と
、 電解メッキにより前記導電性基体の露出部に導電材料層
を選択的に形成する工程と、 前記導電材料層のうちＩＣベアチップの電極部が接続さ
れる電気的接続部位に臨んで開口される開口部を有する
絶縁樹脂層を形成する工程と、前記ＩＣベアチップを前
記絶縁樹脂層上に実装し、前記開口部を通じて該ＩＣベ
アチップの電極部と前記導電材料層の電気的接続部位と
を接続する工程と、 前記導電性基体の少なくともＩＣベアチップ実装面をモ
ールド樹脂により固着する工程と、少なくとも前記導電
性基体を剥離する工程を有することを特徴とするモール
ドＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31703089A JPH03178152A (ja) | 1989-12-06 | 1989-12-06 | モールドｉｃおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31703089A JPH03178152A (ja) | 1989-12-06 | 1989-12-06 | モールドｉｃおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178152A true JPH03178152A (ja) | 1991-08-02 |
Family
ID=18083644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31703089A Pending JPH03178152A (ja) | 1989-12-06 | 1989-12-06 | モールドｉｃおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178152A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6294830B1 (en) * | 1996-04-18 | 2001-09-25 | Tessera, Inc. | Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6333252B1 (en) * | 2000-01-05 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6821821B2 (en) | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US7187072B2 (en) | 1994-03-18 | 2007-03-06 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP2011124381A (ja) * | 2009-12-10 | 2011-06-23 | Nitto Denko Corp | 半導体装置の製造方法 |
| EP2287897A3 (en) * | 1996-05-27 | 2011-11-02 | Dai Nippon Printing Co., Ltd. | Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device |
| JP2017215484A (ja) * | 2016-06-01 | 2017-12-07 | キヤノン株式会社 | 露光装置、露光方法、及び物品製造方法 |
| JP2018081281A (ja) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | 露光装置、露光方法、および物品の製造方法 |
-
1989
- 1989-12-06 JP JP31703089A patent/JPH03178152A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187072B2 (en) | 1994-03-18 | 2007-03-06 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US7165316B2 (en) | 1996-04-18 | 2007-01-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US6821821B2 (en) | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US6856235B2 (en) | 1996-04-18 | 2005-02-15 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US6294830B1 (en) * | 1996-04-18 | 2001-09-25 | Tessera, Inc. | Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer |
| EP2287897A3 (en) * | 1996-05-27 | 2011-11-02 | Dai Nippon Printing Co., Ltd. | Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device |
| JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6333252B1 (en) * | 2000-01-05 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| US6495909B2 (en) | 2000-01-05 | 2002-12-17 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| US8298872B2 (en) | 2009-12-10 | 2012-10-30 | Nitto Denko Corporation | Manufacturing method for semiconductor device |
| JP2011124381A (ja) * | 2009-12-10 | 2011-06-23 | Nitto Denko Corp | 半導体装置の製造方法 |
| JP2017215484A (ja) * | 2016-06-01 | 2017-12-07 | キヤノン株式会社 | 露光装置、露光方法、及び物品製造方法 |
| KR20170136445A (ko) * | 2016-06-01 | 2017-12-11 | 캐논 가부시끼가이샤 | 노광 장치, 노광 방법 및 물품 제조 방법 |
| JP2018081281A (ja) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | 露光装置、露光方法、および物品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781596A (en) | Semiconductor chip carriers and strips thereof | |
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| US5801441A (en) | Microelectronic mounting with multiple lead deformation and bonding | |
| JP3069010B2 (ja) | マンドレルで製造した相互接続デカールを有するマルチチップモジュール | |
| JPH03178152A (ja) | モールドｉｃおよびその製造方法 | |
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| JP3952129B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 | |
| US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| JPH06132474A (ja) | 半導体装置 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| EP0544305A2 (en) | Method of forming a contact bump using a composite film | |
| JPH06350234A (ja) | 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JP2764628B2 (ja) | 電子回路基板とその製造方法 | |
| KR100531223B1 (ko) | 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법 | |
| JPH11312758A (ja) | はんだバンプシート製造方法およびｉｃパッケージ部品製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH01143391A (ja) | モールド基板の製造方法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPH05206143A (ja) | 複合フィルムおよびそれを用いた転写バンプ形成方法 |