JP3952129B2 - 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3952129B2
JP3952129B2 JP2000600305A JP2000600305A JP3952129B2 JP 3952129 B2 JP3952129 B2 JP 3952129B2 JP 2000600305 A JP2000600305 A JP 2000600305A JP 2000600305 A JP2000600305 A JP 2000600305A JP 3952129 B2 JP3952129 B2 JP 3952129B2
Authority
JP
Japan
Prior art keywords
wiring pattern
substrate
plating layer
plating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000600305A
Other languages
English (en)
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3952129B2 publication Critical patent/JP3952129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

［技術分野］
本発明は、半導体装置、実装基板及びその製造方法、回路基板並びに電子機器に関する。
［背景技術］
Ｔ−ＣＳＰ（Ｔａｐｅ−Ｃｈｉｐ Ｓｃａｌｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）のように、配線パターンが形成された基板を使用した半導体装置が知られている。基板には半導体チップが搭載され、配線パターンには半導体チップの電極が電気的に接続されるとともにハンダボールが設けられることが多い。ここで、配線パターンの表面に対して、半導体チップの電極を接続するために必要な性質と、ハンダボールなどを設けるために必要な性質が異なる。このように、配線パターンの表面には、部分的に異なる性質が要求されるが、従来、配線パターンの表面全体に単一のメッキを施しているだけであった。
［発明の開示］
本発明は、上述したような課題を解決するものであり、その目的は、表面において部分的に異なる特性を有する配線パターンを含む半導体装置、実装基板及びその製造方法、回路基板並びに電子機器を提供することにある。
（１）本発明に係る半導体装置は、複数のスルーホールが形成された基板と、
前記スルーホール上を通って前記基板に形成された配線パターンと、
前記配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成された第２のメッキ層と、
前記基板に搭載されて前記第１のメッキ層に電気的に接続された半導体チップと、
前記第１のメッキ層上に設けられた樹脂と、
前記第２のメッキ層上に設けられる導電材料と、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、配線パターンに第１及び第２のメッキ層が形成されているので、配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。
第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（２）本発明に係る半導体装置は、基板と、
前記基板の一方の面に形成された第１の配線パターンと、前記第１の配線パターンに電気的に接続されて前記基板の他方の面に形成された第２の配線パターンと、
前記第１の配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記第２の配線パターンにおける前記基板側とは反対側の面に形成された第２のメッキ層と、
前記基板に搭載されて前記第１のメッキ層に電気的に接続された半導体チップと、
前記第１のメッキ層上に設けられた樹脂と、
前記第２のメッキ層上に設けられた導電材料と、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、第１及び第２の配線パターンに第１及び第２のメッキ層が形成されているので、第１及び第２の配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。また、第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（３）本発明に係る半導体装置は、基板と、
前記基板に形成された配線パターンと、
前記配線パターンにおける前記基板側とは反対側の面のうち第１の部分に形成された第１のメッキ層と、
前記配線パターンにおける前記基板側とは反対側の面のうち第２の部分に形成された第２のメッキ層と、
前記第１のメッキ層上に設けられた樹脂と、
前記第２のメッキ層上に設けられた導電材料と、
前記基板に搭載されて前記導電材料に電気的に接続された半導体チップと、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、配線パターンに第１及び第２のメッキ層が形成されているので、配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。また、第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（４）この半導体装置において、
前記第１のメッキ層は、前記第２のメッキ層よりも薄く形成されていてもよい。
メッキ層を薄くすることで樹脂との密着性が向上し、メッキ層を厚くすれば導電材料との接合性に優れるようになる。
（５）この半導体装置において、
前記第１及び第２のメッキ層は異なる材料で形成されていてもよい。
樹脂との密着性が向上する材料で第１のメッキ層を形成し、導電材料との接合性に優れる材料で第２のメッキ層を形成することができる。
（６）この半導体装置において、
前記樹脂は、接着剤であって導電粒子を含有して異方性導電材料を構成し、
前記半導体チップは、前記異方性導電材料を介してフェースダウン実装されていてもよい。
これによれば、第１のメッキ層には異方性導電材料が設けられ、第１のメッキ層は、異方性導電材料の接着剤との密着性に適している。また、第１のメッキ層が形成されていることで、半導体チップのフェースダウン実装において、電気的な接触抵抗が低下している。
（７）本発明に係る実装基板は、複数のスルーホールが形成された基板と、
前記スルーホール上を通って前記基板に形成された配線パターンと、
前記配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成された第２のメッキ層と、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、配線パターンに第１及び第２のメッキ層が形成されているので、配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。また、第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（８）本発明に係る実装基板は、基板と、
前記基板の一方の面に形成された第１の配線パターンと、前記第１の配線パターンに電気的に接続されて前記基板の他方の面に形成された第２の配線パターンと、
前記第１の配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記第２の配線パターンにおける前記基板側とは反対側の面に形成された第２のメッキ層と、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、第１及び第２の配線パターンに第１及び第２のメッキ層が形成されているので、第１及び第２の配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。また、第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（９）本発明に係る実装基板は、基板と、
前記基板に形成された配線パターンと、
前記配線パターンにおける前記基板側とは反対側の面のうち第１の部分に形成された第１のメッキ層と、
前記配線パターンにおける前記基板側とは反対側の面のうち第２の部分に形成された第２のメッキ層と、
を含み、
前記第１及び第２のメッキ層は相互に異なる特性を有する。
本発明によれば、配線パターンに第１及び第２のメッキ層が形成されているので、配線パターンの表面の酸化が防止されるとともに、電気的な接触抵抗を低下させることができる。また、第１及び第２のメッキ層は異なる特性を有する。樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多いが、その場合でも本発明は、異なる性質の第１及び第２のメッキ層によって対応することができる。
（１０）この実装基板において、
前記第１のメッキ層は、前記第２のメッキ層よりも薄く形成されていてもよい。
メッキ層を薄くすることで樹脂との密着性が向上し、メッキ層を厚くすれば導電材料との接合性に優れるようになる。
（１１）この実装基板において、
前記第１及び第２のメッキ層は異なる材料で形成されていてもよい。
樹脂との密着性が向上する材料で第１のメッキ層を形成し、導電材料との接合性に優れる材料で第２のメッキ層を形成することができる。
（１２）本発明に係る回路基板には、上記半導体装置が搭載されている。
（１３）本発明に係る電子機器は、上記半導体装置を備える。
（１４）本発明に係る実装基板の製造方法は、複数のスルーホールが形成され、前記スルーホール上を通って配線パターンが形成された基板をメッキ浴に浸せきし、前記配線パターンを陰極に電気的に接続し、前記基板における前記配線パターンが形成された面に向けて第１の陽極を配置し、前記基板における前記配線パターンとは反対側の面に向けて第２の陽極を配置し、前記第１及び第２の陽極と前記陰極との間で異なる電流密度の電流を流す工程と、
を含み、
前記第１の陽極からの電流によって、第１のメッキ層を前記配線パターン上に形成し、
前記第２の陽極からの電流によって、第２のメッキ層を、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成する。
本発明によれば、第１の陽極からの電流によって、配線パターンの一方の面に第１のメッキ層を形成することができ、第２の陽極からの電流によって、配線パターンの他方の面に第２のメッキ層を形成することができる。なお、第２のメッキ層は、配線パターンにおけるスルーホールから露出する部分に形成される。
（１５）本発明に係る実装基板の製造方法は、複数のスルーホールが形成され、前記スルーホール上を通って配線パターンが形成された基板を第１のメッキ浴に浸せきし、前記配線パターンを陰極に電気的に接続し、前記基板における前記配線パターンが形成された面に向けて第１の陽極を配置して電気メッキを施して、第１のメッキ層を前記配線パターン上に形成する工程と、
前記基板を第２のメッキ浴に浸せきし、前記配線パターンを陰極に電気的に接続し、前記基板における前記配線パターンとは反対側の面に向けて第２の陽極を配置して電気メッキを施して、第２のメッキ層を、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成する工程と、
を含む。
本発明によれば、基板を第１及び第２のメッキ浴に浸せきして、配線パターンの一方の面に第１のメッキ層を形成し、配線パターンの他方の面に第２のメッキ層を形成する。
（１６）本発明に係る実装基板の製造方法は、基板に複数のスルーホールを形成し、前記スルーホール上を通る配線パターンを形成する工程と、
前記スルーホールを第１のレジストで覆って、前記配線パターンに無電解メッキを施して、第１のメッキ層を形成する工程と、
前記スルーホールから配線パターンの一部を露出させ、前記配線パターンにおける前記基板側とは反対側の面を第２のレジストで覆って、前記スルーホール内で配線パターンに無電解メッキを施して、第２のメッキ層を形成する工程と、
を含む。
本発明によれば、２回の無電解メッキによって第１及び第２のメッキ層を形成する。
（１７）本発明に係る実装基板の製造方法は、一方の面に第１の配線パターンが形成され、他方の面に前記第１の配線パターンに電気的に接続される第２の配線パターンが形成された基板をメッキ浴に浸せきし、前記第１及び第２の配線パターンを陰極に電気的に接続し、前記第１の配線パターンに向けて第１の陽極を配置し、前記第２の配線パターンに向けて第２の陽極を配置し、前記第１及び第２の陽極と前記陰極との間で異なる電流密度の電流を流す工程と、
を含み、
前記第１の陽極からの電流によって、第１のメッキ層を前記第１の配線パターン上に形成し、
前記第２の陽極からの電流によって、第２のメッキ層を前記第２の配線パターン上に形成する。
本発明によれば、第１の陽極からの電流によって、第１の配線パターンに第１のメッキ層を形成することができ、第２の陽極からの電流によって、第２の配線パターンに第２のメッキ層を形成することができる。
（１８）本発明に係る実装基板の製造方法は、一方の面に第１の配線パターンが形成され、他方の面に前記第１の配線パターンに電気的に接続される第２の配線パターンが形成された基板を第１のメッキ浴に浸せきし、前記第１の配線パターンを陰極に電気的に接続し、前記第１の配線パターンに向けて第１の陽極を配置して電気メッキを施して、第１のメッキ層を前記第１の配線パターン上に形成する工程と、
前記基板を第２のメッキ浴に浸せきし、前記第２の配線パターンを陰極に電気的に接続し、前記第２の配線パターンに向けて第２の陽極を配置して電気メッキを施して、第２のメッキ層を、前記第２の配線パターン上に形成する工程と、
を含む。
本発明によれば、基板を第１及び第２のメッキ浴に浸せきして、第１の配線パターンに第１のメッキ層を形成し、第２の配線パターンに第２のメッキ層を形成する。
（１９）本発明に係る実装基板の製造方法は、基板の一方の面に第１の配線パターンを形成し、他方の面に前記第１の配線パターンに電気的に接続される第２の配線パターンを形成する工程と、
前記第２の配線パターンを第１のレジストで覆って、前記第１の配線パターンに無電解メッキを施して、第１のメッキ層を形成する工程と、
前記第１の配線パターンを第２のレジストで覆って、前記第２の配線パターンに無電解メッキを施して、第２のメッキ層を形成する工程と、
を含む。
本発明によれば、２回の無電解メッキによって第１及び第２のメッキ層を形成する。
（２０）本発明に係る実装基板の製造方法は、基板に配線パターンを形成する工程と、
前記配線パターンの第１の部分を露出させて第２の部分をレジストで覆って、前記配線パターンに無電解メッキを施して前記第１の部分に第１のメッキ層を形成する工程と、
前記配線パターンの第２の部分を露出させて第１の部分をレジストで覆って、前記配線パターンに無電解メッキを施して前記第２の部分に第２のメッキ層を形成する工程と、
を含む。
本発明によれば、２回の無電解メッキによって第１及び第２のメッキ層を形成する。
（２１）この実装基板の製造方法において、
前記第１及び第２のメッキ層は相互に異なる特性を有していてもよい。
樹脂との密着性に適するメッキ層と、導電材料との接合性に適するメッキ層とは、相反する性質が要求されることが多い。この場合、第１及び第２の陽極と陰極との間の電流密度を異ならせることで、異なる厚みの第１及び第２のメッキ層を形成してもよい。あるいは、第１及び第２のメッキ浴のメッキ液を異ならせたり、第１及び第２の陽極と陰極との間の電流密度を異ならせることで、異なる厚みの第１及び第２のメッキ層を形成してもよい。
（２２）この実装基板の製造方法において、
前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成してもよい。
メッキ層を薄くすることで樹脂との密着性が向上し、メッキ層を厚くすれば導電材料との接合性に優れるようになる。
（２３）この実装基板の製造方法において、
前記第１及び第２のメッキ層を異なる材料で形成してもよい。
樹脂との密着性が向上する材料で第１のメッキ層を形成し、導電材料との接合性に優れる材料で第２のメッキ層を形成することができる。
［発明を実施するための最良の形態］
以下、本発明の好適な実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。この半導体装置１は、半導体チップ１０と、基板２０と、を含む。半導体チップ１０の平面形状が矩形（正方形又は長方形）である場合には、少なくとも一辺（対向する二辺又は全ての辺を含む）に沿って、半導体チップ１０の一方の面（能動面）に複数の電極１２が形成されていてもよい。あるいは、複数の電極１２が半導体チップ１０の中央部又はその付近に並んでいても良い。電極１２には、ハンダボール、金ワイヤーボール、金メッキなどによってバンプ１４が設けられている。電極１２自体がバンプの形状をなしていてもよい。電極１２とバンプ１４との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。
基板２０の全体形状は特に限定されず、矩形、多角形、あるいは複数の矩形を組み合わせた形状のいずれであってもよいが、半導体チップ１０の平面形状の相似形とすることができる。基板２０の厚みは、その材質により決まることが多いが、これも限定されない。基板２０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。また、基板２０は、フレキシブル基板であっても、リジッド基板であってもよい。有機系の樹脂から形成されたテープ状のフレキシブル基板を打ち抜いて基板２０を形成することもできる。
図２は、図１に示す半導体装置の基板の平面図である。図１及び図２に示すように、基板２０の一方の面には、複数の配線（リード）２２が形成されて、配線パターン２１を構成している。それぞれの配線２２には、ランド部２４、２６が形成されている。ランド部２４、２６は、配線２２よりも大きい幅を有するように形成されていることが多い。一方のランド部２６を基板２０の中央に近い位置に形成し、他方のランド部２４を配線２２の途中に形成してもよい。複数の配線２２のうち少なくとも一つ又は全部は、他の配線２２と電気的に導通しておらず、電気的に独立している。複数の配線２２のうち、半導体チップ１０の電源やグランドなどに接続される共通の配線などは、ランド部２４、２６同士が接続されていてもよい。
基板２０には、複数のスルーホール２８が形成されている。それぞれのスルーホール２８上を、いずれかの配線２２が通る。配線２２の端部がスルーホール２８上に位置してもよい。配線２２の端部にランド部２６が形成されている場合には、ランド部２６がスルーホール２８上に位置する。
図１に拡大して示すように、配線２２には第１及び第２のメッキ層３０、３２が形成されている。配線２２を銅や、白金及びニッケルの２層構造で形成し、メッキ層３０、３２の材料をニッケル、パラジウム、ニッケル−金、ニッケル−パラジウム−金、金、ハンダ及びスズの中から選択することができる。第１のメッキ層３０は、配線２２における基板２０とは反対側の面に形成されている。第２のメッキ層３２は、配線２２における基板２０を向く面においてスルーホール２８内に形成されている。スルーホール２８上にランド部２６が位置している場合には、ランド部２６に第２のメッキ層３２が形成される。第１及び第２のメッキ層３０、３２は、厚み又は材料の少なくとも一方において異なっていることなどにより、異なる特性を有する。
第１のメッキ層３０は、少なくともランド２４上の酸化を防止して導電性を確保し、電気的な接触抵抗を低下させている。また、第１のメッキ層３０を形成しても、配線２２の上に樹脂と密着できるようになっている。例えば、樹脂として異方性導電材料の接着剤を例に挙げると、メッキ層３０の下地としてニッケルが形成されている場合に、接着剤に含有される例えばシランカップリング材がニッケルもしくはその酸化物や水酸化物と化学的結合を生じるように、メッキ層３０を薄く形成することが好ましい。例えば、０．０５μｍ程度の厚みの金メッキを第１のメッキ層３０とすることができる。これにより強固な接着が可能になる。
一方、第２のメッキ層３２は導電材料、例えば外部端子との接合性に適している。例えば、０．３μｍ程度の厚みの金メッキを第２のメッキ層３２として、導電材料との接合性を確保する。導電材料がハンダである場合には、ハンダメッキを第２のメッキ層３２としてハンダ付け性を確保してもよい。
半導体チップ１０は、基板２０に対してフェースダウン実装される。半導体チップ１０のバンプ１４と、基板２０に形成された配線２２と、が電気的に接続される。配線２２には、メッキ層３０が形成されているので良好な電気的接続が得られる。配線２２にランド部２４、２６が形成される場合には、一方のランド部２４とバンプ１４とが電気に接続される。電気的接続の手段として、樹脂からなる接着剤に導電粒子が含有されてなる異方性導電材料３４を使用してもよい。その場合には、導電粒子が配線２２とバンプ１４との間に介在して電気的な導通が図られる。異方性導電材料３４は、異方性導電膜又は異方性導電接着剤であってもよい。
異方性導電材料３４が使用される場合には、これによって配線２２における基板２０との接着面とは反対側の表面、側面及び先端面、すなわち基板２０との非接触面が覆われる。異方性導電材料３４が使用されない場合には、アンダーフィル材などの樹脂によって、配線２２における基板２０との非接触面を覆う。配線２２を覆う材料は、基板２０の一方の面の全面を覆ってもよい。配線２２に形成された第１のメッキ層３０は、樹脂との密着性に適しているので、配線２２の上に設けられる樹脂が剥離しにくくなっている。すなわち、異方性導電材料３４が剥離しにくくなっている。
配線２２における基板２０を向く面でスルーホール２８内には、導電材料３６が設けられている。詳しくは、導電材料３６は、第２のメッキ層３２上に形成されてスルーホール２８から突出している。導電材料３６は外部端子を構成する。第２のメッキ層３２が導電材料との接合性に適しているので、導電材料３６と第２のメッキ層３２との良好な電気的接続が得られる。導電材料３６は、ハンダボールであることが多いが、メッキ、導電樹脂などの導電性突起であってもよい。
導電材料３６によって外部端子を構成する代わりに、スルーホール２８内に導電材料３６を充填し、この導電材料３６に電気的に接続される第２の配線を基板２０の他方の面に形成して、その第２の配線に外部端子を設けてもよい。この場合には、基板２０は、両面に配線が形成されるので両面基板である。さらに、基板２０として、多層基板やビルドアップ型基板を用いても良い。ビルドアップ型基板や多層基板を利用した場合、平面的に拡がるベタグランド層上に配線パターンを形成すれば、余分な配線パターンのないマイクロストリップ構造となるので、信号の伝送特性を向上させることができる。
以上の説明は、異方性導電材料３４を用いる方式のフェースダウン型接合について述べてきたが、この方式のフェースダウン型接合に限られることはなく、ハンダバンプ付きの半導体チップを加熱（必要に応じて加圧）する方式や、金バンプ付きの半導体チップを加熱・加圧（必要に応じて超音波接合）する方式や、樹脂の硬化収縮力を利用した方式のフェースダウン接合にも本発明を適用することができる。このことは、以下の実施の形態でも同じである。
図１には、外部端子を構成する導電材料３６が半導体チップ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型の半導体装置が示されているが、これに限定されるものではない。例えば、半導体チップ１０の搭載領域外にのみ外部端子が設けられたＦＡＮ−ＯＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明を適用することができる。ＦＡＮ−ＯＵＴ型又はＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置では、配線２２の上に設けられる樹脂によって、半導体チップの外側にスティフナを貼り付けても良い。このことは、以下の実施の形態でも同じである。
図３は、本発明の第１の実施の形態に係る実装基板を示す図である。図３に示す実装基板４０は、テープキャリアであって、複数の半導体装置のための複数の配線パターン２１（図１参照）が形成されている。それぞれの配線パターン２１には第１及び第２のメッキ層３０、３２（図１参照）が形成されている。テープキャリアとしての実装基板４０が打ち抜かれて、個々の半導体装置に対応する実装基板が得られる。少なくとも１つの配線パターン２１が形成された基板が実装基板であり、図１示す配線パターン２１が形成された状態での基板２０も実装基板である。あるいは、完成品としての半導体装置の外形よりも大きい実装基板を用意してもよい。この場合には、半導体チップの実装前に予め、半導体装置の外形位置の一部好ましくは半分以上に、一つ好ましくは複数の穴（例えば長穴）を形成しておき、半導体チップの実装後に、外形位置の残りの部分（例えば複数の穴の間の部分）を打ち抜いてもよい。
図３に示す実装基板４０は、複数のスルーホール２８（図１参照）が形成された基板４２と、基板４２に形成された複数の配線パターン２１と、配線パターン２１を構成する配線２２に形成された第１及び第２のメッキ層３０、３２と、少なくとも１つのメッキリード４４と、を含む。図１に示す符号と同じ符号の構成は、上述した通りであるので説明を省略する。また、実装基板４０には一般的なテープキャリアの構成も適用されている。
メッキリード４４は、打ち抜き位置、すなわち完成した半導体装置の基板２０の外形位置よりも外側に形成されている。したがって、実装基板４０が打ち抜かれると、メッキリード４４を除去することができる。配線２２はメッキリード４４に電気的に接続されている。したがって、メッキリード４４を使用して、配線２２に電気メッキを施すことができる。
次に、図４は、本実施の形態に係る実装基板の製造方法を説明する図である。まず、実装基板４０から第１及び第２のメッキ層３０、３２を除いた構成を備える基板４２を用意する。この状態で、基板４２には、少なくとも１つ又は複数の配線パターン２１と、メッキリード４４と、が形成されている。
また、メッキ槽４８にメッキ液を入れてメッキ浴４６を用意する。メッキ浴４６には、第１及び第２の陽極５０、５２が配置されており、両者の間に上述した基板４２を送り出す。詳しくは、基板４２の一方の面を第１の陽極５０に向け、他方の面を第２の陽極５２に向ける。なお、基板４２がテープであれば、リール・ツウ・リールの工程を適用することができる。
基板４２に形成されているメッキリード４４を、陽極５０、５２に印加される電圧よりも低い電圧例えばＧＮＤの陰極５４に接続すると、メッキリード４４及びこれに接続される配線パターン２１（配線２２）と、第１及び第２の陽極５０、５２のそれぞれと、の間に電流が流れる。こうして、配線パターン２１（配線２２）における基板４２とは反対側の面と、スルーホール２８から露出する部分とに電気メッキを施し、第１及び第２のメッキ層３０、３２を形成することができる。
ここで、第１及び第２の陽極５０、５２のそれぞれに、異なる電圧Ｖ１、Ｖ２を印加するなどして、それぞれから流れる電流の電流密度が異なるようになっている。こうすることで、第１及び第２のメッキ層３０、３２の厚みを異ならせることができる。
こうして、第１及び第２のメッキ層３０、３２が配線パターン２１（配線２２）に形成されて、実装基板４０が得られる。なお、基板４２がテープであれば、実装基板４０はテープキャリアとなる。
また、図示していないが、電気的な接点となる部位以外は、ソルダーレジスト等の永久レジストで覆われていても良く、これは以降の実施の形態でも同様である。この場合、電気的な接点となる部位以外はメッキが施されない。
次に、本実施の形態に係る実装基板を使用した半導体装置の製造方法を説明する。上述した実装基板４０に形成されたそれぞれの配線パターン２１に、半導体チップ１０をフェースダウン実装する。例えば、図１に示すように、異方性導電材料３４を使用することができる。異方性導電材料３４は、半導体チップ１０における電極１２が形成された面に予め設けておいても良いし、実装基板４０における配線２２が形成された面に予め設けておいても良い。個々の配線パターン２１ごとに覆うように異方性導電材料３４を設けてもよいし、複数の配線パターン２１を覆うように異方性導電材料３４を設けてもよい。
また、図１に示すように、外部端子となる導電材料３６を設ける。こうして、実装基板４０に複数の半導体チップ１０が実装されて、複数の半導体装置１が一体化された半導体装置アッセンブリが得られる。
次に、図５に示すように、それぞれの半導体チップ１０よりも外側で、実装基板４０を打ち抜く。打ち抜き形状は、特に限定されないが、半導体チップ１０の平面形状の相似形としてもよい。打ち抜きのために、切断治具５６、５８を使用することができる。こうして、半導体装置１を連続して製造することができる。
（第２の実施の形態）
図６は、本発明を適用した第２の実施の形態に係る実装基板の製造方法を説明する図である。本実施の形態では、図３に示す実装基板４０から第１及び第２のメッキ層３０、３２を除いた構成を備える基板４２を用意する。この状態で、基板４２には、少なくとも１つ又は複数の配線パターン２１と、メッキリード４４と、が形成されている。
また、第１及び第２のメッキ槽６０、６２にメッキ液を入れて第１及び第２のメッキ浴６４、６６を並べて用意する。第１及び第２のメッキ浴６４、６６には、第１及び第２の陽極６８、７０が配置されている。基板４２は、第１のメッキ浴６４中で一方の面を第１の陽極６８に向けて送り出され、その次に、第２のメッキ浴６６中で他方の面を第２の陽極７０に向けて送り出される。なお、基板４２がテープであれば、リール・ツウ・リールの工程を適用することができる。
基板４２に形成されているメッキリード４４を、陽極６８、７０に印加される電圧よりも低い電圧例えばＧＮＤの陰極７２に接続すると、メッキリード４４及びこれに接続される配線パターン２１（配線２２）と、第１及び第２の陽極６８、７０のそれぞれと、の間に電流が流れる。こうして、配線パターン２１（配線２２）における基板４２とは反対側の面と、スルーホール２８から露出する部分とに電気メッキを施し、第１及び第２のメッキ層３０、３２を形成することができる。
ここで、第１及び第２の陽極６８、７０のそれぞれに、異なる電圧Ｖ３、Ｖ４を印加するなどして、それぞれから流れる電流の電流密度が異なるようになっている。こうすることで、第１及び第２のメッキ層３０、３２の厚みを異ならせることができる。
こうして、第１及び第２のメッキ層３０、３２が配線パターン２１（配線２２）に形成されて、図３に示す実装基板４０が得られる。なお、基板４２がテープであれば、実装基板４０はテープキャリアとなる。
なお、本実施の形態では、基板４２を第１及び第２のメッキ浴６４、６６に連続的に浸せきしたが、それぞれの浸せき工程を別々に行っても良い。また、第１及び第２のメッキ浴６４、６６は、同じ金属イオンを含む場合に限らず、別の金属イオンを含んでよい。その場合には、第１及び第２のメッキ層３０、３２の材料が異なることになる。さらに、第１及び第２のメッキ層３０、３２の材料及び厚みの両方を異ならせてもよい。
（第３の実施の形態）
図７Ａ及び図７Ｂは、本発明の第３の実施の形態に係る実装基板の製造方法を示す図である。本実施の形態では、図１に示す配線パターン２１（配線２２）が形成され、メッキ層３０、３２が形成される前の基板２０を用意する。
まず、図７Ａに示すように、スルーホール２８内にレジスト８０を充填する。レジスト８０は、樹脂であっても除去可能なテープなどでもよい。これによって、配線２２におけるスルーホール２８内で露出する部分が覆われる。そして、無電解メッキを施すと、配線２２における露出する面がメッキされる。配線２２における基板２０とは反対側の面に第１のメッキ層３０が形成される。第１のメッキ層３０は、第１の実施の形態で説明した通りの性質を有する。
次に、レジスト８０を除去し、図７Ｂに示すように、配線２２におけるレジスト８０にて覆われていた部分以外の部分をレジスト８２で覆う。レジスト８２は、樹脂であっても除去可能なテープなどでもよい。配線２２における基板２０とは反対側の面の上方はレジスト８２にて覆われ、スルーホール２８内では配線２２の一部が露出する。第１のメッキ層３０はレジスト８２にて覆われている。そして、無電解メッキを施すと、配線２２における露出する面がメッキされる。配線２２におけるスルーホール２８内で露出する部分には、第２のメッキ層３２が形成される。第２のメッキ層３２は、第１の実施の形態で説明した通りの性質を有する。
以上の工程により、図１に示すように、配線２２に第１及び第２のメッキ層３０、３２が形成された基板２０が得られるので、これが実装基板となる。本実施の形態では、第１及び第２のメッキ層３０、３２を形成する順序は問わない。無電解メッキの工程では、同じ材料の溶液を使用して異なる厚みの第１及び第２のメッキ層３０、３２を形成してもよいし、異なる材料の溶液を使用して異なる材料からなる第１及び第２のメッキ層３０、３２を形成してもよい。さらに、第１及び第２のメッキ層３０、３２の材料及び厚みの両方を異ならせてもよい。
また、第１及び第２のメッキ層３０、３２の少なくとも厚さを変える場合は、レジストを塗布せずに両面のメッキ層を形成した後に、厚さを厚くしたい層とは逆の層にレジストを塗布し、厚くしたい層のみに追加のメッキを施し、その後レジストを取り除いても良い。
（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る半導体装置を示す図である。半導体装置２は、半導体チップ１０と、基板１２０と、を含む。半導体チップ１０は、第１の実施の形態で説明したもので、電極１２及びバンプ１４を有する。基板１２０には、複数のスルーホール１２８が形成されており、形状、厚み、材質については基板２０と同じである。
図９Ａは、図８に示す半導体装置の基板の一方の平面図であり、図９Ｂは他方の平面図である。基板１２０の一方の面には、複数の配線（リード）１２２が形成されて、第１の配線パターン１２１を構成している。それぞれの配線１２２には、ランド部１２４、１２６が形成されている。第１の配線パターン１２１は、第１の実施の形態で説明した配線パターン２１と同じ構成であってもよい。図９Ａに示すランド部１２６は、基板１２０における両面間の電気的導通を図ることができればよく、外部端子を設けるのではないので、図１のランド部２６よりも小さく形成されている。
基板１２０の他方の面には、複数の配線（リード）１４２が形成されて、第２の配線パターン１４１を構成している。それぞれの配線１４２には、ランド部１４４、１４６が形成されている。第２の配線パターン１４１は、第１の実施の形態で説明した配線パターン２１と同じ構成であってもよい。図９Ｂに示す一方のランド部１４４は、外部端子を設けるために大きく形成されている。他方のランド部１４６は、基板１２０の両面間の電気的な導通を図ることができればよく、外部端子を設けるわけではないので、一方のランド部１４４よりも小さく形成されている。
基板１２０に形成された複数のスルーホール１２８上を、それぞれの面に形成されたいずれかの配線１２２、１４２が通る。配線１２２、１４２の端部がスルーホール１２８上に位置してもよい。配線１２２、１４２の端部にランド部１２６、１４６が形成されている場合には、ランド部１２６、１４６がスルーホール１２８上に位置する。スルーホール１２８には、導電材料１４８が設けられており、基板１２０の一方の面の配線１２２と、他方の面の配線１４２とが電気的に導通している。
なお、スルーホール１２８と連通する穴を、基板１２０の両面の配線１２２、１４８の一部例えばランド部１２６、１４６に形成しておき、これらの穴及びスルーホール１２８の内壁面に、メッキなどによって導電材料を設けて、基板１２０の両面の配線１２２、１４８を電気的に導通させてもよい。
図８に拡大して示すように、基板１２０の一方の面に形成された配線１２２には第１のメッキ層１３０が形成され、基板１２０の他方の面に形成された配線１４２には第２のメッキ層１３２が形成されている。第１及び第２のメッキ層１３０、１３２は、厚み又は材料の少なくとも一方において異なっていることなどにより性質が異なっている。第１のメッキ層１３０は、第１の実施の形態で説明した第１のメッキ層３０と同じ性質を有し、第２のメッキ層１３２は、第１の実施の形態で説明した第２のメッキ層３２と同じ性質を有する。すなわち、第１のメッキ層１３０は、樹脂との密着性に適しており、第２のメッキ層１３２は、導電材料との接合性に適している。
半導体チップ１０は、基板１２０に対してフェースダウン実装される。半導体チップ１０のバンプ１４と、基板１２０の一方の面に形成された配線１２２と、が電気的に接続される。配線１２２には、第１のメッキ層１３０が形成されているので良好な電気的接続が得られる。配線１２２にランド部１２４、１２６が形成される場合には、一方のランド部１２４とバンプ１４とが電気に接続される。電気的接続の手段として、樹脂からなる接着剤に導電粒子が含有されてなる異方性導電材料３４を使用してもよい。その場合には、導電粒子が配線１２２とバンプ１４との間に介在して電気的な導通が図られる。異方性導電材料３４は、異方性導電膜又は異方性導電接着剤であってもよい。
異方性導電材料３４が使用される場合には、これによって配線１２２における基板１２０との接着面との非接触面が覆われる。異方性導電材料３４が使用されない場合には、アンダーフィル材などの樹脂によって、配線１２２における基板１２０との非接着面を覆う。配線１２２を覆う材料は、基板１２０の一方の面の全面を覆ってもよい。配線１２２に形成された第１のメッキ層１３０は、樹脂との密着性に適しているので、配線１２２の上に設けられる樹脂が剥離しにくくなっている。
基板１２０の他方の面に形成された配線１４２には、導電材料１３６が設けられている。詳しくは、導電材料１３６は、第２のメッキ層１３２上に形成されている。導電材料１３６は外部端子を構成する。第２のメッキ層１３２が導電材料との接合性に適しているので、導電材料１３６と第２のメッキ層１３２との良好な電気的接続が得られる。導電材料１３６は、ハンダボールであることが多いが、メッキ、導電樹脂などの導電性突起であってもよい。
この際、第２のメッキ層１３２側の外部端子の形成場所以外を、レジストで覆っても良い。こうすれば、例えば外部端子をハンダで形成する際に、外部端子の形成場所以外にハンダが濡れ拡がらず、ハンダによる外部端子の高さ及び位置精度の少なくとも一方を保持することができる。
図８において、基板１２０の両面に第１及び第２の配線パターン１２１、１４１を形成し、かつ、第１及び第２のメッキ層１３０、１３２を形成することで、実装基板が得られる。この実装基板の製造方法として、図４に示す方法を適用することができる。すなわち、基板１２０の一方の面を第１の陽極５０に向けて、基板１２０の他方の面を第２の陽極５２に向けて、第１の実施の形態で説明した通りの方法を適用して、性質の異なる第１及び第２のメッキ層１３０、１３２を形成することができる。
あるいは、この実装基板の製造方法として、図６に示す方法を適用することができる。すなわち、基板１２０の一方の面を第１の陽極６８に向けて、基板１２０の他方の面を第２の陽極７０に向けて、第２の実施の形態で説明した通りの方法を適用して、性質の異なる第１及び第２のメッキ層１３０、１３２を形成することができる。
あるいは、この実装基板の製造方法として、図７Ａ及び図７Ｂに示す方法を適用することができる。すなわち、基板１２０の一方の面に形成された第１の配線パターン１２１を第１のレジストで覆って無電解メッキを施し、そのレジストを除去して、基板１２０の他方の面に形成された第２の配線パターン１４１を第２のレジストで覆って無電解メッキを施してもよい。この場合には、第３の実施の形態で説明した方法が適用される。
（第５の実施の形態）
図１０は、本発明の第５の実施の形態に係る半導体装置を示す図である。
半導体装置３は、半導体チップ１０と、基板２２０と、を含む。半導体チップ１０は、第１の実施の形態で説明したもので、電極１２及びバンプ１４を有する。基板２２０には、複数のスルーホール２２８が形成されており、形状、厚み、材質については基板２０と同じである。基板２２０には、配線パターン２２１を構成する複数の配線２２が形成されている。配線パターン２２１及び配線２２２は、第１の実施の形態で説明した配線パターン２１及び配線２２と同じ構成であってもよい。また、配線２２２は、スルーホール２２８上を通る。
本実施の形態では、図１０に拡大して示すように、第１及び第２のメッキ層２３０、２３２が、配線パターン２２２における基板２２０とは反対側の面に形成されている。これ以外の構成は、第１の実施の形態と同じ構成を適用することができ、同じ構成には図１０にも同じ符号を付してある。また、図１０には示されないが、配線２２２におけるスルーホール２２８内で露出する部分に、外部端子となる導電材料３６を設けるために、図１に示す第１のメッキ層３２と同じ性質のメッキ層を形成してもよい。
第１のメッキ層２３０は、樹脂との密着性に適しており、第１の実施の形態で説明した第１のメッキ層３０と同じ構成であってもよい。第２のメッキ層２３２は、導電材料との接合性に適しており、第１の実施の形態で説明した第２のメッキ層３２と同じ構成であってもよい。
第１のメッキ層２３０は、配線パターン２２１（配線２２２）における樹脂が接触する部分（第１の部分）に形成されており、その上に設けられる樹脂が剥離しないようになっている。異方性導電材料３４の接着剤が樹脂の一例である。第２のメッキ層２３２は、配線パターン２２１（配線２２２）における導電材料としてのバンプ１４との接合部分（第２の部分）に形成されており、半導体チップ１０との確実な電気的接続が図られる。
図１０に示す基板２２０に配線パターン２２１を形成し、かつ、第１及び第２のメッキ層２３０、２３２を形成して、実装基板を得ることができる。
図１１Ａ及び図１１Ｂは、本発明の第５の実施の形態に係る実装基板の製造方法を説明する図である。本実施の形態では、図１０に示す配線パターン２２１（配線２２２）が形成され、第１及び第２のメッキ層２３０、２３２が形成される前の基板２２０を用意する。
まず、図１１Ａに示すように、配線パターン２２１（配線２２２）における樹脂が接触する部分（第１の部分）を露出させて、配線パターン２２１（配線２２２）上にレジスト２４０を形成する。レジスト２４０は、導電材料との接合部分（第２の部分）を除いて形成される。なお、スルーホール２２８内にもレジスト２４０を充填してもよい。レジスト２４０は、樹脂であっても除去可能なテープなどでもよい。そして、無電解メッキを施すと、配線２２２における露出する面がメッキされる。例えば、配線２２２における基板２０とは反対側の面であって、樹脂との接触部分（第１の部分）に第１のメッキ層２３０が形成される。
次に、レジスト２４０を除去し、図１１Ｂに示すように、配線２２２における樹脂が接触する部分（第１の部分）をレジスト２４２で覆う。レジスト２４２は、樹脂であっても除去可能なテープなどでもよい。スルーホール２２８内では配線２２２の一部を露出させてもよい。また、第１のメッキ層２３０はレジスト２４２にて覆われている。そして、無電解メッキを施すと、配線２２２における露出する面がメッキされる。配線２２２におけるバンプ１４との接合部分（第２の部分）には、第２のメッキ層２３２が形成される。また、配線２２２におけるスルーホール２２８内で露出する部分にも、同じメッキ層を形成してもよい。
また、配線パターン２２１全面にメッキを施し、必要部分以外、例えば第２の部分及びスルーホール２２８内以外をレジストで覆った後、追加のメッキを施せば、必要部分のみに必要な厚さ及び種類のメッキを施すことができる。
以上の工程により、配線２２２に第１及び第２のメッキ層２３０、２３２が形成された基板２２０が得られるので、これが実装基板となる。本実施の形態では、第１及び第２のメッキ層２３０、２３２を形成する順序は問わない。また、第１及び第２のメッキ層２３０、２３２を形成する無電解メッキの工程では、同じ材料の溶液を使用する場合に限らず、別の材料の溶液を使用してもよい。その場合には、第１及び第２のメッキ層２３０、２３２の材料が異なることになる。さらに、第１及び第２のメッキ層２３０、２３２の材料及び厚みの両方を異ならせてもよい。
図１２には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターン１１００が所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子３６とを機械的に接続することでそれらの電気的導通を図る。
そして、本発明を適用した半導体装置１を有する電子機器１２００として、図１３には、ノート型パーソナルコンピュータが示されている。
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
図１は、本発明の第１の実施の形態に係る半導体装置を示す図である。
図２は、本発明の第１の実施の形態に係る半導体装置の基板を示す図である。
図３は、本発明の第１の実施の形態で使用する実装基板を示す図である。
図４は、本発明の第１の実施の形態に係る実装基板の製造方法を説明する図である。
図５は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。
図６は、本発明の第２の実施の形態に係る実装基板の製造方法を説明する図である。
図７Ａ〜図７Ｂは、本発明の第３の実施の形態に係る実装基板の製造方法を説明する図である。
図８は、本発明の第４の実施の形態に係る半導体装置を示す図である。
図９Ａ〜図９Ｂは、本発明の第４の実施の形態に係る半導体装置の基板を示す図である。
図１０は、本発明の第５の実施の形態に係る半導体装置を示す図である。
図１１Ａ〜図１１Ｂは、本発明の第５の実施の形態に係る実装基板の製造方法を示す図である。
図１２は、本発明を適用した回路基板を示す図である。
図１３は、本発明に係る方法を適用して製造された半導体装置を備える電子機器を示す図である。

Claims (32)

  1. 基板と、
    前記基板に形成された配線パターンと、
    前記配線パターンにおける前記基板側とは反対側の面のうち第１の部分に形成された第１のメッキ層と、
    前記配線パターンにおける前記基板側とは反対側の面のうち第２の部分に形成された第２のメッキ層と、
    前記第１のメッキ層上に設けられた樹脂と、
    前記第２のメッキ層上に設けられた導電材料と、
    前記基板に搭載されて前記導電材料に電気的に接続された半導体チップと、
    を含み、
    前記第１及び第２のメッキ層は相互に異なる特性を有する半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１のメッキ層は、前記第２のメッキ層よりも薄く形成されている半導体装置。
  3. 基板と、
    前記基板の一方の面に形成された第１の配線パターンと、前記第１の配線パターンに電気的に接続されて前記基板の他方の面に形成された第２の配線パターンと、
    前記第１の配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記第２の配線パターンにおける前記基板側とは反対側の面に形成された第２のメッキ層と、
    前記基板に搭載されて前記第１のメッキ層に電気的に接続された半導体チップと、
    前記第１のメッキ層上に設けられた樹脂と、
    前記第２のメッキ層上に設けられた導電材料と、
    を含み、
    前記第１及び第２のメッキ層は異なる材料で形成されて相互に異なる特性を有する半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１及び第２のメッキ層は異なる材料で形成されている半導体装置。
  5. 請求項１記載の半導体装置において、
    前記樹脂は、接着剤であって導電粒子を含有して異方性導電材料を構成し、
    前記半導体チップは、前記異方性導電材料を介してフェースダウン実装されている半導体装置。
  6. 基板と、
    前記基板に形成された配線パターンと、
    前記配線パターンにおける前記基板側とは反対側の面のうち第１の部分に形成された第１のメッキ層と、
    前記配線パターンにおける前記基板側とは反対側の面のうち第２の部分に形成された第２のメッキ層と、
    を含み、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板。
  7. 請求項６記載の実装基板において、
    前記第１のメッキ層は、前記第２のメッキ層よりも薄く形成されている実装基板。
  8. 複数のスルーホールが形成された基板と、
    前記スルーホール上を通って前記基板に形成された配線パターンと、
    前記配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成された第２のメッキ層と、
    を含み、
    前記第１及び第２のメッキ層は相互に異なる特性を有し、
    前記第１及び第２のメッキ層は異なる材料で形成されている実装基板。
  9. 基板と、
    前記基板の一方の面に形成された第１の配線パターンと、前記第１の配線パターンに電気的に接続されて前記基板の他方の面に形成された第２の配線パターンと、
    前記第１の配線パターンにおける前記基板側とは反対側の面に形成された第１のメッキ層と、前記第２の配線パターンにおける前記基板側とは反対側の面に形成された第２のメッキ層と、
    を含み、
    前記第１及び第２のメッキ層は異なる材料で形成されて相互に異なる特性を有する実装基板。
  10. 請求項６記載の実装基板において、
    前記第１及び第２のメッキ層は異なる材料で形成されている実装基板。
  11. 請求項１から５のいずれかに記載の半導体装置が搭載された回路基板。
  12. 請求項１から５のいずれかに記載の半導体装置を備える電子機器。
  13. 複数のスルーホールが形成され、前記スルーホール上を通って配線パターンが形成された基板を第１のメッキ浴に浸せきし、前記配線パターンを陰極に電気的に接続し、前記基板における前記配線パターンが形成された面に向けて第１の陽極を配置して電気メッキを施して、第１のメッキ層を前記配線パターン上に形成する工程と、
    前記基板を第２のメッキ浴に浸せきし、前記配線パターンを陰極に電気的に接続し、前記基板における前記配線パターンとは反対側の面に向けて第２の陽極を配置して電気メッキを施して、第２のメッキ層を、前記配線パターンにおける前記基板側の面であって前記スルーホール内に形成する工程と、
    を含む実装基板の製造方法。
  14. 基板に複数のスルーホールを形成し、前記スルーホール上を通る配線パターンを形成する工程と、
    前記スルーホールを第１のレジストで覆って、前記配線パターンに無電解メッキを施して、第１のメッキ層を形成する工程と、
    前記スルーホールから配線パターンの一部を露出させ、前記配線パターンにおける前記基板側とは反対側の面を第２のレジストで覆って、前記スルーホール内で配線パターンに無電解メッキを施して、第２のメッキ層を形成する工程と、
    を含む実装基板の製造方法。
  15. 一方の面に第１の配線パターンが形成され、他方の面に前記第１の配線パターンに電気的に接続される第２の配線パターンが形成された基板を第１のメッキ浴に浸せきし、前記第１の配線パターンを陰極に電気的に接続し、前記第１の配線パターンに向けて第１の陽極を配置して電気メッキを施して、第１のメッキ層を前記第１の配線パターン上に形成する工程と、
    前記基板を第２のメッキ浴に浸せきし、前記第２の配線パターンを陰極に電気的に接続し、前記第２の配線パターンに向けて第２の陽極を配置して電気メッキを施して、第２のメッキ層を、前記第２の配線パターン上に形成する工程と、
    を含む実装基板の製造方法。
  16. 基板の一方の面に第１の配線パターンを形成し、他方の面に前記第１の配線パターンに電気的に接続される第２の配線パターンを形成する工程と、
    前記第２の配線パターンを第１のレジストで覆って、前記第１の配線パターンに無電解メッキを施して、第１のメッキ層を形成する工程と、
    前記第１の配線パターンを第２のレジストで覆って、前記第２の配線パターンに無電解メッキを施して、第２のメッキ層を形成する工程と、
    を含む実装基板の製造方法。
  17. 基板に配線パターンを形成する工程と、
    前記配線パターンの第１の部分を露出させて第２の部分をレジストで覆って、前記配線パターンに無電解メッキを施して前記第１の部分に第１のメッキ層を形成する工程と、
    前記配線パターンの第２の部分を露出させて第１の部分をレジストで覆って、前記配線パターンに無電解メッキを施して前記第２の部分に第２のメッキ層を形成する工程と、
    を含む実装基板の製造方法。
  18. 請求項１３記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板の製造方法。
  19. 請求項１４記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板の製造方法。
  20. 請求項１５記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板の製造方法。
  21. 請求項１６記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板の製造方法。
  22. 請求項１７記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層は相互に異なる特性を有する実装基板の製造方法。
  23. 請求項１３記載の実装基板の製造方法において、
    前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成する実装基板の製造方法。
  24. 請求項１４記載の実装基板の製造方法において、
    前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成する実装基板の製造方法。
  25. 請求項１５記載の実装基板の製造方法において、
    前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成する実装基板の製造方法。
  26. 請求項１６記載の実装基板の製造方法において、
    前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成する実装基板の製造方法。
  27. 請求項１７記載の実装基板の製造方法において、
    前記第１のメッキ層を、前記第２のメッキ層よりも薄く形成する実装基板の製造方法。
  28. 請求項１３記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層を異なる材料で形成する実装基板の製造方法。
  29. 請求項１４記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層を異なる材料で形成する実装基板の製造方法。
  30. 請求項１５記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層を異なる材料で形成する実装基板の製造方法。
  31. 請求項１６記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層を異なる材料で形成する実装基板の製造方法。
  32. 請求項１７記載の実装基板の製造方法において、
    前記第１及び第２のメッキ層を異なる材料で形成する実装基板の製造方法。
JP2000600305A 1999-02-18 2000-02-17 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3952129B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3962399 1999-02-18
PCT/JP2000/000894 WO2000049655A1 (en) 1999-02-18 2000-02-17 Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2007005184A Division JP4396862B2 (ja) 1999-02-18 2007-01-12 半導体装置、回路基板および電子機器
JP2007005186A Division JP4396863B2 (ja) 1999-02-18 2007-01-12 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP2007005185A Division JP4400755B2 (ja) 1999-02-18 2007-01-12 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP3952129B2 true JP3952129B2 (ja) 2007-08-01

Family

ID=12558245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000600305A Expired - Fee Related JP3952129B2 (ja) 1999-02-18 2000-02-17 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器

Country Status (6)

Country Link
US (3) US6798058B1 (ja)
JP (1) JP3952129B2 (ja)
KR (1) KR100420879B1 (ja)
CN (1) CN1197150C (ja)
TW (1) TW511264B (ja)
WO (1) WO2000049655A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110245B2 (en) 1999-02-18 2012-02-07 Seiko Epson Corporation Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4130407B2 (ja) * 2003-12-26 2008-08-06 株式会社東芝 電子回路の製造方法
WO2006033315A1 (ja) 2004-09-24 2006-03-30 Ibiden Co., Ltd. めっき方法及びめっき装置
KR100677938B1 (ko) * 2004-12-30 2007-02-05 엘지마이크론 주식회사 양면 배선기판의 제조방법 및 양면 배선기판
JP2008528807A (ja) * 2005-01-25 2008-07-31 ハッチンソン テクノロジー インコーポレーティッド ヘッドサスペンション構成要素のための単一パス二重厚み式電気めっきシステム
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
TW200741037A (en) * 2006-01-30 2007-11-01 Ibiden Co Ltd Plating apparatus and plating method
JP4878866B2 (ja) * 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US8092704B2 (en) * 2008-12-30 2012-01-10 Hitachi Global Storage Technologies Netherlands B.V. System, method and apparatus for fabricating a c-aperture or E-antenna plasmonic near field source for thermal assisted recording applications
KR101632399B1 (ko) 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2012028374A (ja) * 2010-07-20 2012-02-09 Furukawa Electric Co Ltd:The インターポーザ、インターポーザの製造方法、半導体パケージ、及び半導体パケージの製造方法
CN104170534A (zh) * 2012-03-05 2014-11-26 三菱电机株式会社 半导体装置
US10286307B2 (en) * 2015-06-04 2019-05-14 Microsoft Technology Licensing, Llc Game controller with removable faceted finger pad
JP6452001B2 (ja) * 2016-06-08 2019-01-16 株式会社村田製作所 電子装置、及び電子装置の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit
US4230538A (en) * 1979-11-08 1980-10-28 Bell Telephone Laboratories, Incorporated Strip line plating cell
US4514266A (en) * 1981-09-11 1985-04-30 Republic Steel Corporation Method and apparatus for electroplating
JPS60244094A (ja) * 1984-05-18 1985-12-03 富士通株式会社 プリント基板のメツキ方法
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPS6461986A (en) * 1987-09-01 1989-03-08 Fujitsu Ltd Plating of printed board
US4959278A (en) * 1988-06-16 1990-09-25 Nippon Mining Co., Ltd. Tin whisker-free tin or tin alloy plated article and coating technique thereof
JP2565387B2 (ja) 1988-10-28 1996-12-18 イビデン株式会社 Ｉｃカード用プリント配線板とその製造方法
JPH02232393A (ja) * 1989-03-06 1990-09-14 Furukawa Electric Co Ltd:The 差厚メッキ方法およびその装置
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
US4944850A (en) * 1989-12-18 1990-07-31 Hewlett-Packard Company Tape automated bonded (tab) circuit and method for making the same
US5176811A (en) * 1991-02-01 1993-01-05 International Business Machines Corporation Gold plating bath additives for copper circuitization on polyimide printed circuit boards
US5709860A (en) * 1991-07-25 1998-01-20 Idec Pharmaceuticals Corporation Induction of cytotoxic T-lymphocyte responses
NL9101544A (nl) * 1991-09-13 1993-04-01 Meco Equip Eng Werkwijze en inrichting voor het langs electrolytische weg plaatselijk aanbrengen van uit metaal bestaande bedekkingen op producten.
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH08279571A (ja) 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置
JP4094074B2 (ja) 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP3550875B2 (ja) * 1996-05-14 2004-08-04 ソニー株式会社 リードフレームとこれを用いた半導体装置
TW332334B (en) 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH10125817A (ja) 1996-10-15 1998-05-15 Hitachi Cable Ltd ２層配線基板
JPH10163404A (ja) * 1996-12-02 1998-06-19 Sumitomo Special Metals Co Ltd Ｂｇａ用入出力端子
ATE207689T1 (de) 1996-12-20 2001-11-15 Cit Alcatel Verfahren zur herstellung von abstandshaltern auf einer elektrischen leiterplatte
KR100499306B1 (ko) * 1997-01-23 2005-11-22 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JPH10223696A (ja) 1997-02-05 1998-08-21 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
AU6418998A (en) * 1997-03-21 1998-10-20 Seiko Epson Corporation Semiconductor device, film carrier tape, and method for manufacturing them
JPH10270624A (ja) 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
JP3348631B2 (ja) * 1997-07-23 2002-11-20 日立電線株式会社 ボール端子付テープおよびそれを用いた半導体装置
JP3380850B2 (ja) 1998-02-16 2003-02-24 日本電信電話株式会社 文字認識装置
US6187652B1 (en) * 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
JP3952129B2 (ja) 1999-02-18 2007-08-01 セイコーエプソン株式会社 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110245B2 (en) 1999-02-18 2012-02-07 Seiko Epson Corporation Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument

Also Published As

Publication number Publication date
US8110245B2 (en) 2012-02-07
WO2000049655A1 (en) 2000-08-24
TW511264B (en) 2002-11-21
US20050023147A1 (en) 2005-02-03
US7163613B2 (en) 2007-01-16
US6798058B1 (en) 2004-09-28
US20070087122A1 (en) 2007-04-19
CN1197150C (zh) 2005-04-13
CN1294756A (zh) 2001-05-09
KR20010042782A (ko) 2001-05-25
KR100420879B1 (ko) 2004-03-02

Similar Documents

Publication Publication Date Title
JP3952129B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP3015712B2 (ja) フィルムキャリアおよびそれを用いてなる半導体装置
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
US5081562A (en) Circuit board with high heat dissipations characteristic
JPH0724337B2 (ja) 多層回路カード構造及びその製造方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP4396863B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4400755B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4396862B2 (ja) 半導体装置、回路基板および電子機器
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP2005116909A (ja) 電子装置及び電子装置に用いる配線板
JP2652222B2 (ja) 電子部品搭載用基板
JP3112885B2 (ja) 半導体部品実装モジュール
JP3255891B2 (ja) フィルムキャリア、これらを用いた半導体装置およびフィルムキャリアの製造方法
JP3015709B2 (ja) フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法
JPS6025910Y2 (ja) 半導体装置
CN115274467A (zh) 芯片的封装方法以及封装机构
JPH0158860B2 (ja)
JP2005020031A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH07142632A (ja) 半導体装置用保持具
JP2000277652A (ja) 半導体パッケージ
JP2000299550A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees