JPH07142632A - 半導体装置用保持具 - Google Patents
半導体装置用保持具Info
- Publication number
- JPH07142632A JPH07142632A JP28821993A JP28821993A JPH07142632A JP H07142632 A JPH07142632 A JP H07142632A JP 28821993 A JP28821993 A JP 28821993A JP 28821993 A JP28821993 A JP 28821993A JP H07142632 A JPH07142632 A JP H07142632A
- Authority
- JP
- Japan
- Prior art keywords
- island
- wiring board
- hole
- diameter
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】リードフレームのアイランドと配線基板との間
の絶縁が完全に保証され、電気的信頼性、電気的特性の
高い、半導体装置用保持具を提供する。 【構成】アイランドを有するリードフレーム上に接着さ
れ、リードと電気的に接続される配線基板とを有し、か
つ配線基板は、複数の層間の配線パターンを接続し、配
線基板のアイランドと接着される部分にランドを備える
バイアホールと有する配線基板である、半導体装置搭載
用保持具において、バイアホールの穴に対応するアイラ
ンド部に、バイアホールの穴径より大きい径の穴または
凹部が設けられていることを特徴とする半導体装置搭載
用保持具。
の絶縁が完全に保証され、電気的信頼性、電気的特性の
高い、半導体装置用保持具を提供する。 【構成】アイランドを有するリードフレーム上に接着さ
れ、リードと電気的に接続される配線基板とを有し、か
つ配線基板は、複数の層間の配線パターンを接続し、配
線基板のアイランドと接着される部分にランドを備える
バイアホールと有する配線基板である、半導体装置搭載
用保持具において、バイアホールの穴に対応するアイラ
ンド部に、バイアホールの穴径より大きい径の穴または
凹部が設けられていることを特徴とする半導体装置搭載
用保持具。
Description
【0001】
【産業上の利用分野】本発明はリードフレームと配線基
板とを接着して構成する半導体装置搭載用保持具に関す
る。
板とを接着して構成する半導体装置搭載用保持具に関す
る。
【0002】
【従来の技術】近年、通信機器に代表されるように、高
速動作が必要な電子機器が広く使用されるようになって
きた。そのため、高速動作が可能な半導体装置が求めら
れている。高速動作が求められるということは、信号の
高速な伝搬が要求されることはもちろんであるが、高い
周波数の信号に対し、正確なスイッチングが可能である
など多種な要求を含んでいる。そのため、半導体チップ
内の工夫として、例えば半導体チップ内の配線パターン
を細くし、配線間隔を狭め、集積度を向上させることに
より、配線パターンの長さを短くし、伝搬速度を高速化
している。
速動作が必要な電子機器が広く使用されるようになって
きた。そのため、高速動作が可能な半導体装置が求めら
れている。高速動作が求められるということは、信号の
高速な伝搬が要求されることはもちろんであるが、高い
周波数の信号に対し、正確なスイッチングが可能である
など多種な要求を含んでいる。そのため、半導体チップ
内の工夫として、例えば半導体チップ内の配線パターン
を細くし、配線間隔を狭め、集積度を向上させることに
より、配線パターンの長さを短くし、伝搬速度を高速化
している。
【0003】半導体装置搭載用保持具の工夫として、高
速な伝搬ができ、正確なスイッチングが行えるように、
ノイズの発生を抑えられるような、安定した電源層や接
地層を設けるための工夫がされている。具体的に例をあ
げると、高密度に配線パターンを形成して半導体チップ
を搭載した配線基板を、リードフレーム内に収容するこ
とにより、伝搬速度を高め、さらに配線基板に電源層や
接地層を設けることにより電気的特性を向上させるとい
うことが行われている。
速な伝搬ができ、正確なスイッチングが行えるように、
ノイズの発生を抑えられるような、安定した電源層や接
地層を設けるための工夫がされている。具体的に例をあ
げると、高密度に配線パターンを形成して半導体チップ
を搭載した配線基板を、リードフレーム内に収容するこ
とにより、伝搬速度を高め、さらに配線基板に電源層や
接地層を設けることにより電気的特性を向上させるとい
うことが行われている。
【0004】配線基板には、片面のみに配線パターンが
形成された片面配線基板、両面に配線パターンが形成さ
れた両面配線基板、さらには内層に配線パターンが形成
されたいわゆる多層配線基板等種々のものがある。そし
て、配線基板に要求される配線密度により、配線の幅も
勘案して配線の層の数が決定されている。配線基板は、
ガラスクロスに、エポキシ系、ポリイミド系等の樹脂を
含浸させたもの、あるいはセラミック系等の絶縁性基板
にドリル等の方法で穿孔し、めっきにより穴の内壁に導
体を形成してバイアホールとし、エッチングを用いたサ
ブトラクティブ法により、配線パターンを形成し、配線
パターンを保護するためのソルダーレジスト等のオーバ
ーコート層を設けるというような方法で製造されてい
る。配線パターンの形成にあたっては、他にアディティ
ブ法を用いて配線パターンを形成することも提案されて
いる。
形成された片面配線基板、両面に配線パターンが形成さ
れた両面配線基板、さらには内層に配線パターンが形成
されたいわゆる多層配線基板等種々のものがある。そし
て、配線基板に要求される配線密度により、配線の幅も
勘案して配線の層の数が決定されている。配線基板は、
ガラスクロスに、エポキシ系、ポリイミド系等の樹脂を
含浸させたもの、あるいはセラミック系等の絶縁性基板
にドリル等の方法で穿孔し、めっきにより穴の内壁に導
体を形成してバイアホールとし、エッチングを用いたサ
ブトラクティブ法により、配線パターンを形成し、配線
パターンを保護するためのソルダーレジスト等のオーバ
ーコート層を設けるというような方法で製造されてい
る。配線パターンの形成にあたっては、他にアディティ
ブ法を用いて配線パターンを形成することも提案されて
いる。
【0005】また、バイアホール部においては、孔内の
めっきと配線パターンとの電気的な接続信頼性を確保す
るために、穴の周囲にランドが設けられている。そし
て、電源電位及び接地電位を安定させ、自己インダクタ
ンスを低下させ、誤動作を起こさせないために、電源パ
ターン、接地パターンには広い面積がとられ、場合によ
っては一つの層全面に電源パターンとなる導体層を形成
して電源層とし、他の一層全面に接地パターンとなる導
体層を形成して接地層とする、ということも行われてい
る。
めっきと配線パターンとの電気的な接続信頼性を確保す
るために、穴の周囲にランドが設けられている。そし
て、電源電位及び接地電位を安定させ、自己インダクタ
ンスを低下させ、誤動作を起こさせないために、電源パ
ターン、接地パターンには広い面積がとられ、場合によ
っては一つの層全面に電源パターンとなる導体層を形成
して電源層とし、他の一層全面に接地パターンとなる導
体層を形成して接地層とする、ということも行われてい
る。
【0006】上記のような技術は、例えば特開昭61−
30067号公報に記載されており、この公報の記載に
よれば、リードフレームのアイランド部に配線パターン
を形成し、複数の半導体チップを搭載した配線基板を接
着し、半導体チップと配線パターン、半導体チップとリ
ード先端部、配線パターンとリード先端部をそれぞれワ
イヤボンディングで接続した集積回路(以下ICとい
う。)というもので、図5を用いて要部を説明すると、
セラミックやポリイミド系樹脂等からなる絶縁基板4の
表面及び裏面に、スクリーン印刷法等で所定の配線パタ
ーン5を形成し、表面の配線パターンと裏面の配線パタ
ーンをスルーホール8を介して電気的に接続した配線基
板4を用意し、リードフレームのアイランド2上に略同
一サイズの配線基板4を絶縁性ペーストや低融点ガラス
等の絶縁性接着剤3を介して固着する、というものであ
る。
30067号公報に記載されており、この公報の記載に
よれば、リードフレームのアイランド部に配線パターン
を形成し、複数の半導体チップを搭載した配線基板を接
着し、半導体チップと配線パターン、半導体チップとリ
ード先端部、配線パターンとリード先端部をそれぞれワ
イヤボンディングで接続した集積回路(以下ICとい
う。)というもので、図5を用いて要部を説明すると、
セラミックやポリイミド系樹脂等からなる絶縁基板4の
表面及び裏面に、スクリーン印刷法等で所定の配線パタ
ーン5を形成し、表面の配線パターンと裏面の配線パタ
ーンをスルーホール8を介して電気的に接続した配線基
板4を用意し、リードフレームのアイランド2上に略同
一サイズの配線基板4を絶縁性ペーストや低融点ガラス
等の絶縁性接着剤3を介して固着する、というものであ
る。
【0007】なお、本明細書においては、「電源」とい
う用語は、半導体チップの駆動のための電源を意味し、
半導体チップの種類により5ボルト、3.3ボルト等の
電源電圧がある。
う用語は、半導体チップの駆動のための電源を意味し、
半導体チップの種類により5ボルト、3.3ボルト等の
電源電圧がある。
【0008】
【発明が解決しようとする課題】しかし、上記のような
方法を採用した場合、スルーホールのランドとリードフ
レームのアイランドが少なくともオーバーコート層を介
して接触する部分で次にあげるような問題が生じる。な
お、バイアホールがスルーホールの場合に限らず、配線
基板のアイランドと接着される部分にランドを備えるバ
イアホールと有する場合には起こる問題である。つま
り、リードフレームのアイランドに配線基板を接着した
際に、バイアホール部のランド上にはソルダーレジスト
等のオーバーコート層が形成されているものの、完全に
絶縁が保証されているとはいえない。即ち、特にバイア
ホールの穴の周囲の部分でオーバーコート層が剥離しや
すく、またランドの周囲、即ちランドの外周と基材の段
差部でもオーバーコート層が剥離しやすい。オーバーコ
ート層が剥離すると、導体が露出するため、リードフレ
ームのアイランドと配線基板のバイアホールとの間の絶
縁が不十分になり、配線基板の異なる電位をもった配線
パターン同志がリードフレームのアイランドを介してシ
ョートすることになる。
方法を採用した場合、スルーホールのランドとリードフ
レームのアイランドが少なくともオーバーコート層を介
して接触する部分で次にあげるような問題が生じる。な
お、バイアホールがスルーホールの場合に限らず、配線
基板のアイランドと接着される部分にランドを備えるバ
イアホールと有する場合には起こる問題である。つま
り、リードフレームのアイランドに配線基板を接着した
際に、バイアホール部のランド上にはソルダーレジスト
等のオーバーコート層が形成されているものの、完全に
絶縁が保証されているとはいえない。即ち、特にバイア
ホールの穴の周囲の部分でオーバーコート層が剥離しや
すく、またランドの周囲、即ちランドの外周と基材の段
差部でもオーバーコート層が剥離しやすい。オーバーコ
ート層が剥離すると、導体が露出するため、リードフレ
ームのアイランドと配線基板のバイアホールとの間の絶
縁が不十分になり、配線基板の異なる電位をもった配線
パターン同志がリードフレームのアイランドを介してシ
ョートすることになる。
【0009】接着剤を絶縁層とすれば絶縁性は向上する
ものの、半導体装置の作動時等の熱等により、接着部材
が膨張したりという影響を考えると、接着部材の量はな
るべく少ないほうが好ましい。そのため、リードフレー
ムのアイランド部に絶縁が保証できる厚みで接着部材を
設け、配線基板のバイアホールとの間の絶縁を接着部材
によって保つという方法は好ましいとはいえない。接着
部材はあくまでリードフレームのアイランドと配線基板
とを接着するという目的のために設けることがよい。ま
た、絶縁性を悪化させるもう一つの要因がある。即ち半
導体装置中に侵入する水分の問題である。
ものの、半導体装置の作動時等の熱等により、接着部材
が膨張したりという影響を考えると、接着部材の量はな
るべく少ないほうが好ましい。そのため、リードフレー
ムのアイランド部に絶縁が保証できる厚みで接着部材を
設け、配線基板のバイアホールとの間の絶縁を接着部材
によって保つという方法は好ましいとはいえない。接着
部材はあくまでリードフレームのアイランドと配線基板
とを接着するという目的のために設けることがよい。ま
た、絶縁性を悪化させるもう一つの要因がある。即ち半
導体装置中に侵入する水分の問題である。
【0010】樹脂封止された半導体装置に、その使用中
に周囲の湿気を吸収することは避けられない。そのよう
な場合には、特にリードフレームのアイランドと配線基
板のバイアホールとの接合部や、バイアホール内等にで
きやすい空間に水分が蓄積されやすい。そのため、蓄積
された水分により、さらに絶縁不良になる可能性が高く
なる。
に周囲の湿気を吸収することは避けられない。そのよう
な場合には、特にリードフレームのアイランドと配線基
板のバイアホールとの接合部や、バイアホール内等にで
きやすい空間に水分が蓄積されやすい。そのため、蓄積
された水分により、さらに絶縁不良になる可能性が高く
なる。
【0011】本発明は、上記従来の問題に鑑みてなされ
たものであり、その目的とすることはリードフレームの
アイランドと配線基板との間の絶縁が完全に保証され、
電気的信頼性、電気的特性の高い、半導体装置用保持具
を提供することにある。
たものであり、その目的とすることはリードフレームの
アイランドと配線基板との間の絶縁が完全に保証され、
電気的信頼性、電気的特性の高い、半導体装置用保持具
を提供することにある。
【0012】
【課題を解決するための手段】本発明の請求項1に係る
発明では、配線基板を搭載するアイランド及びその周囲
に略放射状に配置された多数のリードを有するリードフ
レームと、前記アイランド上に形成される接着部材と、
前記接着部材を介して前記アイランドに接着される配線
基板と、前記リードと前記配線基板とを電気的に接続す
る接続手段とを有し、かつ、前記配線基板は、単数もし
くは複数の半導体チップ搭載部と、半導体チップ搭載部
周囲に形成される第一の電極群と、配線基板の周囲部に
形成されリ−ドとの接続に用いられる第二の電極群と、
複数の層に形成された配線パターンと、複数の層に形成
された配線パターン間を接続し、前記配線基板の前記ア
イランドと接着される部分にランドを備えるバイアホー
ルと有する配線基板である、半導体装置搭載用保持具を
前提とし、前記配線基板と前記アイランドが接着された
状態で、前記バイアホールの穴に対応するアイランド部
に、バイアホールの穴径より大きい径の穴または凹部が
設けられていることを特徴とする。
発明では、配線基板を搭載するアイランド及びその周囲
に略放射状に配置された多数のリードを有するリードフ
レームと、前記アイランド上に形成される接着部材と、
前記接着部材を介して前記アイランドに接着される配線
基板と、前記リードと前記配線基板とを電気的に接続す
る接続手段とを有し、かつ、前記配線基板は、単数もし
くは複数の半導体チップ搭載部と、半導体チップ搭載部
周囲に形成される第一の電極群と、配線基板の周囲部に
形成されリ−ドとの接続に用いられる第二の電極群と、
複数の層に形成された配線パターンと、複数の層に形成
された配線パターン間を接続し、前記配線基板の前記ア
イランドと接着される部分にランドを備えるバイアホー
ルと有する配線基板である、半導体装置搭載用保持具を
前提とし、前記配線基板と前記アイランドが接着された
状態で、前記バイアホールの穴に対応するアイランド部
に、バイアホールの穴径より大きい径の穴または凹部が
設けられていることを特徴とする。
【0013】本発明の請求項2に係る発明では、請求項
1に係る半導体装置保持具を前提とし、前記アイランド
部に設けた穴または凹部の径が、前記バイアホールのラ
ンドの径より大きいことを特徴としている。
1に係る半導体装置保持具を前提とし、前記アイランド
部に設けた穴または凹部の径が、前記バイアホールのラ
ンドの径より大きいことを特徴としている。
【0014】本発明の請求項3に係る発明では、請求項
1または2に係る半導体装置保持具を前提とし、前記ア
イランド部に設けた穴または凹部を、接地または電源の
いずれかの電位をもつバイアホールのランドに対応する
アイランド部には形成しないことを特徴とする。
1または2に係る半導体装置保持具を前提とし、前記ア
イランド部に設けた穴または凹部を、接地または電源の
いずれかの電位をもつバイアホールのランドに対応する
アイランド部には形成しないことを特徴とする。
【0015】本発明の請求項4に係る発明では、請求項
1乃至3に係る半導体装置保持具を前提とし、前記凹部
がハーフエッチングによって形成されていることを特徴
とする。
1乃至3に係る半導体装置保持具を前提とし、前記凹部
がハーフエッチングによって形成されていることを特徴
とする。
【0016】
【作用】請求項1に係る発明によれば、配線基板とアイ
ランドが接着された状態で、バイアホールの穴に対応す
るアイランド部に、バイアホールの穴径より大きい径の
穴または凹部が設けられているため、配線基板に設けら
れたオーバーコート層がバイアホールの穴の周囲で剥離
した場合あるいは接着層によって絶縁が保たれなくなっ
た場合でも、配線基板のバイアホールの穴の周囲で露出
した導体とリードフレームのアイランドが電気的に接触
することがなく、経時的に水分が侵入した場合において
も、両者の間に良好な絶縁性を保つことができる。ま
た、凹部を形成した場合には特に、本保持具を樹脂封止
して半導体装置とする場合に、水分が半導体装置内に侵
入した場合でも、配線基板のバイアホールと封止樹脂が
リードフレームによって隔てられているため、バイアホ
ール部に水分が侵入しにくく、より効果的に絶縁性を保
つことができる。
ランドが接着された状態で、バイアホールの穴に対応す
るアイランド部に、バイアホールの穴径より大きい径の
穴または凹部が設けられているため、配線基板に設けら
れたオーバーコート層がバイアホールの穴の周囲で剥離
した場合あるいは接着層によって絶縁が保たれなくなっ
た場合でも、配線基板のバイアホールの穴の周囲で露出
した導体とリードフレームのアイランドが電気的に接触
することがなく、経時的に水分が侵入した場合において
も、両者の間に良好な絶縁性を保つことができる。ま
た、凹部を形成した場合には特に、本保持具を樹脂封止
して半導体装置とする場合に、水分が半導体装置内に侵
入した場合でも、配線基板のバイアホールと封止樹脂が
リードフレームによって隔てられているため、バイアホ
ール部に水分が侵入しにくく、より効果的に絶縁性を保
つことができる。
【0017】また、請求項2に係る発明によれば、アイ
ランド部に設けた穴または凹部の径が、バイアホールの
ランドの径より大きいため、配線基板に設けられたオー
バーコート層がバイアホールのランドの周囲で剥離した
場合あるいは接着層によって絶縁が保たれなくなった場
合でも、配線基板のバイアホールのランドの周囲で露出
した導体とリードフレームのアイランドが電気的に接触
することがなく、両者の間に良好な絶縁性を保つことが
できる。
ランド部に設けた穴または凹部の径が、バイアホールの
ランドの径より大きいため、配線基板に設けられたオー
バーコート層がバイアホールのランドの周囲で剥離した
場合あるいは接着層によって絶縁が保たれなくなった場
合でも、配線基板のバイアホールのランドの周囲で露出
した導体とリードフレームのアイランドが電気的に接触
することがなく、両者の間に良好な絶縁性を保つことが
できる。
【0018】請求項3に係る発明によれば、アイランド
部に設けた穴または凹部を、接地または電源のいずれか
の電位をもつバイアホールのランドに対応するアイラン
ド部には形成しないため、アイランドを接地、または電
源の電位に接続し、接地電位または電源電位のリードの
自己インダクタンスを低下させ、電気的特性を向上させ
ることができる。
部に設けた穴または凹部を、接地または電源のいずれか
の電位をもつバイアホールのランドに対応するアイラン
ド部には形成しないため、アイランドを接地、または電
源の電位に接続し、接地電位または電源電位のリードの
自己インダクタンスを低下させ、電気的特性を向上させ
ることができる。
【0019】請求項4に係る発明によれば、凹部がハー
フエッチングによって形成されているため、工程が増加
することなしに、簡易な方法で凹部を形成することがで
きる。
フエッチングによって形成されているため、工程が増加
することなしに、簡易な方法で凹部を形成することがで
きる。
【0020】
【実施例】以下、実施例により本発明をさらに詳細に説
明する。
明する。
【0021】〔実施例1〕まず、ガラスクロスにBT樹
脂(ビスマレイミド−トリアジン樹脂)を含浸させた基
材の両面に銅箔が貼着された、両面銅貼積層板を用意
し、直径0.15mmのドリルを用いて穴あけを行い、
穴内にめっきを行い、スルーホールを形成した。そし
て、両面に配線パターンをエッチングにより形成した。
この際、スルーホールのランドは直径0.35mmで形
成した。二つの半導体チップ搭載部の周囲に半導体チッ
プとワイヤボンディングによって接続を行うための第一
の電極群を、また、配線基板の周囲部にリ−ドとの接続
に用いられる第二の電極群とを配線パターンの形成と同
時に行い、それぞれの電極群に下地としてのニッケルめ
っきを行った後に、金めっきを行った。
脂(ビスマレイミド−トリアジン樹脂)を含浸させた基
材の両面に銅箔が貼着された、両面銅貼積層板を用意
し、直径0.15mmのドリルを用いて穴あけを行い、
穴内にめっきを行い、スルーホールを形成した。そし
て、両面に配線パターンをエッチングにより形成した。
この際、スルーホールのランドは直径0.35mmで形
成した。二つの半導体チップ搭載部の周囲に半導体チッ
プとワイヤボンディングによって接続を行うための第一
の電極群を、また、配線基板の周囲部にリ−ドとの接続
に用いられる第二の電極群とを配線パターンの形成と同
時に行い、それぞれの電極群に下地としてのニッケルめ
っきを行った後に、金めっきを行った。
【0022】そして、配線パターン上にソルダーレジス
トを形成し、オーバーコート層とした。半導体チップ搭
載部には、座ぐり加工等により、凹部を形成してもよ
い。なお、配線基板は、両面板でも多層板でも、層数に
特に限定されない。また、製造方法もエッチングによる
いわゆるサブトラクティブ法に限らず、アディティブ法
や、基材にパターンのめっき工程と、絶縁膜の形成工程
を繰り返すといういわゆるビルドアップ法を用いること
も可能である。
トを形成し、オーバーコート層とした。半導体チップ搭
載部には、座ぐり加工等により、凹部を形成してもよ
い。なお、配線基板は、両面板でも多層板でも、層数に
特に限定されない。また、製造方法もエッチングによる
いわゆるサブトラクティブ法に限らず、アディティブ法
や、基材にパターンのめっき工程と、絶縁膜の形成工程
を繰り返すといういわゆるビルドアップ法を用いること
も可能である。
【0023】一方、厚さ0.15mmの銅材を用いて、
エッチング法により、アイランド及びその周囲に略放射
状に多数のリードを有するリードフレームを形成した。
この際、配線基板のスルーホールのランド位置に対応す
るリードフレームのアイランドに直径0.45mmの穴
を同時にエッチングで形成した。この穴径はスルーホー
ルのドリル径より、0.10mm以上は大きいことが好
ましく、さらに好適にはスルーホールのドリル径より、
0.30mm以上大きいことである。また、オーバーコ
ート層がバイアホールのランドの周囲で剥離したような
場合にも備えるためには、穴径はスルーホールのランド
径より、0.10mm以上は大きいことが好ましく、さ
らに好適にはスルーホールのランド径より、0.30m
m以上大きいことである。
エッチング法により、アイランド及びその周囲に略放射
状に多数のリードを有するリードフレームを形成した。
この際、配線基板のスルーホールのランド位置に対応す
るリードフレームのアイランドに直径0.45mmの穴
を同時にエッチングで形成した。この穴径はスルーホー
ルのドリル径より、0.10mm以上は大きいことが好
ましく、さらに好適にはスルーホールのドリル径より、
0.30mm以上大きいことである。また、オーバーコ
ート層がバイアホールのランドの周囲で剥離したような
場合にも備えるためには、穴径はスルーホールのランド
径より、0.10mm以上は大きいことが好ましく、さ
らに好適にはスルーホールのランド径より、0.30m
m以上大きいことである。
【0024】アイランドに近い側の先端のリードは、配
線基板との接続に用いるため、ニッケルめっき等の下地
めっきを形成した後、金、銀、パラジウム等のめっきを
施すことが好ましい。また、その他の部分もはんだめっ
き等を施して酸化等に対する耐性を増すことが好まし
い。このような技術は従来のICにおいてもすでに用い
られている技術である。さらに必要に応じ、配線基板の
板厚も考慮して、配線基板を接着した際に配線基板の上
面とリードが略同一平面上になるようにアイランドを押
しさげる加工を行ってもよい。そのような加工を行うこ
とにより、例えばワイヤボンディングにより接続を行っ
た場合にはワイヤの長さを短縮することができる。
線基板との接続に用いるため、ニッケルめっき等の下地
めっきを形成した後、金、銀、パラジウム等のめっきを
施すことが好ましい。また、その他の部分もはんだめっ
き等を施して酸化等に対する耐性を増すことが好まし
い。このような技術は従来のICにおいてもすでに用い
られている技術である。さらに必要に応じ、配線基板の
板厚も考慮して、配線基板を接着した際に配線基板の上
面とリードが略同一平面上になるようにアイランドを押
しさげる加工を行ってもよい。そのような加工を行うこ
とにより、例えばワイヤボンディングにより接続を行っ
た場合にはワイヤの長さを短縮することができる。
【0025】そして、リードフレームのアイランドにプ
リント配線板を位置合わせして、接着剤を用いて接着し
た。ここで接着法は特に限定されることはなく、低融点
ガラス、絶縁性ペースト、エポキシ系接着剤、接着テー
プ等が適宜使用可能であり、また、アイランドに設けら
れた穴、または凹部を除く部分に形成し、接着の目的に
用いるのであれば、導電性ペーストでも構わない。しか
し、配線基板とリードフレームを強固に接着するものが
好ましく、例えば、エポキシ系接着剤である、BX−6
0(東亜合成化学工業(株)製)があげられる。この接
着剤はアイランド上に塗布後、150℃で30分程度加
熱硬化すればよい。
リント配線板を位置合わせして、接着剤を用いて接着し
た。ここで接着法は特に限定されることはなく、低融点
ガラス、絶縁性ペースト、エポキシ系接着剤、接着テー
プ等が適宜使用可能であり、また、アイランドに設けら
れた穴、または凹部を除く部分に形成し、接着の目的に
用いるのであれば、導電性ペーストでも構わない。しか
し、配線基板とリードフレームを強固に接着するものが
好ましく、例えば、エポキシ系接着剤である、BX−6
0(東亜合成化学工業(株)製)があげられる。この接
着剤はアイランド上に塗布後、150℃で30分程度加
熱硬化すればよい。
【0026】その後、リードフレームのリードと配線基
板の接続用端子を、電気的に接続する。接続の手段は特
に限定されることはなく、例えばワイヤボンディング、
熱圧着、レーザー接合等が適用できる。他にも導電性ペ
ースト等を用いることができる。このような工程で半導
体装置用保持具が完成する。この状態で、リードフレー
ムのアイランド側から見た図が図2である。リードフレ
ームのアイランド2に形成された穴11から、プリント
配線板のスルーホールのランド12が見えている。(ス
ルーホールの穴は図示せず。)ランド9とアイランドに
形成された穴11が接する付近の拡大断面図が、図3で
ある。配線パターン5、スルーホール9が形成された配
線基板4に、オーバーコート層10が設けられている。
そして、接着層3を介してリードフレームのアイランド
2が接着されている。アイランドに設けられた穴11は
ランド9付近のソルダーレジストが剥離しても、アイラ
ンド2とランド9が電気的にショートしないように位置
合わせがされている。
板の接続用端子を、電気的に接続する。接続の手段は特
に限定されることはなく、例えばワイヤボンディング、
熱圧着、レーザー接合等が適用できる。他にも導電性ペ
ースト等を用いることができる。このような工程で半導
体装置用保持具が完成する。この状態で、リードフレー
ムのアイランド側から見た図が図2である。リードフレ
ームのアイランド2に形成された穴11から、プリント
配線板のスルーホールのランド12が見えている。(ス
ルーホールの穴は図示せず。)ランド9とアイランドに
形成された穴11が接する付近の拡大断面図が、図3で
ある。配線パターン5、スルーホール9が形成された配
線基板4に、オーバーコート層10が設けられている。
そして、接着層3を介してリードフレームのアイランド
2が接着されている。アイランドに設けられた穴11は
ランド9付近のソルダーレジストが剥離しても、アイラ
ンド2とランド9が電気的にショートしないように位置
合わせがされている。
【0027】最後にリードフレームのリードと配線基板
の接続用端子をワイヤボンディングにより、電気的に接
続した。以上のような工程で半導体装置用保持具を製造
し、半導体チップを搭載し、半導体チップと配線基板を
ワイヤボンディングにより接続した。この状態の説明図
が図1である。図では便宜上アイランド、接着層、配線
基板を離間して図示している。
の接続用端子をワイヤボンディングにより、電気的に接
続した。以上のような工程で半導体装置用保持具を製造
し、半導体チップを搭載し、半導体チップと配線基板を
ワイヤボンディングにより接続した。この状態の説明図
が図1である。図では便宜上アイランド、接着層、配線
基板を離間して図示している。
【0028】〔実施例2〕ガラスクロスにBT樹脂(ビ
スマレイミド−トリアジン樹脂)を含浸させた基板の両
面に銅箔が貼着された、両面銅貼積層板を用意し、直径
0.15mmのドリルを用いて穴あけを行い、穴内にめ
っきを行いスルーホールを形成した。片面に第二層の配
線となる、配線パターンを形成した。さらに、もう一枚
の両面銅貼積層板を用意し、同様の工程で、スルーホー
ルを形成した。そして、片面に第三層の配線となる、配
線パターンを形成した。そして、間にプリプレグを挟
み、加熱加圧して、積層をした。この際、二枚の銅貼積
層板のそれぞれに形成したスルーホールは、ブラインド
バイアホールとなり、その中にはプリプレグが充填され
た。そして、両面を研磨し、ブラインドバイアホールか
らはみだしたプリプレグを除去した後、両面に第一層、
第四層となる配線パターンをエッチングにより形成し
た。ブラインドバイアホールのランド径は0.35mm
とした。そして、実施例1と同様に電極部に金めっきを
施し、ソルダーレジストによって被覆を行った。
スマレイミド−トリアジン樹脂)を含浸させた基板の両
面に銅箔が貼着された、両面銅貼積層板を用意し、直径
0.15mmのドリルを用いて穴あけを行い、穴内にめ
っきを行いスルーホールを形成した。片面に第二層の配
線となる、配線パターンを形成した。さらに、もう一枚
の両面銅貼積層板を用意し、同様の工程で、スルーホー
ルを形成した。そして、片面に第三層の配線となる、配
線パターンを形成した。そして、間にプリプレグを挟
み、加熱加圧して、積層をした。この際、二枚の銅貼積
層板のそれぞれに形成したスルーホールは、ブラインド
バイアホールとなり、その中にはプリプレグが充填され
た。そして、両面を研磨し、ブラインドバイアホールか
らはみだしたプリプレグを除去した後、両面に第一層、
第四層となる配線パターンをエッチングにより形成し
た。ブラインドバイアホールのランド径は0.35mm
とした。そして、実施例1と同様に電極部に金めっきを
施し、ソルダーレジストによって被覆を行った。
【0029】一方、実施例1と同じ材料、工法を用い
て、リードフレームを形成した。この際、配線基板のス
ルーホールのランド位置に対応するリードフレームのア
イランドに直径0.65mmの穴を同時にエッチングで
形成した。その後、実施例1と同様に、リードフレーム
のアイランドにプリント配線板を位置合わせして、接着
剤を用いて接着した。なお、上記の実施例に限定される
ことなく、本発明は変化態様をとることが可能である。
例えば次に記載するような内容である。
て、リードフレームを形成した。この際、配線基板のス
ルーホールのランド位置に対応するリードフレームのア
イランドに直径0.65mmの穴を同時にエッチングで
形成した。その後、実施例1と同様に、リードフレーム
のアイランドにプリント配線板を位置合わせして、接着
剤を用いて接着した。なお、上記の実施例に限定される
ことなく、本発明は変化態様をとることが可能である。
例えば次に記載するような内容である。
【0030】本発明は、複数の層に形成された配線パタ
ーン間を接続し、前記配線基板の前記アイランドと接着
される部分にランドを備えるバイアホールと有する配線
基板であれば、適用可能であり、バイアホールはスルー
ホールでもブラインドバイアホールでも限定されない。
配線板がアイランドより大きくても小さくても、アイラ
ンドと接着される部分にランドを備えたバイアホールを
有するものに対しては適用できる。搭載される半導体チ
ップの数は特に限定されない。半導体チップが一つの場
合でも、リードとの接続の都合上、配線基板にバイアホ
ールを設ける場合には本発明の方法を採用することがで
きる。
ーン間を接続し、前記配線基板の前記アイランドと接着
される部分にランドを備えるバイアホールと有する配線
基板であれば、適用可能であり、バイアホールはスルー
ホールでもブラインドバイアホールでも限定されない。
配線板がアイランドより大きくても小さくても、アイラ
ンドと接着される部分にランドを備えたバイアホールを
有するものに対しては適用できる。搭載される半導体チ
ップの数は特に限定されない。半導体チップが一つの場
合でも、リードとの接続の都合上、配線基板にバイアホ
ールを設ける場合には本発明の方法を採用することがで
きる。
【0031】また、半導体装置の電気的特性を向上させ
るために、リードフレームのアイランドを接地電位、電
源電位にしてもよい。この場合、例えば接地電位にする
ために、配線基板の接地電位を有するバイアホールのラ
ンド部に対応するアイランドには、穴または凹部を形成
せず、ランド部及びバイアホール内に導電性ペーストを
塗布、充填するという方法により、簡易に接続が可能で
ある。このように穴または凹部を、接地または電源のい
ずれかの電位をもつバイアホールのランドに対応するア
イランド部には形成しないことによって、アイランドを
容易に接地電位または電源電位にすることができる。こ
の場合、アイランドを接地電位にしたほうが、接地部の
自己インダクタンスを低下させることができ、また、外
部からのノイズに対するシールド効果も高くなり、好ま
しい。
るために、リードフレームのアイランドを接地電位、電
源電位にしてもよい。この場合、例えば接地電位にする
ために、配線基板の接地電位を有するバイアホールのラ
ンド部に対応するアイランドには、穴または凹部を形成
せず、ランド部及びバイアホール内に導電性ペーストを
塗布、充填するという方法により、簡易に接続が可能で
ある。このように穴または凹部を、接地または電源のい
ずれかの電位をもつバイアホールのランドに対応するア
イランド部には形成しないことによって、アイランドを
容易に接地電位または電源電位にすることができる。こ
の場合、アイランドを接地電位にしたほうが、接地部の
自己インダクタンスを低下させることができ、また、外
部からのノイズに対するシールド効果も高くなり、好ま
しい。
【0032】さらに、リードフレームのアイランドに
は、上記実施例のように穴をあけるという形態だけには
限らない。例えば、図4に示すようにランドとアイラン
ドが重ならないような凹部13を設けることによって
も、本発明の目的は達成される。このような凹部を簡易
に形成する方法にはハーフエッチングがある。この方法
について若干説明を加える。リードフレームをエッチッ
ングにより形成する場合は通常、材料の板の両面にレジ
ストを塗布し、両面にパターンフィルムを当て、露光、
現像して、エッチングにより除去したい部分を両面から
露出させた後、エッチングを行うという工程によってい
るが、ハーフエッチングは、エッチングにより除去した
い部分を片面のみ露出させてエッチングを行う。このよ
うな方法で、図4に示すような凹部は簡易に形成でき
る。
は、上記実施例のように穴をあけるという形態だけには
限らない。例えば、図4に示すようにランドとアイラン
ドが重ならないような凹部13を設けることによって
も、本発明の目的は達成される。このような凹部を簡易
に形成する方法にはハーフエッチングがある。この方法
について若干説明を加える。リードフレームをエッチッ
ングにより形成する場合は通常、材料の板の両面にレジ
ストを塗布し、両面にパターンフィルムを当て、露光、
現像して、エッチングにより除去したい部分を両面から
露出させた後、エッチングを行うという工程によってい
るが、ハーフエッチングは、エッチングにより除去した
い部分を片面のみ露出させてエッチングを行う。このよ
うな方法で、図4に示すような凹部は簡易に形成でき
る。
【0033】ハーフエッチングにより凹部を設けるとい
う方法を採用する場合には、リードフレームをエッチン
グ法により形成する場合には、特に工程を増やすことな
く形成することができるが、打ち抜き加工により形成す
る場合には、別にエッチング工程を行う必要がある。
う方法を採用する場合には、リードフレームをエッチン
グ法により形成する場合には、特に工程を増やすことな
く形成することができるが、打ち抜き加工により形成す
る場合には、別にエッチング工程を行う必要がある。
【0034】
【発明の効果】本発明によれば、配線基板のバイアホー
ルの穴およびランドの周囲部とリードフレームのアイラ
ンドとの間に良好な絶縁性を保つことができるため、電
気的信頼性が高い半導体装置用保持具を得ることができ
る。また、アイランドを接地電位または電源電位に容易
に接続することができ、電気的特性を向上させることが
できるため、電気的特性にも優れた半導体装置用保持具
を得ることができる。
ルの穴およびランドの周囲部とリードフレームのアイラ
ンドとの間に良好な絶縁性を保つことができるため、電
気的信頼性が高い半導体装置用保持具を得ることができ
る。また、アイランドを接地電位または電源電位に容易
に接続することができ、電気的特性を向上させることが
できるため、電気的特性にも優れた半導体装置用保持具
を得ることができる。
【0035】
【図1】本発明の実施例1に係る半導体装置用保持具を
用いた半導体装置の説明図。
用いた半導体装置の説明図。
【図2】本発明の実施例1に係る半導体装置用保持具の
下面図。
下面図。
【図3】本発明の実施例1に係る半導体装置用保持具の
配線基板のランドと該ランドに対応するアイランドに形
成された穴付近の拡大断面図。
配線基板のランドと該ランドに対応するアイランドに形
成された穴付近の拡大断面図。
【図4】本発明の変形例に係る半導体装置用保持具の配
線基板のランドと該ランドに対応するアイランドに形成
された穴付近の拡大断面図。
線基板のランドと該ランドに対応するアイランドに形成
された穴付近の拡大断面図。
【図5】従来の半導体装置用保持具を用いた半導体装置
の説明図。
の説明図。
1 リード 2 アイランド 3 接着層 4 配線基板 5 配線パターン 6 金線 7 半導体チップ 8 スルーホール 9 ランド 10 オーバーコート層 11 アイランドに形成された穴 12 ダムバー 13 凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18
Claims (4)
- 【請求項1】配線基板を搭載するアイランド及びその周
囲に略放射状に配置された多数のリードを有するリード
フレームと、 前記アイランド上に形成される接着部材と、 前記接着部材を介して前記アイランドに接着される配線
基板と、 前記リードと前記配線基板とを電気的に接続する接続手
段とを有し、 かつ、前記配線基板は、半導体チップ搭載部と、半導体
チップ搭載部周囲に形成される第一の電極群と、配線基
板の周囲部に形成されリ−ドとの接続に用いられる第二
の電極群と、複数の層に形成された配線パターンと、複
数の層に形成された配線パターン間を接続し、前記配線
基板の前記アイランドと接着される部分にランドを備え
るバイアホールと有する配線基板である、半導体装置搭
載用保持具において、 前記配線基板と前記アイランドが接着された状態で、前
記バイアホールの穴に対応するアイランド部に、バイア
ホールの穴径より大きい径の穴または凹部が設けられて
いることを特徴とする半導体装置搭載用保持具。 - 【請求項2】前記アイランド部に設けた穴または凹部の
径が、前記バイアホールのランドの径より大きいことを
特徴とする請求項1記載の半導体装置搭載用保持具。 - 【請求項3】前記アイランド部に設けた穴または凹部
を、接地または電源のいずれかの電位をもつバイアホー
ルのランドに対応するアイランド部には形成しないこと
を特徴とする請求項1または2記載の半導体装置搭載用
保持具。 - 【請求項4】前記凹部がハーフエッチングによって形成
されていることを特徴とする請求項1乃至3記載の半導
体装置搭載用保持具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28821993A JPH07142632A (ja) | 1993-11-17 | 1993-11-17 | 半導体装置用保持具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28821993A JPH07142632A (ja) | 1993-11-17 | 1993-11-17 | 半導体装置用保持具 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07142632A true JPH07142632A (ja) | 1995-06-02 |
Family
ID=17727366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28821993A Pending JPH07142632A (ja) | 1993-11-17 | 1993-11-17 | 半導体装置用保持具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07142632A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114346A (ja) * | 2008-11-10 | 2010-05-20 | Asmo Co Ltd | 樹脂封止型半導体装置及び樹脂封止半導体装置の製造方法 |
CN111799251A (zh) * | 2020-07-09 | 2020-10-20 | 华羿微电子股份有限公司 | 采用多芯片堆叠结构的功率分立器件及其制备方法 |
-
1993
- 1993-11-17 JP JP28821993A patent/JPH07142632A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114346A (ja) * | 2008-11-10 | 2010-05-20 | Asmo Co Ltd | 樹脂封止型半導体装置及び樹脂封止半導体装置の製造方法 |
CN111799251A (zh) * | 2020-07-09 | 2020-10-20 | 华羿微电子股份有限公司 | 采用多芯片堆叠结构的功率分立器件及其制备方法 |
CN111799251B (zh) * | 2020-07-09 | 2023-06-02 | 华羿微电子股份有限公司 | 采用多芯片堆叠结构的功率分立器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7028400B1 (en) | Integrated circuit substrate having laser-exposed terminals | |
JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
KR100832653B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조방법 | |
WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
JP2004256908A (ja) | メッキ引込線なしにメッキされるパッケージ基板およびその製造方法 | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
KR20060048212A (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
JP2000332160A (ja) | キャビティダウン型半導体パッケージ | |
JPH07193166A (ja) | 半田バンプ付き半導体装置及びその製造方法 | |
JP4230680B2 (ja) | 多層化回路基板 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
JPH1167963A (ja) | 半導体装置 | |
JPH07142632A (ja) | 半導体装置用保持具 | |
JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JP3373084B2 (ja) | 半導体パッケージ | |
JP3582645B2 (ja) | 立体形配線板の製造方法 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
JP4550239B2 (ja) | 半導体モジュールの製造方法 | |
JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 | |
JP4560920B2 (ja) | 半導体装置用基板 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 |