JP4550239B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP4550239B2 JP4550239B2 JP2000242992A JP2000242992A JP4550239B2 JP 4550239 B2 JP4550239 B2 JP 4550239B2 JP 2000242992 A JP2000242992 A JP 2000242992A JP 2000242992 A JP2000242992 A JP 2000242992A JP 4550239 B2 JP4550239 B2 JP 4550239B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- adhesive layer
- printed circuit
- forming
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】
近年には、ＩＣチップの高密度実装化に対応するために、ＩＣチップを積層した半導体モジュールを製造する技術が開発されてきている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッケージが開示されている。
【０００３】
このような従来の技術では、ＴＳＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けられた外部接続用の端子を介して接続される。このように従来の工法では、多くの製造工程を経なければならないことから、加工コストが増加していた。
【０００４】
ところで、図６および図７には、上記のような従来の工法により製造された積層パッケージを示した。図６に示すものは、樹脂でモールドされたパッケージを積層したものである。また、図７は、図６のモジュール基板の平面図である。このＩＣパッケージ１００Ａ、１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
【０００５】
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００６】
【発明が解決しようとする課題】
上記のＩＣパッケージ１００Ａ、１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ、１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ、１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ、１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまう可能性があった。
【０００７】
今後は、例えばＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が図られると考えられているが、従来の工法によっては、そのような高密度・薄型化を図ることは困難である。
【０００８】
この問題を解決するためには、ＩＣチップ１０２を樹脂体１０４でモールドする構成を変更し、例えばプリント基板を層間部材を介して積層しながらその層間にＩＣチップを実装するという構成が考えられる。そのような構成を採用した場合には、層間部材に形成させた導電性バンプによって、その表裏に配されるプリント基板の導体回路を電気的に接続することが必要である。
【０００９】
しかしながら、これらのプリント基板及び層間部材を積層する際には、各プリント基板と層間部材との間に接着層を形成することが必要であるから、その接着層の存在によって層間部材の導電性バンプとプリント基板の導体回路の接触性が阻害され、接続信頼性が低下してしまうおそれがある。
【００１０】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、接続信頼性を高めることのできる積層型の半導体モジュールを製造できる方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明に係る半導体モジュールの製造方法は、所定の配線回路を形成させて一面側に半導体チップを実装した複数枚のプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、前記層間部材となる絶縁性基材の両面に接着層を形成する工程と、前記接着層に保護フィルムを貼り付ける工程と、前記絶縁性基材の所定の位置にスルーホールを形成する工程と、前記スルーホールに導電性ペーストを充填して前記導電性バンプを形成する工程と、前記保護フィルムを剥離して前記導電性バンプが前記保護フィルムの厚さ分だけ前記接着層の表面から突出するように形成する工程と、前記絶縁性基材に前記半導体チップを収容可能な前記開口部を形成する工程と、前記絶縁性基材と前記プリント基板とを交互に積層して接着するとともに、前記配線回路と前記導電性バンプとを両者の間に前記接着層を噛み込ませることなく接触させて接続する工程とを経ることを特徴とする。
【００１２】
【発明の作用、および発明の効果】
請求項１の発明によれば、層間部材に導電性バンブを形成させる際には、まず絶縁性基板の両面に接着層を形成させ、この接着層の表面に保護フィルムを貼りつけておく。その後、所定の位置にスルーホールを形成させ、このスルーホールに導電性ペーストを充填した後に、保護フィルムを剥離する。これにより、導電性バンプは、保護フィルムの厚さ分だけ接着層の表面から突出するように形成される。このため、導電性バンプとプリント基板の導体回路との間に接着層が噛み込んで接触を阻害することを回避でき、接続信頼性を高めることができる。
【００１３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態について、図１〜図５を参照しつつ詳細に説明する。本実施形態の半導体モジュール１は、半導体チップ３を実装したプリント基板２と層間部材２０と交互に重ね合わせ、最下層にＩ／Ｏ配線基板３０を重ねて熱プレスすることにより一体化された構造となっている（図１参照）。
【００１４】
まず、半導体チップ３を実装したプリント基板２の製造方法について説明する。
【００１５】
プリント基板２の出発材料は、片面銅張積層板４である。この片面銅張積層板４は、例えば板状のガラス布エポキシ樹脂により形成される厚さ７５μｍの絶縁性基板５の一方の面（図３において上面）に、全面に厚さ１２μｍの銅箔６が貼り付けられた周知の構造である。この片面銅張積層板４において、銅箔６とは反対側の面をポリエチレンテレフタレート（ＰＥＴ）製の保護フィルム７で保護しておく（図２Ａ）。
【００１６】
この保護フィルム７が施されている面側（図２において下面側）から、所定の位置に例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基板５を貫通して銅箔６に達するビアホール８を形成する（図２Ｂ）。加工条件は、パルスエネルギーが０．５〜１０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましい。次いで、このビアホール８の内部に残留する樹脂を取り除くためのデスミア処理を行う。その後、銅箔６面を保護フィルム７で保護しておき、銅箔６を一方の電極として電解メッキ法によってビアホール８内にメッキ導体９を形成させる（図２Ｃ）。なお、メッキ導体９の充填深さは、その上面が保護フィルム７の表面と面一になる程度が好ましい。
【００１７】
次に、銅箔６側の保護フィルム７を剥離した後に、感光性のドライフィルム１０を貼りつける。このドライフィルム１０を所定のパターンにより露光・現像処理することにより、孔部１１を形成する（図２Ｄ）。この孔部１１内に電解メッキを施すことにより、半導体チップ３を実装するための実装用バンプ１２となるメッキ層を形成する（図２Ｅ）。
【００１８】
その後、ドライフィルム１０を剥離し、実装用バンプ１２を突出させる。同時に、下面側の保護フィルム７を剥離することで、メッキ導体９の先端部が絶縁性基板５の表面から突出されて接続用バンプ１３とされる（図３Ｆ）。
【００１９】
次いで、電着法により、上面側全面と下面側の接続用バンプ１３上にフォトレジスト層１４を形成させる（図３Ｇ）。次に、上面側のフォトレジスト層１４を所定の配線回路１５のパターンに合わせて露光・現像処理する。この後、フォトレジスト層１４により保護されていない銅箔６部分をエッチング処理することにより、配線回路１５を形成させる（図３Ｈ）。配線回路１５の一部は、後述する層間部材２０の導電性バンプ２６と接続するための接続用ランド１５Ａとされている。最後に、フォトレジスト層１４を除去することにより、プリント基板２の製造が完了する（図３Ｉ）。
【００２０】
このプリント基板２の上面側の中央部分には、半導体チップ３が実装される（図３Ｊ）。半導体チップ３は、プリント基板２の中央に接着剤１６により固着され、半導体チップ３の下面側に形成された端子部（図示せず）が実装用バンプ１２に埋め込まれることにより、プリント基板２の配線回路１５と電気的に接続される。
【００２１】
次に、層間部材２０の製造方法について説明する。
【００２２】
層間部材２０の出発材料は、板状のガラス布基材エポキシ樹脂により形成される絶縁性基材２１である（図４Ａ）。この絶縁性基材２１の厚さは、後述のキャビティ（本発明の開口部に該当する）２７内に半導体チップ３を収容する必要性から、プリント基板２の上面から半導体チップ３の上面までの高さよりもやや厚く、例えば１３０μｍとされている。また、絶縁性基材２１の上面および下面の面積は対向するプリント基板２の面積と略等しくされている。
【００２３】
この絶縁性基材２１の両面に接着層２２を形成させておき、さらにその上面をＰＥＴ製の保護フィルム２３で保護しておく（図４Ｂ）。次いで、保護フィルム２３の上から、対向するプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３に対応する位置に、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基材２１の厚さ方向に貫通するスルーホール２４を形成させる（図４Ｃ）。
【００２４】
このスルーホール２４内に、導電性ペースト２５を充填する（図４Ｄ）。充填は、例えばスクリーン印刷機により導電性ペースト２５を保護フィルム２３上から印刷することにより行うことができる。そして、保護フィルム２３を剥離すると、導電性ペースト２５は保護フィルム２３の厚さ分だけ接着層２２の表面から突出されて導電性バンプ２６とされる（図４Ｅ）。
【００２５】
そして、絶縁性基材２１の中央部分に、例えばレーザ照射を行うことによりキャビティ２７を貫通形成させて、層間部材２０の製造が完了する（図４Ｆ）。キャビティ２７の大きさは半導体チップ３の外形寸法よりやや大きくされて、その内部に半導体チップ３を収容可能とされている。
【００２６】
上記のように製造されたプリント基板２と層間部材２０とを交互に重ね合わせる（図５Ａ）。このとき、最上層にはプリント基板２が、半導体チップ３を実装された面が下面側になるように配置され、その下方には層間部材２０が配置される。層間部材２０は、そのキャビティ２７内にプリント基板２の半導体チップ３を収容し、また、導電性バンプ２６がプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３と接続可能なように重ね合わせられる。そして、その下方にはさらにプリント基板２および層間部材２０が同様に重ね合わせられ、最下層にはＩ／Ｏ配線基板３０が積層される。このＩ／Ｏ配線基板３０は、絶縁性基板３３の所定の位置にビアホール３４が形成され、その上下に所定の配線回路（図示せず）およびランド３１が形成されたものである。
【００２７】
次いで、加熱真空プレスすることによって、接着層２２が硬化して上下のプリント基板２およびＩ／Ｏ配線基板３０と接着し、半導体モジュール１が形成される（図５Ｂ）。そして、層間部材２０に形成されたスルーホール２４により、上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。このとき、各プリント基板２の接続用ランド１５Ａ、接続用パンプ１３、およびＩ／Ｏ配線基板３０のランド３１と、隣接する層間部材２０の導電性バンプ２６とが接続されており、これにより上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。また、 Ｉ／Ｏ配線基板３０の下面側のランド３１には、外部基板との接続用のはんだボール３２が形成される。
【００２８】
以上のように本実施形態によれば、層間部材２０に導電性バンプ２６を形成する際には、まず絶縁性基板２１の両面に接着層２２を形成させ、この接着層２２の表面に保護フィルム２３を貼りつけておく。その後、所定の位置にスルーホール２４を形成させ、このスルーホール２４に導電性ペースト２５を充填した後に、保護フィルム２３を剥離する。このため、導電性バンプ２６は、保護フィルム２３の厚さ分だけ接着層２２の表面から突出するように形成される。これにより、層間部材２０をプリント基板２およびＩ／Ｏ配線基板３０とともに積層する際に、接続用ランド１５Ａ、ランド３１と導電性バンプ２６との接触性が接着層２２によって阻害されることがなく、接続信頼性を高めることができる。
【００２９】
なお、本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
（１）本実施形態では、層間部材２０の出発材料としてガラス布基材エポキシ樹脂製の絶縁性基材２１を使用したが、本発明によれば絶縁性基材の材質は上記実施形態の限りではなく、例えば紙基材フェノール樹脂や、合成繊維布基材エポキシ樹脂であってもよい。
（２）本実施形態では、Ｉ／Ｏ配線基板３０の下面側には外部基板との接続用のはんだボール３２が形成されているが、本発明によれば半導体モジュールと外部基板との接続は上記実施形態の限りではなく、例えば導電性のピンが用いられていてもよい。
（３）本実施形態では、キャビティ２７は導電性バンプ２６の形成後に形成されているが、本発明によればキャビティの形成は上記実施形態の限りではなく、例えばスルーホールの形成と同時に行ってもよい。また、スルーホールの形成前に行ってもよい。
【図面の簡単な説明】
【図１】本実施形態におけるプリント基板と層間部材とを積層させて多層プリント配線板を製造する前の様子を示す斜視図
【図２】プリント基板の製造方法を示す断面図−１
【図３】プリント基板の製造方法を示す断面図−２
【図４】層間部材の製造方法を示す断面図
【図５】プリント基板と層間部材とを積層させて半導体モジュールを形成した断面図
【図６】従来におけるＩＣパッケージの側断面図
【図７】（ａ）従来におけるＩＣパッケージを実装した基板の側面図
（ｂ）従来におけるＩＣパッケージを実装した基板の平面図
【符号の説明】
１…半導体モジュール
２…プリント基板
３…半導体チップ
１５…配線回路
２０…層間部材
２１…絶縁性基材
２２…接着層
２３…保護フィルム
２４…スルーホール
２５…導電性ペースト
２６…導電性バンプ
２７…キャビティ（開口部）
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】
近年には、ＩＣチップの高密度実装化に対応するために、ＩＣチップを積層した半導体モジュールを製造する技術が開発されてきている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッケージが開示されている。
【０００３】
このような従来の技術では、ＴＳＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けられた外部接続用の端子を介して接続される。このように従来の工法では、多くの製造工程を経なければならないことから、加工コストが増加していた。
【０００４】
ところで、図６および図７には、上記のような従来の工法により製造された積層パッケージを示した。図６に示すものは、樹脂でモールドされたパッケージを積層したものである。また、図７は、図６のモジュール基板の平面図である。このＩＣパッケージ１００Ａ、１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
【０００５】
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００６】
【発明が解決しようとする課題】
上記のＩＣパッケージ１００Ａ、１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ、１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ、１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ、１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまう可能性があった。
【０００７】
今後は、例えばＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が図られると考えられているが、従来の工法によっては、そのような高密度・薄型化を図ることは困難である。
【０００８】
この問題を解決するためには、ＩＣチップ１０２を樹脂体１０４でモールドする構成を変更し、例えばプリント基板を層間部材を介して積層しながらその層間にＩＣチップを実装するという構成が考えられる。そのような構成を採用した場合には、層間部材に形成させた導電性バンプによって、その表裏に配されるプリント基板の導体回路を電気的に接続することが必要である。
【０００９】
しかしながら、これらのプリント基板及び層間部材を積層する際には、各プリント基板と層間部材との間に接着層を形成することが必要であるから、その接着層の存在によって層間部材の導電性バンプとプリント基板の導体回路の接触性が阻害され、接続信頼性が低下してしまうおそれがある。
【００１０】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、接続信頼性を高めることのできる積層型の半導体モジュールを製造できる方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明に係る半導体モジュールの製造方法は、所定の配線回路を形成させて一面側に半導体チップを実装した複数枚のプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、前記層間部材となる絶縁性基材の両面に接着層を形成する工程と、前記接着層に保護フィルムを貼り付ける工程と、前記絶縁性基材の所定の位置にスルーホールを形成する工程と、前記スルーホールに導電性ペーストを充填して前記導電性バンプを形成する工程と、前記保護フィルムを剥離して前記導電性バンプが前記保護フィルムの厚さ分だけ前記接着層の表面から突出するように形成する工程と、前記絶縁性基材に前記半導体チップを収容可能な前記開口部を形成する工程と、前記絶縁性基材と前記プリント基板とを交互に積層して接着するとともに、前記配線回路と前記導電性バンプとを両者の間に前記接着層を噛み込ませることなく接触させて接続する工程とを経ることを特徴とする。
【００１２】
【発明の作用、および発明の効果】
請求項１の発明によれば、層間部材に導電性バンブを形成させる際には、まず絶縁性基板の両面に接着層を形成させ、この接着層の表面に保護フィルムを貼りつけておく。その後、所定の位置にスルーホールを形成させ、このスルーホールに導電性ペーストを充填した後に、保護フィルムを剥離する。これにより、導電性バンプは、保護フィルムの厚さ分だけ接着層の表面から突出するように形成される。このため、導電性バンプとプリント基板の導体回路との間に接着層が噛み込んで接触を阻害することを回避でき、接続信頼性を高めることができる。
【００１３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態について、図１〜図５を参照しつつ詳細に説明する。本実施形態の半導体モジュール１は、半導体チップ３を実装したプリント基板２と層間部材２０と交互に重ね合わせ、最下層にＩ／Ｏ配線基板３０を重ねて熱プレスすることにより一体化された構造となっている（図１参照）。
【００１４】
まず、半導体チップ３を実装したプリント基板２の製造方法について説明する。
【００１５】
プリント基板２の出発材料は、片面銅張積層板４である。この片面銅張積層板４は、例えば板状のガラス布エポキシ樹脂により形成される厚さ７５μｍの絶縁性基板５の一方の面（図３において上面）に、全面に厚さ１２μｍの銅箔６が貼り付けられた周知の構造である。この片面銅張積層板４において、銅箔６とは反対側の面をポリエチレンテレフタレート（ＰＥＴ）製の保護フィルム７で保護しておく（図２Ａ）。
【００１６】
この保護フィルム７が施されている面側（図２において下面側）から、所定の位置に例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基板５を貫通して銅箔６に達するビアホール８を形成する（図２Ｂ）。加工条件は、パルスエネルギーが０．５〜１０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましい。次いで、このビアホール８の内部に残留する樹脂を取り除くためのデスミア処理を行う。その後、銅箔６面を保護フィルム７で保護しておき、銅箔６を一方の電極として電解メッキ法によってビアホール８内にメッキ導体９を形成させる（図２Ｃ）。なお、メッキ導体９の充填深さは、その上面が保護フィルム７の表面と面一になる程度が好ましい。
【００１７】
次に、銅箔６側の保護フィルム７を剥離した後に、感光性のドライフィルム１０を貼りつける。このドライフィルム１０を所定のパターンにより露光・現像処理することにより、孔部１１を形成する（図２Ｄ）。この孔部１１内に電解メッキを施すことにより、半導体チップ３を実装するための実装用バンプ１２となるメッキ層を形成する（図２Ｅ）。
【００１８】
その後、ドライフィルム１０を剥離し、実装用バンプ１２を突出させる。同時に、下面側の保護フィルム７を剥離することで、メッキ導体９の先端部が絶縁性基板５の表面から突出されて接続用バンプ１３とされる（図３Ｆ）。
【００１９】
次いで、電着法により、上面側全面と下面側の接続用バンプ１３上にフォトレジスト層１４を形成させる（図３Ｇ）。次に、上面側のフォトレジスト層１４を所定の配線回路１５のパターンに合わせて露光・現像処理する。この後、フォトレジスト層１４により保護されていない銅箔６部分をエッチング処理することにより、配線回路１５を形成させる（図３Ｈ）。配線回路１５の一部は、後述する層間部材２０の導電性バンプ２６と接続するための接続用ランド１５Ａとされている。最後に、フォトレジスト層１４を除去することにより、プリント基板２の製造が完了する（図３Ｉ）。
【００２０】
このプリント基板２の上面側の中央部分には、半導体チップ３が実装される（図３Ｊ）。半導体チップ３は、プリント基板２の中央に接着剤１６により固着され、半導体チップ３の下面側に形成された端子部（図示せず）が実装用バンプ１２に埋め込まれることにより、プリント基板２の配線回路１５と電気的に接続される。
【００２１】
次に、層間部材２０の製造方法について説明する。
【００２２】
層間部材２０の出発材料は、板状のガラス布基材エポキシ樹脂により形成される絶縁性基材２１である（図４Ａ）。この絶縁性基材２１の厚さは、後述のキャビティ（本発明の開口部に該当する）２７内に半導体チップ３を収容する必要性から、プリント基板２の上面から半導体チップ３の上面までの高さよりもやや厚く、例えば１３０μｍとされている。また、絶縁性基材２１の上面および下面の面積は対向するプリント基板２の面積と略等しくされている。
【００２３】
この絶縁性基材２１の両面に接着層２２を形成させておき、さらにその上面をＰＥＴ製の保護フィルム２３で保護しておく（図４Ｂ）。次いで、保護フィルム２３の上から、対向するプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３に対応する位置に、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基材２１の厚さ方向に貫通するスルーホール２４を形成させる（図４Ｃ）。
【００２４】
このスルーホール２４内に、導電性ペースト２５を充填する（図４Ｄ）。充填は、例えばスクリーン印刷機により導電性ペースト２５を保護フィルム２３上から印刷することにより行うことができる。そして、保護フィルム２３を剥離すると、導電性ペースト２５は保護フィルム２３の厚さ分だけ接着層２２の表面から突出されて導電性バンプ２６とされる（図４Ｅ）。
【００２５】
そして、絶縁性基材２１の中央部分に、例えばレーザ照射を行うことによりキャビティ２７を貫通形成させて、層間部材２０の製造が完了する（図４Ｆ）。キャビティ２７の大きさは半導体チップ３の外形寸法よりやや大きくされて、その内部に半導体チップ３を収容可能とされている。
【００２６】
上記のように製造されたプリント基板２と層間部材２０とを交互に重ね合わせる（図５Ａ）。このとき、最上層にはプリント基板２が、半導体チップ３を実装された面が下面側になるように配置され、その下方には層間部材２０が配置される。層間部材２０は、そのキャビティ２７内にプリント基板２の半導体チップ３を収容し、また、導電性バンプ２６がプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３と接続可能なように重ね合わせられる。そして、その下方にはさらにプリント基板２および層間部材２０が同様に重ね合わせられ、最下層にはＩ／Ｏ配線基板３０が積層される。このＩ／Ｏ配線基板３０は、絶縁性基板３３の所定の位置にビアホール３４が形成され、その上下に所定の配線回路（図示せず）およびランド３１が形成されたものである。
【００２７】
次いで、加熱真空プレスすることによって、接着層２２が硬化して上下のプリント基板２およびＩ／Ｏ配線基板３０と接着し、半導体モジュール１が形成される（図５Ｂ）。そして、層間部材２０に形成されたスルーホール２４により、上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。このとき、各プリント基板２の接続用ランド１５Ａ、接続用パンプ１３、およびＩ／Ｏ配線基板３０のランド３１と、隣接する層間部材２０の導電性バンプ２６とが接続されており、これにより上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。また、 Ｉ／Ｏ配線基板３０の下面側のランド３１には、外部基板との接続用のはんだボール３２が形成される。
【００２８】
以上のように本実施形態によれば、層間部材２０に導電性バンプ２６を形成する際には、まず絶縁性基板２１の両面に接着層２２を形成させ、この接着層２２の表面に保護フィルム２３を貼りつけておく。その後、所定の位置にスルーホール２４を形成させ、このスルーホール２４に導電性ペースト２５を充填した後に、保護フィルム２３を剥離する。このため、導電性バンプ２６は、保護フィルム２３の厚さ分だけ接着層２２の表面から突出するように形成される。これにより、層間部材２０をプリント基板２およびＩ／Ｏ配線基板３０とともに積層する際に、接続用ランド１５Ａ、ランド３１と導電性バンプ２６との接触性が接着層２２によって阻害されることがなく、接続信頼性を高めることができる。
【００２９】
なお、本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
（１）本実施形態では、層間部材２０の出発材料としてガラス布基材エポキシ樹脂製の絶縁性基材２１を使用したが、本発明によれば絶縁性基材の材質は上記実施形態の限りではなく、例えば紙基材フェノール樹脂や、合成繊維布基材エポキシ樹脂であってもよい。
（２）本実施形態では、Ｉ／Ｏ配線基板３０の下面側には外部基板との接続用のはんだボール３２が形成されているが、本発明によれば半導体モジュールと外部基板との接続は上記実施形態の限りではなく、例えば導電性のピンが用いられていてもよい。
（３）本実施形態では、キャビティ２７は導電性バンプ２６の形成後に形成されているが、本発明によればキャビティの形成は上記実施形態の限りではなく、例えばスルーホールの形成と同時に行ってもよい。また、スルーホールの形成前に行ってもよい。
【図面の簡単な説明】
【図１】本実施形態におけるプリント基板と層間部材とを積層させて多層プリント配線板を製造する前の様子を示す斜視図
【図２】プリント基板の製造方法を示す断面図−１
【図３】プリント基板の製造方法を示す断面図−２
【図４】層間部材の製造方法を示す断面図
【図５】プリント基板と層間部材とを積層させて半導体モジュールを形成した断面図
【図６】従来におけるＩＣパッケージの側断面図
【図７】（ａ）従来におけるＩＣパッケージを実装した基板の側面図
（ｂ）従来におけるＩＣパッケージを実装した基板の平面図
【符号の説明】
１…半導体モジュール
２…プリント基板
３…半導体チップ
１５…配線回路
２０…層間部材
２１…絶縁性基材
２２…接着層
２３…保護フィルム
２４…スルーホール
２５…導電性ペースト
２６…導電性バンプ
２７…キャビティ（開口部）
Claims (1)
- 所定の配線回路を形成させて一面側に半導体チップを実装した複数枚のプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、前記層間部材となる絶縁性基材の両面に接着層を形成する工程と、前記接着層に保護フィルムを貼り付ける工程と、前記絶縁性基材の所定の位置にスルーホールを形成する工程と、前記スルーホールに導電性ペーストを充填して前記導電性バンプを形成する工程と、前記保護フィルムを剥離して前記導電性バンプが前記保護フィルムの厚さ分だけ前記接着層の表面から突出するように形成する工程と、前記絶縁性基材に前記半導体チップを収容可能な前記開口部を形成する工程と、前記絶縁性基材と前記プリント基板とを交互に積層して接着するとともに、前記配線回路と前記導電性バンプとを両者の間に前記接着層を噛み込ませることなく接触させて接続する工程とを経ることを特徴とする半導体モジュールの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242992A JP4550239B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体モジュールの製造方法 |
| TW91102404A TW543083B (en) | 2000-08-10 | 2002-02-08 | Method for manufacturing semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242992A JP4550239B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057275A JP2002057275A (ja) | 2002-02-22 |
| JP4550239B2 true JP4550239B2 (ja) | 2010-09-22 |
Family
ID=18733920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242992A Expired - Fee Related JP4550239B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4550239B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4643055B2 (ja) * | 2001-05-02 | 2011-03-02 | 新藤電子工業株式会社 | Ｔａｂテープキャリアの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190159A (ja) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 |
| JPH11111914A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | ３次元メモリモジュール |
| JP2000013018A (ja) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 回路形成基板の製造方法とその製造装置および回路形成基板用材料 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079770U (ja) * | 1983-11-07 | 1985-06-03 | 関西日本電気株式会社 | 積層型ハイブリツドｉｃ |
| JPH0559873U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社村田製作所 | 立体回路基板 |
| JP2001177051A (ja) * | 1999-12-20 | 2001-06-29 | Toshiba Corp | 半導体装置及びシステム装置 |
-
2000
- 2000-08-10 JP JP2000242992A patent/JP4550239B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190159A (ja) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 |
| JPH11111914A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | ３次元メモリモジュール |
| JP2000013018A (ja) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 回路形成基板の製造方法とその製造装置および回路形成基板用材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057275A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8749073B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
| US7029953B2 (en) | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR101344800B1 (ko) | 배선 기판 및 반도체 장치 | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| US20110314667A1 (en) | Method of manufacturing printed circuit board including electronic component embedded therein | |
| JP2016192475A (ja) | 部品内蔵基板および半導体モジュール | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP4954765B2 (ja) | 配線基板の製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| WO2015083345A1 (ja) | 部品内蔵配線基板及びその製造方法 | |
| TWI506758B (zh) | 層疊封裝結構及其製作方法 | |
| JP4376891B2 (ja) | 半導体モジュール | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4365515B2 (ja) | 半導体モジュールの製造方法 | |
| JP4550239B2 (ja) | 半導体モジュールの製造方法 | |
| JP4562881B2 (ja) | 半導体モジュールの製造方法 | |
| JP4562153B2 (ja) | 半導体モジュールの製造方法 | |
| JP2015109346A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP4562154B2 (ja) | 半導体モジュールの製造方法 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP4410370B2 (ja) | 多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20010517 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20010518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20010730 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20010730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090909 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4550239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |