JP4094074B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4094074B2 JP4094074B2 JP6663896A JP6663896A JP4094074B2 JP 4094074 B2 JP4094074 B2 JP 4094074B2 JP 6663896 A JP6663896 A JP 6663896A JP 6663896 A JP6663896 A JP 6663896A JP 4094074 B2 JP4094074 B2 JP 4094074B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- bonding
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置技術に関し、特に、ＢＧＡ（Ball Grid Array ）パッケージ構造を有する半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電子機器の機能および性能の向上とともに、その外観を小形で薄く、しかもその重さを軽量にするための技術開発が進められている。これは、近年の携帯形電話機や携帯形計算機等のような携帯形電子機器の急増によるところが大きい。
【０００３】
また、個人で操作する電子機器におけるマン・マシンインターフェィス的役割の重要性が増しつつあり、電子機器の取り扱い易さや操作性が重要視されるようになってきている。さらに、複雑な画像を含む情報を小形の電子機器で大量に、しかも高速処理する必要性も急増してきている。これらの傾向は、本格的なマルチメディア時代の到来とともに、いっそう強まるものと思われる。
【０００４】
こうした状況の中で、半導体チップに形成される素子の集積度等の向上は止まるところを知らず、半導体チップのサイズの増大および電極数の増加等が進み、半導体チップを収容するパッケージも大形になってきている。
【０００５】
一方ではパッケージサイズを小形にするためにリードピッチを狭める等の対策が採られているが、これとともにパッケージの実装も急速に難しくなってきている。
【０００６】
そこで、多数の外部電極を小さなパッケージから引き出すことができ、しかも、実装が比較的容易に行えるＢＧＡ形のパッケージ構造が急速に使用されつつある。
【０００７】
この構造では、外部電極を、ＱＦＰ（Quad Flat Package ）等のようにパッケージの側面から引き出すのではなく、ＰＧＡ（Pin Grid Array）のようにパッケージの実装面から引き出す構造となっており、外部電極のピッチはＰＧＡよりも狭いが、外部電極をＱＦＰ等よりも余裕をもって引き出すことができるので、実装も容易であるという特徴を有している。
【０００８】
ＢＧＡ形のパッケージには、構造や材料等の異なる種々のものがあるが、配線基板部分に絶縁テープを使用する、いわゆるテープＢＧＡ（Tape BGA；以下、ＴＢＧＡという）もその中の一つと言える。このＴＢＧＡ形のパッケージ構造では、他のＢＧＡ形のパッケージ構造に比べてパターンを微細にかつ薄く形成することができるという特徴を有している。
【０００９】
このため、このＴＢＧＡ形のパッケージ構造を、半導体チップとほぼ同じ外形寸法のＢＧＡパッケージ構造の、いわゆるＣＳＰ（Chip Size Package ）構造に適用したものも開発されている。このようなＢＧＡ形のパッケージ構造を有する半導体集積回路装置については、例えば日経ＢＰ社、１９９４年５月１日発行の「日経マイクロデバイス」Ｐ９８〜Ｐ１０２、同じく１９９５年２月１日発行の「日経マイクロデバイス」Ｐ９６〜Ｐ９７および株式会社工業調査会、平成７年４月１日発行の「電子材料」Ｐ２２〜Ｐ２８等に記載があり、ここにはＣＳＰ形のＢＧＡパッケージ構造について説明されている。
【００１０】
すなわち、これらの文献には、バンプ電極がエリアアレイ状に配列されたフレキシブル配線を、半導体チップの主面上にエラストマを介して設け、そのフレキシブル配線基板に形成された配線パターンのリードを撓ませて半導体チップの主面上のボンディングパッドに接続したパッケージ構造が開示されている。このフレキシブル配線基板の配線パターンは金（Ａｕ）メッキ銅（Ｃｕ）箔で形成されており、その先端部はＣｕがエッチングされてＡｕリードになっている。
【００１１】
また、本発明者は、この種のパッケージ構造の半導体集積回路装置について検討した。以下は、公知とされた技術ではないが、本発明者が検討した技術であり、その概要は次のとおりである。
【００１２】
すなわち、本発明者が検討した技術は、上記したパッケージ構造のフレキシブル配線基板におけるリードの芯材がＣｕで構成されているとともに、そのリードの上下両面に同厚のＡｕメッキ層が形成されるものである。
【００１３】
また、ＴＢＧＡ形のパッケージ構造については、例えば日本電子材料技術協会、１９９５年７月発行、「日本電子材料技術協会会報、ＴＢＧＡの行方」ＪＥＭＳ．ＶＯＬ．２７、Ｐ１４〜Ｐ１９に記載がある。
【００１４】
ここには、ＬＳＩチップの外周にＬＳＩチップを取り囲むように平面枠状に形成されたＴＡＢテープを配置し、そのＴＡＢテープから平坦状に延ばされたＴＡＢリードと、ＬＳＩチップの主面上のボンディングパッドとをはんだ端子等を介して電気的に接続するとともに、ＴＡＢテープの枠面上に、実装基板のパッドと接続される球形のはんだ端子を設けたＴＢＧＡの代表的な構造について説明されている。
【００１５】
このＬＳＩチップの裏面は放熱板に接合されている。この放熱板とＴＡＢテープとの間には、ＬＳＩチップの側面を取り囲むように平面枠状に形成された固定板が介在されている。ＴＡＢテープは、銅（Ｃｕ）／ポリイミド／Ｃｕで構成されている。
【００１６】
【発明が解決しようとする課題】
ところが、上記したＢＧＡパッケージ技術においては、以下の問題があることを本発明者は見出した。
【００１７】
すなわち、上記したフレキシブル配線基板のリードをＡｕで構成する技術においては、高価な金が多量に必要となり、半導体集積回路装置の製造コストが高くなる課題がある。
【００１８】
また、上記したフレキシブル配線基板の配線の芯材をＣｕで構成し、その配線のリードの両面に同一膜厚の金メッキ層を設ける本発明者が検討した技術においては、そのリードと半導体チップの外部端子との接合部およびはんだバンプ電極とそれが接合される配線部（バンプランド部）との接合部の各々の接合状態を最適にすることができず、その両方の接合部において充分な接合上の信頼性を得ることができないという課題がある。
【００１９】
本発明の目的は、はんだバンプ電極の形成された配線基板のリード部を半導体チップの外部端子に電気的に接続してなるパッケージ構造を有する半導体集積回路装置において、そのリード部と外部端子との接合部およびバンプランド部とバンプ電極との接合部の両方の接合上の信頼性を向上させることのできる技術を提供することにある。
【００２０】
また、本発明の他の目的は、はんだバンプ電極の形成された配線基板のリード部を半導体チップの外部端子に電気的に接続してなるパッケージ構造を有する半導体集積回路装置において、その製造コストを低減することのできる技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本発明の半導体集積回路装置は、配線基板に形成された配線のリード部を半導体チップの主面上の外部端子と電気的に接続させ、かつ、前記配線基板に形成された配線のランド部をはんだバンプ電極と電気的に接続させてなる半導体集積回路装置であって、
（ａ）前記外部端子はアルミニウムを主成分とする材料からなり、
（ｂ）前記はんだバンプ電極は錫を主成分とする材料からなり、
（ｃ）前記リード部と前記外部端子との接合面に形成される第１の金層の厚さが０．８μｍ以上に形成され、前記ランド部と前記はんだバンプ電極との接合面に形成される第２の金層の厚さが０を除く０．５μｍ以下に形成され、
（ｄ）前記配線の芯材部が銅を主成分とする材料からなり、
（ｅ）前記配線の芯材部と、前記第１の金層および第２の金層との間であり、かつ前記リード部における前記外部端子との接合領域および前記はんだバンプ電極との接合領域にのみ、ニッケル層が形成されているものである。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００２６】
（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の平面図、図２は図１のII−II線の断面図、図３は図１の半導体集積回路装置の要部平面図、図４は図３のIV−IV線の断面図、図５は配線基板の配線の各接合面に形成された金層の厚さと各接合部における接合強度劣化率との関係を示すグラフ図、図６〜図１５は図１の半導体集積回路装置のリード部におけるメッキ構造例を説明するための説明図、図１６は図１の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図、図１７は図１の半導体集積回路装置の組立工程を説明するための説明図、図１８は図１の半導体集積回路装置の弾性構造体の形成工程で用いるマスクの平面図、図１９は図１の半導体集積回路装置の弾性構造体の形成工程における説明図、図２０〜図２２は図１の半導体集積回路装置のリードの接続工程中の説明図、図２３および図２４は図１の半導体集積回路装置の適用例の説明図である。
【００２７】
まず、本実施の形態１の半導体集積回路装置の構造を図１〜図１５によって説明する。
【００２８】
本実施の形態１の半導体集積回路装置は、例えばＣＳＰ（Chip Size Package ）形の半導体集積回路装置であり、半導体チップ１と、その主面上にエラストマ（弾性構造体）２を介して設けられたフレキシブル配線基板（配線基板）３とを有している。
【００２９】
半導体チップ１は、例えば平面矩形状のシリコン（Ｓｉ）単結晶等の小片からなり、その主面上には、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory ）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等、所定の集積回路が形成されている。
【００３０】
また、半導体チップ１の主面の最上層には、パッシベーション膜４が形成されている。このパッシベーション膜４は、上記した集積回路構成用の素子や配線等を保護するための絶縁膜であり、半導体チップ１の主面側から順に、例えば無機材料からなるパッシベーション膜４ａおよび有機材料からなるパッシベーション膜４ｂが堆積され形成されている。
【００３１】
そのパッシベーション膜４ａは、例えば二酸化シリコン（ＳｉＯ2 ）またはその上に窒化シリコンが堆積されて構成されている。また、パッシベーション膜４ｂは、例えばポリイミド樹脂からなり、その厚さは、例えば２〜１０μｍ程度である。
【００３２】
また、半導体チップ１の主面中央には、矩形状に形成された複数のボンディングパッド（外部端子）５が一直線上に沿って配置されている。このボンディングパッド５は、上記した集積回路の電極を半導体チップ１の外部に引き出すための引き出し電極であり、例えばアルミニウム（Ａｌ）またはＡｌ−Ｓｉ−Ｃｕ合金等からなる。
【００３３】
このボンディングパッド５の上面は、上記したパッシベーション膜４ａ, ４ｂに穿孔された開口部４ａ1,４ｂ1 を通じて露出されている。下層のパッシベーション膜４ａにおける開口部４ａ1 は、個々のボンディングパッド５の上面が露出する程度の大きさで形成されている（図３および図４参照）。なお、図３においては図面を見易くするためパッシベーション膜４ａ, ４ｂにハッチングを付す。
【００３４】
また、上層のパッシベーション膜４ｂにおける開口部４ｂ1 は、個々のボンディングパッド５よりも大きめに形成されており、複数のボンディングパッド５の配列方向に沿って延在する細長い開口領域となっている。
【００３５】
なお、図４において、符号のＺは層間絶縁膜を示しており、この下層（半導体チップ１の半導体基板に向かう方向）には複数の配線層および素子が形成されている。
【００３６】
エラストマ２は、温度特性試験等のような熱を伴う処理に際し、ＣＳＰ形の半導体集積回路装置とこれを実装するプリント配線基板との接続部（後述のはんだバンプ電極）に、半導体チップ１とプリント配線基板との熱膨張係数差に起因して加わるストレスを吸収する機能を有している。
【００３７】
エラストマ２は、半導体チップ１の主面中央におけるボンディングパッド５の配列領域における長辺の両側（図１等において左右）に配置されている。その左右各々のエラストマ２は、半導体チップ１の長手方向に沿って延びるような平板状に形成されており、例えば厚さ１００μｍ〜２００μｍ程度、好ましくは１５０μｍ程度のシリコーン樹脂等のような弾性材料によって構成されている。
【００３８】
その左右各々のエラストマ２は、それぞれ接着材６ａによって半導体チップ１と接着されている。接着材６ａは、例えばシリコーン系の樹脂からなり、その厚さは、例えば１０μｍ〜３０μｍ程度、好ましくは２０μｍ程度に設定されている。
【００３９】
フレキシブル配線基板３は、半導体チップ１の集積回路と、上記実装用のプリント配線基板の配線とを電気的に接続するための部材であり、フレキシブル配線基板３の配線３Ｌのパターン形成面をエラストマ２側に向けた状態でエラストマ２と接合され半導体集積回路装置に組み込まれている。
【００４０】
フレキシブル配線基板３を構成するテープ（基板基材）３Ｔは、例えばポリイミド樹脂からなり、その中央には半導体チップ１の長手方向に延在するような長方形状の開口部３Ｔ1 が穿孔されており、その開口部３Ｔ1 から上記したボンディングパッド５の配列領域が露出する構造となっている。このテープ３Ｔの厚さは、例えば５０μｍ〜１２５μｍ程度、好ましくは５０μｍ程度に設定されている。
【００４１】
テープ３Ｔ上には、上記した配線３Ｌがパターン形成されている。この配線３Ｌは接着材６ｂによりテープ３Ｔに接着されている。この接着材６ｂは、例えばエポキシ系の樹脂からなり、その厚さは、例えば１０μｍ〜２０μｍ程度、好ましくは１０μｍ程度に設定されている。
【００４２】
この配線３Ｌの芯材部（メッキ層を除いた配線の主構成材料部）は、例えばＣｕまたはＣｕ合金等からなり、その厚さは、例えば１２μｍ〜３０μｍ程度、好ましくは、例えば１８μｍ程度に設定されている。
【００４３】
この配線３Ｌの一端、すなわち、リード部３Ｌ1 は、テープ３Ｔの中央の開口部３Ｔ1 の両長辺側から突出され、その両長辺側から突出する各々のリード部３Ｌ1 が互いに噛み合う程度の位置まで半導体チップ１の中央に向かって延在されている。
【００４４】
そして、このリード部３Ｌ1 は、半導体チップ１の主面側に折り曲げられ、例えば断面略Ｓ字状に撓んだ状態で、その先端が半導体チップ１主面上のボンディングパッド５と電気的に接続されている（図２および図４等参照）。なお、図４のリード部３Ｌ1 にはメッキ層を図示していない。
【００４５】
このリード部３Ｌ1 の撓みは、半導体チップ１と上記したプリント配線基板との熱膨張係数差に起因してリード部３Ｌ1 に生じるストレスを吸収する機能を有している。すなわち、リード部３Ｌ1 は、その撓みによって弾性体としての機能を備えている。
【００４６】
このリード部３Ｌ1 の芯材部の幅は、製品の種類等によって変わるので一概には言えないが、例えば３８μｍ程度である。このリード部３Ｌ1 における芯材部の表面にはメッキ処理が施されている。このメッキ構造については後ほど詳述する。
【００４７】
また、配線３Ｌの中間にはバンプランド部３Ｌ2 が形成されている。このバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。このバンプランド部３Ｌ2 において、はんだバンプ電極３Ｂとの接合面にはメッキ処理が施されている。このメッキ構造についても後ほど詳述する。
【００４８】
また、配線３Ｌにおいてバンプランド部３Ｌ2 からフレキシブル配線基板３の外周側に延在する部分は、メッキ電流供給用の配線３Ｌ3 である。このメッキ電流供給用の配線３Ｌ3 は、リード部３Ｌ1 やバンプランド部３Ｌ2 等にメッキを施す際に、メッキ装置のメッキ電流供給用の端子が接続され、リード部３Ｌ1 やバンプランド部３Ｌ2 等に所定量の電流を供給するための配線経路となる。
【００４９】
はんだバンプ電極３Ｂは、テープ３Ｔの主面上において、開口部３Ｔ1 の両側（図１の左右）に、それぞれ複数個ずつ規則的に配置されている。ただし、はんだバンプ電極３Ｂは、半導体チップ１の外周よりも内側領域に配置されている。
【００５０】
各はんだバンプ電極３Ｂは、例えば略球形状に形成された鉛（Ｐｂ）−錫（Ｓｎ）合金等からなり、その直径は、製品の種類等によって変わるので一概には言えないが、例えば0.５ｍｍ〜0.７ｍｍ程度、本実施の形態１では、例えば0.６ｍｍ程度に設定されている。
【００５１】
このようなＣＳＰ形の半導体集積回路装置において半導体チップ１の側面およびエラストマ２の側面は封止樹脂７ａによって被覆されている（図２参照）。ただし、この封止樹脂７ａは無くても良い。
【００５２】
また、フレキシブル配線基板３の開口部３Ｔ1 から露出する溝、すなわち、半導体チップ１の主面と、その上の２つのエラストマ２における互いに対向する内壁面とによって形成された溝内にも封止樹脂７ｂが充填されており、これによりボンディングパッド５およびリード部３Ｌ1 等が被覆されている。
【００５３】
この封止樹脂７ａ, ７ｂによって外部からの衝撃や水分等からＣＳＰ形の半導体集積回路装置が充分に保護されており、この半導体集積回路装置の信頼性を向上させることが可能となっている。
【００５４】
次に、上記したフレキシブル配線基板３の配線３Ｌのメッキ構造について、本発明者が検討した結果を説明した後、その具体的な構造例を説明する。
【００５５】
まず、本発明者は、配線３Ｌのリード部３Ｌ1 とボンディングパッド５との接合部（以下、リード接合部という）の強度および配線３Ｌのバンプランド部３Ｌ2 とはんだバンプ電極３Ｂとの接合部（以下、バンプ接合部という）の強度について検討した。
【００５６】
その結果、それぞれの接合部の強度がリード部３Ｌ1 およびバンプランド部３Ｌ2 に施された金（Ａｕ）メッキの厚さによって異なることを見出した。その結果を図５に示す。
【００５７】
図５は、本実施の形態１の半導体集積回路装置に対して、例えば１２５℃、４８時間程度の高温放置（エージング）試験を行った後のリード部接合部およびバンプ接合部の各々の接合強度劣化率を示したグラフである。
【００５８】
図５の横軸は配線３Ｌに被覆されたＡｕメッキ層の膜厚を示し、縦軸は接合強度の劣化率（図５の下方に行くほど接合劣化が少ない）を示している。
【００５９】
また、実線で描かれた曲線は、リード接合部の接合強度（以下、リード接合強度という）の劣化率を示し、破線で描かれた曲線は、バンプ接合部の接合強度（以下、バンプ接合強度という）の劣化率を示している。
【００６０】
リード接合強度の劣化率曲線（実線）では、リード部３Ｌ1 においてボンディングパッド５側の接合面（以下、パッド側接合面という）におけるＡｕメッキ層が厚くなるにつれて劣化率が低下している。すなわち、リード部３Ｌ1 のパッド側接合面においては、Ａｕメッキ層を厚くした方が良いことが判る。
【００６１】
ここで、このＡｕメッキ層が薄いとリード接合強度が高温放置時に低下する理由を説明する。
【００６２】
Ａｌ等からなるボンディングパッド５とリード部３Ｌ1 とを所定条件、例えば荷重３０〜６０ｇ、温度２００〜２３０℃、超音波0.１５〜0.３０Ｗにおいて接触させると、リード部３Ｌ1 の裏面におけるＡｕメッキ層のＡｕ原子が相互拡散することによって両者の接合がなされる。
【００６３】
この状態で、高温放置、例えば１２５℃、４８時間の処理を施すと、リード接合部の接合界面においてＡｕとＡｌとの金属間化合物が生成される。この金属間化合物の組成は、接合界面近傍のＡｕの量によってＡｕとＡｌとの構成比が異なる性質を有する。
【００６４】
すなわち、リード接合部の接合界面にＡｕが豊富にあると、機械的強度が大きいＡｕ5 Ａｌ2 合金が選択的に生成され、これに対し、Ａｕの量が少なくなるに従い、機械的強度がやや小さいＡｕ2 Ａｌ合金が生成され、さらにＡｕの量が少なくなると、機械的強度がさらに小さいＡｕＡｌ2 合金が選択的に生成されるようになる。
【００６５】
この結果、リード部３Ｌ1 のＡｕメッキ層が薄い程、高温放置時のリード接合強度が低下することになる。
【００６６】
また、Ａｕメッキ層は、リード接合時のボンディングツールによる衝撃を緩和する機能も有している。したがって、このＡｕメッキ層の厚さを薄くし過ぎると、ボンディングの衝撃が比較的硬いＮｉやＣｕ等を介してリード接合面に印加されるので、ボンディングパッド５の下の半導体チップ１の主面にダメージを与えてしまう。この場合、リード接合強度は著しく低下することになる。
【００６７】
一方、バンプ接合強度の劣化率曲線（破線）では、バンプランド部３Ｌ2 においてはんだバンプ電極３Ｂ側の接合面（以下、はんだボール側接合面という）におけるＡｕメッキ層が厚くなるにつれて劣化率が増加している。すなわち、はんだボール側接合面においては、Ａｕメッキ層を薄くした方が良いことが判る。
【００６８】
ここで、金メッキ層が厚いとバンプ接合強度が高温放置時に低下する理由を説明する。
【００６９】
バンプ接合時の高温条件、例えば最高（Ｍａｘ）２３５℃〜２００℃、４５秒以上の下で、金メッキ層を形成する接合界面のＡｕ原子は、例えばはんだバンプ電極３Ｂのはんだボールの６３％錫（Ｓｎ）−３７％鉛（Ｐｂ）中にほぼ均一に拡散される。
【００７０】
このはんだボール中に拡散したＡｕの濃度が所定の濃度を越えた状態で、高温放置、例えば１２５℃、４８時間の処理を施すと、一旦、はんだボール内に拡散されたＡｕ原子がはんだボールの接合界面に選択的に凝集して、はんだボール中のＳｎ原子と結合して主としてＡｕＳｎ4 化合物を析出する。
【００７１】
ここで析出されたＡｕＳｎ4 は、機械的に脆い性質を有するので、結果としてはんだボールの接合強度が低下することになる。さらには、はんだバンプ電極３Ｂの剥離も生じる場合もある。
【００７２】
これに対して、Ａｕメッキ層が薄く、はんだボール中に拡散したＡｕの濃度が所定濃度よりも小さい状態で、上記した高温放置処理を施した場合には、ＡｕとＳｎとが共存しても化合物を作らない性質を有するので、はんだボールの接合界面に機械的に脆い層が形成されるのを防ぐことができ、はんだバンプ電極３Ｂの接合強度の低下を招かない。
【００７３】
ここで、リード接合強度およびバンプ接合強度の双方の劣化率が、例えば３０％までとしたい場合は、リード接合部およびバンプ接合部の各々の接合面におけるＡｕメッキ層の厚さを、例えば次のように設定すると良いことが判る。
【００７４】
まず、リード接合部のパッド側接合面におけるＡｕメッキ層の厚さは、例えば0.８μｍ以上、好ましくは0.８μｍ〜3.０μｍ程度が実用的に適している。ここで、Ａｕメッキ層の厚さを好ましくは0.８μｍ〜3.０μｍとしているのは、例えば次の理由からである。
【００７５】
すなわち、Ａｕメッキ層の厚さを0.８μｍより薄くすると、図５から判るように接合強度の劣化率が３０％を越えてしまうからである。また、Ａｕメッキ層の厚さを0.８μｍより薄くすると、後述するリード接合時にボンディングツールによる押しつけ力等によってボンディングパッド５やその下層の半導体チップ１に損傷を与え場合もあるからである。
【００７６】
また、Ａｕメッキの厚さを3.０μｍより厚くすると、接合強度の面からは好ましいが、高価なＡｕを過剰に使用することになり製造コストの面から不適となってしまうからである。
【００７７】
一方、バンプ接合部のはんだボール側接合面におけるＡｕメッキ層の厚さは、例えば0.５μｍ以下、好ましくは0.０５μｍ〜0.５μｍ程度が実用的に適している。ここで、Ａｕメッキ層の厚さを好ましくは0.０５μｍ〜0.５μｍとしているのは、例えば次の理由からである。
【００７８】
すなわち、このＡｕメッキ層の厚さの下限を零（０）としていないのは、ここに全くＡｕメッキが施されていないと、酸化し易い、腐食し易い、また、はんだバンプ電極３Ｂのはんだの濡れ性が低下してしまう等の不具合が生じることを考慮したためである。また、このＡｕメッキ層の厚さが0.５μｍより厚いと接合強度の劣化率が３０％を越えてしまうからである。
【００７９】
このように設定することにより、リード接合部およびバンプ接合部の両方において接合強度劣化率を３０％より低く抑えることができるので、信頼性の高い半導体集積回路装置を提供することが可能となる。
【００８０】
また、リード接合部およびバンプ接合部の各々に必要最小限のＡｕメッキ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となっている。
【００８１】
ただし、ここで説明したＡｕメッキ層の厚さは、リード接合部およびバンプ接合部の双方の接合強度劣化率が３０％を越えないことが要求される製品についてであって、これに限定されるものではなく、要求される接合強度の劣化率が変わればＡｕメッキ層の厚さの範囲も種々変更可能である。
【００８２】
例えば製品によってはバンプランド部３Ｌ2 の接合面積が大きい等の理由からバンプ接合部側の接合強度を、接合面積の小さいリード接合部ほど必要としない場合もある。
【００８３】
この場合、リード接合部では接合強度の劣化率が３０％を越えないようにし、バンプ接合部では接合強度の劣化率が３５％を越えないようにすることもある。この場合には、リード接合部のパッド側接合面におけるＡｕメッキ層の厚さは、例えば0.８μｍ程度以上とし、バンプ接合におけるはんだボール側接合面におけるＡｕメッキ層の厚さは、例えば0.７μｍ程度以下とする。
【００８４】
また、リード接合部およびバンプ接合部の必要とする接合強度劣化率が５０％以下の場合においては、パッド側接合面およびバンプ側接合面のＡｕメッキ層を、例えば0.６μｍ〜1.０μｍの範囲で共有した厚さに設定しても良い。すなわち、この場合はパッド側接合面とバンプ側接合面とのＡｕメッキ層の厚さを同厚とする場合もあるし、変える場合もある。ただし、この場合は、パッド側接合面のＡｕメッキ層の厚さとバンプ側接合面のＡｕメッキ層の厚さとが等しい場合でも、必要な接合強度が、片方の接合部だけでなく、リード接合部およびバンプ接合部の両方の接合部において充分に得ることが可能となる。
【００８５】
次に、フレキシブル配線基板３の配線３Ｌに施されるメッキ構造の具体例を図６〜図１５によって説明する。ここでは、リード接合部およびバンプ接合部の両方の接合強度の劣化率が３０％を越えないようにＡｕメッキ層の厚さを設定した場合について説明する。
【００８６】
なお、図６〜図１５において符号の３Ｌｂは配線３Ｌの上記芯材部を示している。また、図７、図９、図１１、図１３、図１５は配線３Ｌのパッド側接合面およびはんだボール側接合面の双方のメッキ層の状態を１つにまとめて模式的に示した図である。
【００８７】
第１は、図６および図７に示すように、リード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール側接合面にＡｕメッキ層３ＬｍA1, ３ＬｍA2のみを形成した場合の例である。
【００８８】
リード部３Ｌ1 のパッド側接合面（リード部３Ｌ1 の裏面とする）の芯材部３Ｌｂには、上記した理由から厚さ0.８μｍ〜3.０μｍの金メッキ層（第１の金層）３ＬｍA1が被覆されている。本実施の形態１では、Ａｕメッキ層３ＬｍA1の厚さは、例えば1.５μｍ程度に設定されている。
【００８９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、上記した理由から厚さ0.５μｍ以下の金メッキ層（第２の金層）３ＬｍA2が被覆されている。本実施の形態１では、このＡｕメッキ層３ＬｍA2の厚さは、例えば厚さ0.３μｍ程度に設定されている。
【００９０】
第２は、図８および図９に示すように、リード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール側接合面にニッケル（Ｎｉ）メッキ層（バリア金属層）３ＬｍN1, ３ＬｍN2を介してＡｕメッキ層３ＬｍA1, ３ＬｍA2を形成した場合の例である。
【００９１】
Ｎｉメッキ層を設けた理由は、半導体集積回路装置の所定の熱処理の際に、配線３Ｌの芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散してしまいリード接合部およびバンプ接合部の接合強度を劣化させてしまうのを抑制するためである。
【００９２】
リード部３Ｌ1 のパッド側接合面の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。この金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【００９３】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN2を介してＡｕメッキ層３ＬｍA2が被覆されている。この金メッキ層３ＬｍA2の厚さは、上記理由から厚さ0.５μｍ以下、本実施の形態１では、例えば0.３μｍ程度に設定されている。
【００９４】
Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【００９５】
また、リード接合部のパッド側接合面（裏面）のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【００９６】
第３は、図１０および図１１に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にはＮｉメッキ層３ＬｍN2のみを設けた場合の例である。
【００９７】
バンプランド部３Ｌ2 のはんだボール側接合面にＮｉメッキ層３ＬｍN2を設けた理由は、バンプランド３Ｌ2 のはんだボール側接合面にＡｕメッキ層を設けないでＣｕからなる芯材部３Ｌｂを露出させたままだと、酸化し易い、腐食し易い、はんだの濡れ性が低下する等の不具合が生じるので、それを防ぐためである。
【００９８】
リード部３Ｌ1 のパッド側接合面（裏面）の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【００９９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面（主面）の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN2のみが被覆されている。
【０１００】
このＮｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【０１０１】
また、この場合もリード接合部のパッド側接合面のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【０１０２】
第４は、図１２および図１３に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にパラジウム（Ｐｄ）メッキ層３ＬｍP1を設けた場合の例である。
【０１０３】
バンプランド部３Ｌ2 の上面にＰｄメッキ層を設けた理由は、バンプランド３Ｌ2 の上面にＡｕメッキ層を設けないでＣｕからなる芯材部３Ｌｂを露出させたままだと、酸化し易い、腐食し易い、はんだの濡れ性が低下する等の不具合が生じるので、それを防ぐためである。
【０１０４】
リード部３Ｌ1 のパッド側接合面（裏面）側の芯材部３ＬｂにはＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【０１０５】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、Ｐｄメッキ層３ＬｍP1が被覆されている。Ｐｄメッキ層３ＬｍP1の厚さは、例えば0.０５μｍ〜1.０μｍ程度、好ましくは0.１μｍ〜0.２μｍ程度に設定されている。
【０１０６】
第５は、図１４および図１５に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にＮｉメッキ層３ＬｍN2を介してＰｄメッキ層３ＬｍP1を設けた場合の例である。
【０１０７】
Ｎｉメッキ層を設けた理由は、半導体集積回路装置の所定の熱処理の際に、配線３Ｌの芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1およびＰｄメッキ層３ＬｍP1に拡散してしまいリード接合部およびバンプ接合部の接合強度を劣化させてしまうのを抑制するためである。
【０１０８】
リード部３Ｌ1 のパッド側接合面（裏面）の芯材部３ＬｂにはＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【０１０９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３ＬｂにはＮｉメッキ層３ＬｍN2を介してＰｄメッキ層３ＬｍP1が被覆されている。
【０１１０】
Ｐｄメッキ層３ＬｍP2の厚さは、例えば0.０５μｍ〜1.０μｍ程度、好ましくは、例えば0.１μｍ〜0.２μｍ程度に設定されている。Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【０１１１】
また、この場合もリード接合部のパッド側接合面のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【０１１２】
次に、上記のようなＡｕメッキ層の形成方法の一例を図１６によって説明する。
【０１１３】
まず、図１６に示すように、配線３Ｌがパターン形成された帯状のテープ３Ｔにおいてバンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを密着させて被せる。
【０１１４】
すなわち、フレキシブル配線基板３の配線３Ｌにおいてバンプランド部３Ｌ2 およびリード部３Ｌ1 の非接合面側は遮蔽板Ｍで覆われ、フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面は遮蔽板Ｍから露出した状態となる。
【０１１５】
この状態で、フレキシブル配線３をメッキ浴に投入する。メッキ方法は、例えば電解メッキでも無電解メッキでも良い。すると、メッキ液は、遮蔽板Ｍで覆われたバンプランド部３Ｌ2 にはあまり接触されないのに対し、遮蔽板Ｍから露出しているリード部３Ｌ1 のはんだボール側接合面には効率的に接触するので、リード部３Ｌ1 のリード接合面に所望の厚さのＡｕメッキ層を形成することができる。
【０１１６】
その後、遮蔽板Ｍを取り外し、同様にしてＡｕメッキ処理をフレキシブル配線基板３に対して施す。ただし、このメッキ処理に際しては、フレキシブル配線基板３のバンプランド部３Ｌ2 に要求される厚さ分だけＡｕメッキ層が被着されるようにする。
【０１１７】
このようにＡｕメッキ処理を２回に分けて行うことにより、リード部３Ｌ1 のパッド側接合面には厚く、バンプランド部３Ｌ2 のはんだボール側接合面には薄い、各々に適した厚さのＡｕメッキ層を形成することが可能となっている。
【０１１８】
ただし、Ａｕメッキ層の形成方法は、これに限定されるものではなく種々変更可能であり、例えばはじめに配線３Ｌのリード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール接合面に薄いＡｕメッキ層を形成した後、バンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを取り付けてリード部３Ｌ1 のパッド側接合面に厚いＡｕメッキ層を形成するようにしても良い。
【０１１９】
次に、本実施の形態１の半導体集積回路装置の組立方法を図１７の工程に沿って図１〜図２２を用いて説明する。
【０１２０】
まず、フレキシブル配線基板３上にエラストマ２を印刷法等によって形成する（工程１０１）。
【０１２１】
この段階のフレキシブル配線基板３上には既に配線３Ｌが形成されており、そのリード部３Ｌ1 およびバンプランド部３Ｌ2 には上記したようなメッキ処理が施されている。
【０１２２】
ただし、この段階ではリード部３Ｌ1 は断面略Ｓ字状に成形されておらず、平坦状となっている。また、テープ３Ｔは複数のパッケージ形成領域が一体的になっており帯状となっている。
【０１２３】
なお、フレキシブル配線基板３は、例えば次のようにして形成されている。まず、例えばポリイミド樹脂等からなる帯状のテープの一方の全面に、例えば接着材６ｂを介してＣｕ箔を接着する。このＣｕ箔は、圧延Ｃｕ箔でも良いし、電解Ｃｕ箔でも良い。続いて、そのＣｕ箔をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより配線３Ｌをパターン形成する。その後、テープ３Ｔに開口部等を形成した後、配線３Ｌの露出面に上記したようなメッキ処理を施し、フレキシブル配線基板３を形成する。
【０１２４】
また、エラストマ２を形成するための印刷法は、例えば次のようにする。まず、図１８に示すようなメタルマスク８ｍを用意する。メタルマスク８ｍには、互いに平行に配置された長方形状の２つの開口部８ｍ1 が所定の距離を隔てて穿孔されている。この開口部８ｍ1 は、エラストマ２が形成される印刷エリアである。
【０１２５】
続いて、図１９に示すように、メタルマスク８ｍをフレキシブル配線基板３のエラストマ形成面側に位置合わせした状態で配置した後、そのメタルマスク８ｍ上に供給されたシリコーン樹脂等のようなエラストマ形成材料２Ａを、スキージ９で図１９の印刷方向に引き伸ばし、その途中でメタルマスク８ｍの開口部８ｍ1 を通じて流し込む。
【０１２６】
その後、メタルマスク８ｍを持ち上げる。これにより、メタルマスク８ｍの開口部８ｍ1 の形状に成形されたエラストマ２をフレキシブル配線基板３上に印刷する。
【０１２７】
ただし、エラストマ２の形成方法は、印刷法に限定されるものではなく種々変更可能であり、例えばテープ状のエラストマ形成体を所望するエラストマ２の形状および大きさに切断し、それをフレキシブル配線基板３に接着材で接着しても良い。
【０１２８】
このようにしてエラストマ２を形成した後、エラストマ２の上面に、例えばシリコーン系の材料からなる接着材６ａを印刷法により塗布し（工程１０２）、その接着材６ａを介して半導体チップ１をエラストマ２に接着する（工程１０３）。
【０１２９】
この工程では、例えば次のようにする。まず、半導体チップ１の主面、すなわち、ボンディングパッド５が形成された面を、エラストマ２の接着材６ａが塗布された面に対向させる。
【０１３０】
続いて、半導体チップ１の主面上のボンディングパッド５と、フレキシブル配線基板３上のリード部３Ｌ1 との相対位置が一致するように、半導体チップ１とフレキシブル配線基板３との平面的な位置合わせを行う。
【０１３１】
その後、そのような位置合わせ状態を確保したまま、半導体チップ１の主面をエラストマ２の接着材塗布面に接触させることにより、半導体チップ１を接着材６ａによってエラストマ２に接着する。
【０１３２】
このように半導体チップ１をエラストマ２に接着した後、フレキシブル配線基板３のリード部３Ｌ1 と半導体チップ１のボンディングパッド５とをシングルボンディング法等によって接合する（工程１０４）。
【０１３３】
この工程では、例えば次のようにする。まず、半導体チップ１の主面をボンディングツール１０側に向けた状態とした後、図２０に示すように、ボンディングツール１０をリード部３Ｌ1 の先端上方に配置する。
【０１３４】
続いて、そのボンディングツール１０を半導体チップ１の主面側（図２０の下方向）に垂直に打ち下ろすことにより、リード部３Ｌ1 を図２１に示すように撓ませる。
【０１３５】
さらに、図２２に示すように、そのボンディングツール１０を、リード部３Ｌ1 の先端部がボンディングパッド５の上方に位置する程度までエラストマ２の側面側（図の左方向）に水平に移動させ、リード部３Ｌ1 をさらに撓ませた後、半導体チップ１の主面側に下降させ、リード部３Ｌ1 の先端とボンディングパッド５とを超音波熱圧着法等によって接合する。
【０１３６】
このようにしてフレキシブル配線基板３のリード部３Ｌ1 と半導体チップ１のボンディングパッド５とを接合した後、テープ３Ｔの開口部３Ｔ1 から露出する溝、すなわち、互いに対向するエラストマ２の側面と半導体チップ１の主面とで形成される溝内に封止樹脂７ｂをディスペンサ方式によって流し込む（工程１０５）。
【０１３７】
これにより、リード部３Ｌ1 、半導体チップ１の主面およびボンディングパッド５を被覆し、半導体集積回路装置の信頼性を向上させる。
【０１３８】
次いで、このような封止工程の後、この段階のフレキシブル配線基板３を構成する帯状のテープ３Ｔを、半導体チップ１の外周よりもやや外側の位置で切断することにより、ＣＳＰ形の半導体集積回路装置のパッケージ外形を形成する（工程１０６）。
【０１３９】
この段階で、半導体チップ１の側面およびエラストマ２の側面等を封止樹脂７ａで被覆しても良い。これにより、半導体集積回路装置の信頼性をさらに向上させることが可能となる。
【０１４０】
なお、配線基板３のバンプランド部３Ｌ2 に、はんだバンプ電極を設けないで、バンプランド部３Ｌ2 を露出させたままとする、いわゆるランドグリッドアレイ形の半導体集積回路装置の場合には、この段階で良否試験を行い組立工程を終了する。
【０１４１】
続いて、上記したテープ切断工程の後、例えばＰｂ−Ｓｎ合金等からなるはんだボールをフレキシブル配線基板３のバンプランド部３Ｌ2 に接合することにより、はんだバンプ電極３Ｂを形成する（工程１０７）。
【０１４２】
その後、このＣＳＰ形の半導体集積回路装置に対して所定の検査を行うことにより良否を判定する（工程１０８）。このようにして、ＣＳＰ形の半導体集積回路装置の組立工程を終了する。
【０１４３】
次に、本実施の形態１のＣＳＰ形の半導体集積回路装置をメモリカードに適用した場合を図２３および図２４に示す。
【０１４４】
メモリカード１１を構成するプリント配線基板１２上には、本実施の形態で説明した複数のＣＳＰ形の半導体集積回路装置１３と、例えば１つのＱＦＰ（Quad Flat Package ）形の半導体集積回路装置１４とが実装されている。
【０１４５】
各ＣＳＰ形の半導体集積回路装置１３には、例えばＤＲＡＭ、ＳＲＡＭ、マスクＲＯＭ（Read Only Memory）またはＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等のような記憶回路が形成されている。このＣＳＰ形の半導体集積回路装置１３のはんだバンプ電極３Ｂはプリント配線基板１２のランドと電気的に接続されている。
【０１４６】
なお、上記したいわゆるランドグリッドアレイ形の半導体集積回路装置の場合は、プリント配線基板１２のランド側に、はんだバンプ電極３Ｂ形成用のはんだボールを被着しておいても良い。
【０１４７】
また、ＱＦＰ形の半導体集積回路装置１４には、例えば各ＣＳＰ形の半導体集積回路装置の動作およびメモリカード１１の記憶回路全体の動作を制御するコントロール回路が形成されている。このＱＦＰ形の半導体集積回路装置１４のリード部１４ａはプリント配線基板１２のランドと電気的に接続されている。なお、コントロール回路は、メモリカード１１を装着する情報処理装置側に設けても良い。
【０１４８】
各ＣＳＰ形の半導体集積回路装置１３とＱＦＰ形の半導体集積回路装置１４とは、プリント配線基板に形成された上記ランドおよび配線を通じて電気的に接続されており、これによりメモリカード内に所定構成の記憶回路が形成されている。
【０１４９】
また、プリント配線基板１２の配線は、プリント配線基板１２の一短辺側に所定の間隔で規則的に配置された複数の端子１５と電気的に接続されている。この端子１５は、メモリカード１１の所定構成の記憶回路と、メモリカード１１を装着する情報処理装置のインターフェイス回路とを電気的に接続するための接続用の端子である。
【０１５０】
このメモリカード１１においては、メモリとして本実施の形態１のようなＣＳＰ形の半導体集積回路装置１３を用いているので、小形、軽量および薄形にすることができるとともに、メモリ容量の増大を推進することが可能となっている。
【０１５１】
このように本実施の形態１によれば、以下の効果を得ることが可能となる。
【０１５２】
(1).フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面におけるＡｕメッキ層の厚さと、バンプランド部３Ｌ2 のはんだボール側接合面におけるＡｕメッキ層の厚さとを変えたことにより、エージング検査等による高温放置後においても、パッド側接合面およびはんだボール側接合面の両方において、充分な接合強度を得ることが可能となる。
【０１５３】
(2).リード接合部およびバンプ接合部の各々に、各々の接合強度を下げることなく、必要最小限のＡｕメッキ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となる。
【０１５４】
(3).リード部３Ｌ1 のパッド側接合面において芯材部３ＬｂとＡｕメッキ層３ＬｍA1との間およびバンプランド部３Ｌ2 のはんだボール側接合面において芯材部３ＬｂとＡｕメッキ層３ＬｍA2との間に、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2を設けたことにより、半導体集積回路装置の製造工程や実装工程等の熱処理に際して芯材部３ＬｂのＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを抑制することができるので、その各々の接合部の接合上の信頼性を向上させることが可能となる。
【０１５５】
(4).上記(1) 〜(3) により、信頼性の高い半導体集積回路装置を低コストで製造することが可能となる。
【０１５６】
（実施の形態２）
図２５は本発明の他の実施の形態である半導体集積回路装置の平面図、図２６は図２５のXXVI−XXVI線の断面図、図２７は図２５の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【０１５７】
本実施の形態２の半導体集積回路装置においては、図２５および図２６に示すように、フレキシブル配線基板３の配線３Ｌの形成されていないテープ３Ｔ面をエラストマ２に接触させるとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造を有している。これ以外は、前記実施の形態１と同じ構造になっている。
【０１５８】
この感光性絶縁膜１６は、例えばエポキシ、ポリスチロール、ポリイミド等を含む材料からなり、耐熱性があり、はんだに濡れない性質を有し、また、湿気や汚染による配線基板表面の劣化を防ぎ、さらに、フラックスや洗浄液にさらされることに耐え得る性質をもつものが好ましい。なお、この感光性絶縁膜１６には、例えば電子線等のような放射線の照射によって化学的、物理的性質が変化する高分子材料も含むとする。
【０１５９】
フレキシブル配線基板３の配線形成面側にエラストマ２を形成する構造の場合、その配線形成面上にエラストマ２を形成する際に、配線３Ｌと配線３Ｌとの間の隙間等にボイドが形成されてしまう場合がある。
【０１６０】
しかし、このボイドは、この半導体集積回路装置の製造工程や実装工程等における熱処理に際して膨張してしまい、フレキシブル配線基板３の変形、剥離あるいは破壊の原因となる場合がある。
【０１６１】
そこで、本実施の形態２においては、平坦なテープ３Ｔ上にエラストマ２を形成することにより、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時や実装時等の熱処理時におけるＣＳＰ形の半導体集積回路装置の信頼性を向上させることが可能となっている。
【０１６２】
また、テープ３Ｔに穿孔された開口部３Ｔ2 （図１、図２参照）を通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接続する構造の場合、その開口部３Ｔ2 をパンチ等のような機械的な加工方法で形成するので、開口径の下限に限界がありはんだバンプ電極３Ｂの寸法縮小を阻害するとともに、はんだバンプ電極３Ｂが微細になるにつれて開口部３Ｔ2 のアスペクト比（開口深さと開口径との比）が大きくなり、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も低下するおそれがある。
【０１６３】
そこで、本実施の形態２においては、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０１６４】
この場合、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 とを接続する開口部１６ａを微細加工が可能なフォトリソグラフィ技術によって形成するので、テープ３Ｔに形成する開口部３Ｔ2 （図１、図２参照）よりも小さな開口部１６ａを形成することが可能となっている。
【０１６５】
また、感光性絶縁膜１６はテープ３Ｔよりも薄く形成することができるので、開口部１６ａのアスペクト比の増大を防ぐことができ、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も向上させることが可能となっている。
【０１６６】
このような構造の半導体集積回路装置において、フレキシブル配線基板３の配線３Ｌに施すメッキ処理方法は、基本的に前記実施の形態１で述べたものと同じである。
【０１６７】
すなわち、図２７に示すように、配線３Ｌがパターン形成された帯状のテープ３Ｔの配線形成面上に感光性絶縁膜１６を塗布し、開口部１６ａをフォトリソグラフィ技術によって形成し、さらに硬化する。
【０１６８】
続いて、配線３Ｌがパターン形成された帯状のテープ３Ｔにおいてバンプランド部３Ｌ2 の露出面側に感光性絶縁膜１６を解して遮蔽板Ｍを密着させて被せる。
【０１６９】
すなわち、フレキシブル配線基板３の配線３Ｌにおいてバンプランド部３Ｌ2 およびリード部３Ｌ1 の非接合面側は遮蔽板Ｍで覆われ、フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面は遮蔽板Ｍから露出した状態となる。
【０１７０】
この状態で、フレキシブル配線３をメッキ浴に投入する。メッキ方法は、例えば電解メッキでも無電解メッキでも良い。すると、メッキ液は、遮蔽板Ｍで覆われたバンプランド部３Ｌ2 にはあまり接触されないのに対し、遮蔽板Ｍから露出しているリード部３Ｌ1 のはんだボール側接合面には効率的に接触するので、リード部３Ｌ1 のリード接合面に所望の厚さのＡｕメッキ層を形成することができる。
【０１７１】
その後、遮蔽板Ｍを取り外し、同様にしてＡｕメッキ処理をフレキシブル配線基板３に対して施す。ただし、このメッキ処理に際しては、フレキシブル配線基板３のバンプランド部３Ｌ2 に要求される厚さ分だけＡｕメッキ層が被着されるようにする。
【０１７２】
このようにＡｕメッキ処理を２回に分けて行うことにより、リード部３Ｌ1 のパッド側接合面には厚く、バンプランド部３Ｌ2 のはんだボール側接合面には薄い、各々に適した厚さのＡｕメッキ層を形成することが可能となっている。
【０１７３】
ただし、Ａｕメッキ層の形成方法は、これに限定されるものではなく種々変更可能であり、例えばはじめに配線３Ｌのリード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール接合面に薄いＡｕメッキ層を形成した後、バンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを取り付けてリード部３Ｌ1 のパッド側接合面に厚いＡｕメッキ層を形成するようにしても良い。
【０１７４】
このように、本実施の形態２によれば、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となっている。
【０１７５】
(1).平坦なテープ３Ｔ上にエラストマ２を形成することにより、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時および実装時における半導体集積回路装置の破壊等を防止することが可能となる。
【０１７６】
(2).フレキシブル配線基板３上の配線３Ｌを感光性絶縁膜１６によって被覆したことにより、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 とを接続する開口部１６ａを微細加工が可能なフォトリソグラフィ技術によって形成することができるので、その開口部１６ａをテープ３Ｔの開口部よりも小さくすることが可能となる。したがって、はんだバンプ電極３Ｂの寸法縮小を推進することが可能となる。
【０１７７】
(3).フレキシブル配線基板３上の配線３Ｌをテープ３Ｔよりも薄く形成することが可能な感光性絶縁膜１６によって被覆したことにより、開口部１６ａのアスペクト比の増大を防ぐことができ、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も向上させることが可能となる。
【０１７８】
(4).上記(1) 〜(3) により、ＣＳＰ形の半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。
【０１７９】
（実施の形態３）
図２８は本発明の他の実施の形態である半導体集積回路装置の平面図、図２９は図２８のXXIX−XXIX線の断面図である。
【０１８０】
本実施の形態３の半導体集積回路装置においては、図２８および図２９に示すように、半導体チップ１の主面の外周近傍に複数のボンディングパッド５が配置されている。半導体チップ１の主面上には、半導体チップ１の外形よりも小さい外形のフレキシブル配線基板３が、平面長方形状のエラストマ２を介して接合されている。
【０１８１】
フレキシブル配線基板３の外周からは半導体チップ１の外周方向に延びる複数のリード部３Ｌ1 が突出されており、そのリード部３Ｌ1 の先端部が半導体チップ１の主面上のボンディングパッド５と電気的に接続されている。
【０１８２】
また、フレキシブル配線基板３の主面上には、複数のはんだバンプ電極３Ｂが所定の距離を隔てて規則的に配置されている。各はんだバンプ電極３Ｂは、テープ３Ｔに穿孔された開口部３Ｔ1 を通じてフレキシブル配線基板３のバンプランド部３Ｌ2 と電気的に接続されている。
【０１８３】
また、エラストマ２およびフレキシブル配線基板３の外周側面には、封止樹脂７ａが被覆されており、これにより、半導体チップ１の主面、ボンディングパッド５およびリード部３Ｌ1 が被覆されている。
【０１８４】
このような構成以外は前記実施の形態１と同じである。したがって、本実施の形態３によれば、前記実施の形態１で得られた効果と同様の効果を得ることが可能となっている。
【０１８５】
（実施の形態４）
図３０は本発明の他の実施の形態である半導体集積回路装置の平面図、図３１は図３０のXXXI−XXXI線の断面図である。
【０１８６】
本実施の形態４の半導体集積回路装置は、図３０および図３１に示すように、基本的には前記実施の形態３で説明した構造と同じである。異なるのは、フレキシブル配線基板３の配線３Ｌの形成されていない面がエラストマ２と接触するようになっているとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造となっていることである。
【０１８７】
すなわち、本実施の形態４においては、前記実施の形態２と同様に、フレキシブル配線基板３の平坦なテープ３Ｔ上にエラストマ２を形成する構造となっている。
【０１８８】
また、本実施の形態４においては、前記実施の形態２と同様に、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０１８９】
したがって、本実施の形態４においては、前記実施の形態３で得られた効果の他に、前記実施の形態２で得られた効果を得ることが可能となっている。
【０１９０】
（実施の形態５）
図３２は本発明の他の実施の形態である半導体集積回路装置の平面図、図３３は図３２のXXXIII−XXXIII線の断面図である。
【０１９１】
本実施の形態５の半導体集積回路装置は、図３２および図３３に示すように、保護部材１７を有している。保護部材１７は、例えばＣｕ等のような熱伝導率の高い金属からなり、その一方の面における中央には、断面凹状の窪みが形成されており、その窪み内に半導体チップ１がその主面を図３３の下方に向けた状態で収められている。
【０１９２】
この半導体チップ１の裏面は接着材６ｃを介して保護部材１７の窪みの底面に接合されている。半導体チップ１の四側面は、その四側面を取り囲むように延在する保護部材１７の外周の脚部１７ａによって囲まれている。
【０１９３】
したがって、半導体チップ１の動作時に生じた熱を、半導体チップ１の裏面および側面から保護部材１７を通じて放散することも可能な構造となっている。
【０１９４】
半導体チップ１の主面は、保護部材１７からは露出されており、その主面高さが、保護部材１７の外周における脚部１７ａの上面高さとほぼ一致する程度に設定されている。この半導体チップ１の主面の外周近傍には、その外周に沿って複数のボンディングパッド５が配置されている。
【０１９５】
半導体チップ１の主面上には、ボンディングパッド形成領域が露出するように形成された平面四角形状のエラストマ２ａが接着材６ａを介して接着されている。
【０１９６】
また、保護部材１７の脚部１７ａ上には、その脚部１７ａ上面の形状に沿って形成された平面枠状のエラストマ２ｂが接着材６ｄを介して接着されている。なお、エラストマ２ａ, ２ｂは、例えば同時に形成されており、その上面の高さもほぼ同一となるように形成されている。
【０１９７】
このようなエラストマ２ａ, ２ｂ上には、フレキシブル配線基板３がそのテープ３Ｔ上に形成された配線３Ｌの形成面をエラストマ２ａ, ２ｂ側に向けた状態で接合されている。
【０１９８】
このフレキシブル配線基板３において半導体チップ１の四辺の位置には、半導体チップ１の外周のボンディングパッド５が露出するような比較的幅広の４つの開口部３Ｔ1 が形成されている。
【０１９９】
すなわち、フレキシブル配線基板３は、半導体チップ１の主面上に配置された矩形状部と、保護部材１７の脚部１７ａ上に配置された枠状部とで構成されており、その矩形状部が、その四隅から枠状部の内周の四隅に延びるテープ３Ｔによって繋がり支持される構造となっている。
【０２００】
フレキシブル配線基板３の矩形状部の外周からは配線３Ｌのリード部３Ｌ1 が突出されている。このリード部３Ｌ1 は、例えば断面略Ｓ字状に撓んだ状態で半導体チップ１の主面外周のボンディングパッド５と電気的に接続されている。
【０２０１】
また、フレキシブル配線基板３の矩形状部における配線３Ｌのバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。このフレキシブル配線基板３の矩形状部の主面上においては、はんだバンプ電極３Ｂが所定の距離を隔てて規則的に配置されている。
【０２０２】
一方、フレキシブル配線基板３の枠状部の内周からも配線３Ｌのリード部３Ｌ1 が突出されている。このリード部３Ｌ1 は、例えば断面略Ｓ字状に撓んだ状態で半導体チップ１の主面外周のボンディングパッド５と電気的に接続されている。このリード部３Ｌ1 のメッキ構造も前記実施の形態１と同じなので説明を省略する。
【０２０３】
また、フレキシブル配線基板３の枠状部における配線３Ｌのバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。バンプランド部３Ｌ2 のメッキ構造も前記実施の形態１と同じなので説明を省略する。
【０２０４】
このフレキシブル配線基板３の枠状部の主面上においては、はんだバンプ電極３Ｂが枠状部の外周に沿って規則的に配置されている。すなわち、半導体チップ１の外周よりも外側に配置されたフレキシブル配線基板３における枠状部の主面上にもはんだバンプ電極３Ｂが配置されている。
【０２０５】
これにより、フレキシブル配線基板３の矩形状部だけにはんだバンプ電極３Ｂを設けた場合に比べて配置可能なはんだバンプ電極３Ｂの数を増やすことができるので、この半導体集積回路装置の多ピン要求に対応することが可能な構造となっている。
【０２０６】
フレキシブル配線基板３の開口部３Ｔ1 から露出する溝部分には、封止樹脂７ｃが充填されている。これにより、半導体チップ１の主面、ボンディングパッド５およびリード部３Ｌ1 が被覆され、半導体集積回路装置の信頼性を向上させることが可能な構造となっている。
【０２０７】
このように、本実施の形態５によれば、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となっている。
【０２０８】
(1).半導体チップ１の外周の外側に配置されたフレキシブル配線基板３の枠状部上にもはんだバンプ電極３Ｂを配置することができるので、半導体集積回路装置の多ピン要求に対応することが可能となる。
【０２０９】
(2).半導体チップ１の外周に保護部材１７を設けたことにより、外部からの衝撃に強く、搬送性を向上させることが可能となる。
【０２１０】
(3).半導体チップ１の裏面を保護部材１７に接合し、半導体チップ１の側面を保護部材１７で取り囲む構造としたことにより、半導体チップ１の裏面および側面からも熱を逃がすことができるので、半導体集積回路装置の放熱性能を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性および寿命を向上させることが可能となる。
【０２１１】
（実施の形態６）
図３４は本発明の他の実施の形態である半導体集積回路装置の平面図、図３５は図３４のXXXV−XXXV線の断面図である。
【０２１２】
本実施の形態６の半導体集積回路装置は、図３４および図３５に示すように、基本的には前記実施の形態５で説明した構造と同じである。異なるのは、フレキシブル配線基板３の配線３Ｌの形成されていない面がエラストマ２と接触するようになっているとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造となっていることである。
【０２１３】
すなわち、本実施の形態６においては、前記実施の形態２と同様に、フレキシブル配線基板３の平坦なテープ３Ｔ上にエラストマ２を形成する構造となっている。
【０２１４】
また、本実施の形態６においては、前記実施の形態２と同様に、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０２１５】
したがって、本実施の形態６においては、前記実施の形態５で得られた効果の他に、前記実施の形態２で得られた効果を得ることが可能となる。
【０２１６】
（実施の形態７）
図３６は本発明の他の実施の形態である半導体集積回路装置の要部平面図、図３７は図３６のXXXVII−XXXVII線の断面図である。
【０２１７】
本実施の形態７においては、図３６および図３７に示すように、フレキシブル配線基板３の中央に、そのテープ３Ｔの上下面を貫通する開口部３Ｔ1 が穿孔されているとともに、その開口部３Ｔ1 に半導体チップ１がその主面を露出させた状態で収まりよく配置されている。この半導体チップ１は、その主面がテープ３Ｔの平坦面（非配線形成面）と対向する方向をむくように配置されている。
【０２１８】
このフレキシブル配線基板３のテープ３Ｔの裏面における外周近傍には、テープ３Ｔの外周に沿って延在する保護枠体１８ａが接着材６ｅを介して接着されている。これにより、フレキシブル配線基板３の変形等が防止されている。
【０２１９】
また、フレキシブル配線基板３のテープ３Ｔの主面には配線３Ｌが接着材６ｂによって接着されている。また、テープ３Ｔの主面には、例えばソルダーレジスト等のような感光性絶縁膜１６が堆積されており、これによって配線３Ｌが被覆されている。
【０２２０】
この配線３Ｌのリード部３Ｌ1 はフレキシブル配線基板３の内周から突出され、例えば断面略Ｓ字状に成形されて半導体チップ１の外周近傍のボンディングパッド５と電気的に接続されている。このリード部３Ｌ1 にも前記実施の形態１と同様なメッキ処理が施されている。
【０２２１】
また、配線３Ｌのバンプランド部３Ｌ2 は感光性絶縁膜１６に穿孔された微細な開口部１６ａを通じてはんだバンプ電極３Ｂと電気的に接続されている。このバンプランド部３Ｌ2 のバンプ接合面にも前記実施の形態１と同様なメッキ処理が施されている。はんだバンプ電極３Ｂは、フレキシブル配線基板３の主面上にその外周に沿って規則的に配置されている。
【０２２２】
フレキシブル配線基板３の開口部３Ｔには封止樹脂７ｄが充填されている。これにより、半導体チップ１は比較的しっかり固定される構造となっている。また、半導体チップ１の主面、側面、ボンディングパッド５およびリード部３Ｌ1 が被覆されており、半導体集積回路装置の信頼性を向上させることが可能な構造となっている。なお、図３６では図面を見易くするため封止樹脂７ｄを図示していない。
【０２２３】
このように本実施の形態７によれば、前記実施の形態１, ２で得られた効果と同様の効果を得ることが可能となる。
【０２２４】
（実施の形態８）
図３８は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２２５】
本実施の形態８の半導体集積回路装置は、図３８に示すように、基本的には前記実施の形態７で説明した構造とほぼ同じである。平面図は、前記実施の形態７で用いた図３６と同じである。
【０２２６】
異なるのは、半導体チップ１の主面の高さと、フレキシブル配線基板３の配線３Ｌの形成面の高さとがほぼ同一に設定されており、配線３Ｌのリード部３Ｌ1 が平坦な状態で半導体チップ１の主面上のボンディングパッド５と電気的に接続されていることである。
【０２２７】
すなわち、リード部３Ｌ1 に撓みが形成されていない。ただし、リード部３Ｌ1 のリード接合面およびバンプランド部３Ｌ2 のバンプ接合面には前記実施の形態１で説明したのと同様のメッキ処理が施されている。
【０２２８】
したがって、本実施の形態８でも前記実施の形態１, ２で得られた効果と同様の効果を得ることが可能となる。
【０２２９】
（実施の形態９）
図３９は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２３０】
本実施の形態９の半導体集積回路装置は、図３９に示すように、基本的には前記実施の形態７で説明した構造とほぼ同じである。バンプ電極形成面側の平面図は、前記実施の形態７で用いた図３６と同じである。異なるのは、次の点である。
【０２３１】
第１に、半導体チップ１の主面の高さと、フレキシブル配線基板３の配線３Ｌの形成面の高さとがほぼ同一に設定されており、配線３Ｌのリード部３Ｌ1 が平坦な状態で半導体チップ１の主面上のボンディングパッド５と電気的に接続されていることである。
【０２３２】
すなわち、リード部３Ｌ1 に撓みが形成されていない。ただし、リード部３Ｌ1 のリード接合面およびバンプランド部３Ｌ2 のバンプ接合面には前記実施の形態１で説明したのと同様のメッキ処理が施されている。
【０２３３】
第２に、半導体チップ１の裏面が接着材６ｆによって放熱板１９に接合されており、半導体チップ１で生じた熱を半導体チップ１の裏面から放散することが可能な構造となっていることである。
【０２３４】
放熱板１９は、例えばＣｕ等のような熱伝導率の高い金属からなる。また、接着材６ｆは、例えば放熱性および耐熱性を有する接着材料からなる。
【０２３５】
放熱板１９の外周面とテープ３Ｔの非バンプ電極形成面との間には、テープ３Ｔの平面形状とほぼ同形の保護枠体１８ｂが半導体チップ１の側面を取り囲むように設置されている。この保護枠体１８ｂは、接着材６ｇによって放熱板１９と接合されている。
【０２３６】
保護枠体１８ｂは、例えば放熱板１９と同じ材料からなる。これは、半導体チップ１で生じた熱を放散させる機能を持たせたこと、放熱板１９との接合性を考慮したこと、熱発生時等の放熱板１９との接合上の信頼性を考慮したこと等からである。また、接着材６ｇも、例えば放熱性および耐熱性を有する接着材料からなる。
【０２３７】
なお、半導体チップ１の主面およびリード部３Ｌ1 は封止樹脂７ｄによって被覆されており、これによって半導体集積回路装置の信頼性が向上される構造となっている。
【０２３８】
このように、本実施の形態９においては、前記実施の形態１, ２で得られた効果の他に、以下の効果を得ることが可能となる。
【０２３９】
(1).半導体チップ１を保護枠体１８ｂおよび放熱板１９と取り囲む構造としたことにより、外部からの衝撃に強く、搬送性を向上させることが可能となる。
【０２４０】
(2).半導体チップ１の裏面を放熱板１９に接合し、半導体チップ１の側面を放熱性の高い保護枠体１８ｂで取り囲む構造としたことにより、半導体チップ１の裏面および側面からも熱を逃がすことができるので、半導体集積回路装置の放熱性能を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性および寿命を向上させることが可能となる。
【０２４１】
（実施の形態１０）
図４０は本発明の他の実施の形態である半導体集積回路装置の要部平面図、図４１は図４０のXXXXI −XXXXI 線の断面図、図４２〜図４４は図４０の半導体集積回路装置の製造工程中における要部断面図である。
【０２４２】
本実施の形態１０においては、図４０および図４１に示すように、半導体チップ１の主面の最上層に形成されたパッシベーション膜４ｂの開口部４ｂ1 において、リード部３Ｌ1 の先端側に位置する開口端が、前記実施の形態１の場合よりもボンディングパッド５から離間する方向に後退して形成されている。
【０２４３】
これ以外の構成は前記実施の形態１と同じである。なお、図４１の配線３Ｌにはメッキ構造は図示していないが、前記実施の形態１と同様のメッキ処理が施されている。
【０２４４】
この半導体集積回路装置では、リード部３Ｌ1 とボンディングパッド５とをボンディングツールによって接合する場合に、前記実施の形態１で説明したように、リード部３Ｌ1 を、半導体チップ１の主面に接するすれすれの位置まで打ち下ろした後、その打ち下ろし方向とは垂直な方向にずらし、さらに、ボンディングパッド５上で打ち下ろすようにしている。
【０２４５】
このため、１回目の打ち下ろしの際に、リード部３Ｌ1 のパッド側接合面が半導体チップ１の主面に接触してしまう場合があり、そのために、パッシベーション膜４ｂや半導体チップ１にダメージを与えたり、リード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させたりするおそれがある。
【０２４６】
そこで、本実施の形態１０においては、半導体チップ１の主面の最上層に形成されたパッシベーション膜４ｂの開口部４ｂ1 においてリード部３Ｌ1 の先端側の開口端部を、リード接合工程においてリード部３Ｌ1 を半導体チップ１の主面側に打ち下ろした際にそのリード部３Ｌ1 が半導体チップ１の主面上のパッシベーション膜４ｂに接触しない程度に、ボンディングパッド５から離間する方向に後退させて形成されている。
【０２４７】
ここで、前記実施の形態１においては、パッシベーション膜４ａの開口部４ａ1 の端部からパッシベーション膜４ｂの開口部４ｂ1 の端部までの長さが、例えば２５μｍ程度である。
【０２４８】
また、ボンディングツールの押圧面の寸法は、ボンディングパッド５と同等またはそれよりも若干小さい。ボンディングパッド５のサイズは、例えば１００μｍ×１００μｍ程度である。
【０２４９】
したがって、製品によって変わるので一概には言えないが、本実施の形態１０におけるパッシベーション膜４ａの開口部４ａ1 の端部からパッシベーション膜４ｂの開口部４ｂ1 の端部までの長さＬは、例えば１２５μｍ程度が好ましい。
【０２５０】
次に、本実施の形態１０の半導体集積回路装置におけるリード部３Ｌ1 とボンディングパッド５とのボンディング処理工程を図４２〜図４４によって説明する。なお、図４２〜図４４においても配線３Ｌにはメッキ構造を図示していないが、前記実施の形態１と同様のメッキ処理が施されている。
【０２５１】
まず、半導体チップ１の主面をボンディングツール１０側に向けた後、図４２に示すように、ボンディングツール１０をリード部３Ｌ1 の先端上方に配置する。
【０２５２】
続いて、そのボンディングツール１０を半導体チップ１の主面側（図４２の下方向）に垂直に打ち下ろすことにより、リード部３Ｌ1 を図４３に示すように撓ませる。
【０２５３】
この際、このリード部３Ｌ1 の下方にはパッシベーション膜４ｂがないので、例えばパッシベーション膜４や半導体チップ１にダメージを与えたり、リード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させたりする等、リード部３Ｌ1 がパッシベーション膜４ｂに接触することに起因する問題も生じない。
【０２５４】
続いて、そのボンディングツール１０を、リード部３Ｌ1 の先端部がボンディングパッド５の上方に位置する程度までエラストマ２の側面側（図４３の左方向）に水平に移動させた後、ボンディングツール１０を半導体チップ１の主面側に下降させ、図４４に示すように、リード部３Ｌ1 の先端とボンディングパッド５とを超音波熱圧着法等によって接合する。
【０２５５】
このように、本実施の形態１０によれば、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となる。
【０２５６】
(1).半導体チップ１主面の最上層におけるパッシベーション膜４ｂの開口部４ｂ1 においてリード部３Ｌ1 の先端側の開口端部を、ボンディングパッド５から離間する方向に後退させたことにより、リード接合工程においてリード部３Ｌ1 を半導体チップ１の主面側に打ち下ろした際、そのリード部３Ｌ1 がパッシベーション膜４ｂに接触しないようにすることが可能となる。
【０２５７】
(2).上記(1) により、リード接合工程時にリード部３Ｌ1 が半導体チップ１の主面側にダメージを与える問題を回避することが可能となる。
【０２５８】
(3).上記(1) により、リード接合工程時にリード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させる問題を回避することができるので、リード部３Ｌ1 とボンディングパッド５との接合上の信頼性を向上させることが可能となる。
【０２５９】
(4).上記(1) 〜(3) により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０２６０】
（実施の形態１１）
図４５は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２６１】
図４５に示す本実施の形態１１の半導体集積回路装置の構造は、前記実施の形態２の半導体集積回路装置の構造とほぼ同一である。異なるのは、フレキシブル配線基板３のテープ３Ｔの裏面と、エラストマ２との間に第２層目の配線３Ｌが設けられていることである。
【０２６２】
この第２層目の配線３Ｌは、例えば電源電圧または接地電圧等のような基準電圧用の配線であり、テープ３Ｔの裏面の全面を被覆するように形成されている。したがって、テープ３Ｔにおいて第２層目の配線３Ｌの形成面には第２層目の配線３Ｌによる凹凸は形成されない。すなわち、フレキシブル配線基板３がエラストマ２と接触する面は平坦になっている。
【０２６３】
このため、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時および実装時等の熱処理時におけるＣＳＰ形の半導体集積回路装置の破壊等を防止すことが可能となっている。
【０２６４】
第２層目の配線３Ｌは、テープ３Ｔおよび感光性絶縁膜１６に穿孔された開口部２０を通じてはんだバンプ電極３Ｂと電気的に接続されている。
【０２６５】
なお、開口部２０において第１層目の配線３Ｌが接する部分には絶縁膜２１が設けられており、はんだバンプ電極３Ｂと第１層目の配線３Ｌとが絶縁されている。
【０２６６】
第２層目の配線３Ｌの芯材部は、例えばＣｕ等からなり、第２層目の配線３Ｌとボンディングパッド５とを接続するリード部の表面およびバンプランド部のバンプ接合面には、前記実施の形態１と同様のメッキ処理が施されている。
【０２６７】
したがって、本実施の形態１１においては前記実施の形態１，２で得られた効果の他に、以下の効果を得ることが可能となる。
【０２６８】
(1).フレキシブル配線基板３の配線層を２層としたことにより、配線の引き回しの自由度を向上させることができるので、フレキシブル配線基板３の配線設計の容易性を向上させることが可能となる。
【０２６９】
(2).フレキシブル配線基板３の配線層を２層とし、一方の配線層を、例えば電源電圧または接地電圧等のような基準電圧用のベタ配線層としたことにより、他方の配線層の配線３Ｌで生じるノイズを低減することができるので、半導体集積回路装置の動作信頼性を向上させることが可能となる。
【０２７０】
（実施の形態１２）
図４６は本発明の他の実施の形態である半導体集積回路装置の要部断面図、図４７（ａ）, （ｂ）は図４６の半導体集積回路装置のフレキシブル配線における配線の断面状態を模式的に示した説明図、図４８はフレキシブル配線基板のリード部におけるクラックを説明するための説明図である。
【０２７１】
本実施の形態１２においては、図４６および図４７に示すように、リード部３Ｌ1 のリード接合部側の表面部分およびバンプランド部３Ｌ2 のはんだボール側接合面のみにＮｉメッキ層３ＬｍN1, ３ＬｍN2が形成されている。これ以外は、前記実施の形態１の半導体集積回路装置の構成と同一である。
【０２７２】
リード部３Ｌ1 の表面全てにＮｉメッキ層を形成した構造の場合、Ｎｉメッキ層が硬く脆い性質を有するために、図４８に示すように、リード部２２の屈曲部において、その曲率半径が小さくなるとクラック２３が生じる場合がある。なお、図４８において符号の２４はＮｉメッキ層を示し、符号の２５はＡｕメッキ層を示し、符号の２６は配線の芯材部を示している。
【０２７３】
しかし、リード部３Ｌ1 におけるＮｉメッキ層を全く無くしてしまうと、半導体集積回路装置の製造工程や実装工程時の熱処理において、リード部３Ｌ1 の芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2側に拡散する結果、リード接合部およびバンプ接合部の接合強度が劣化する問題が生じる場合がある。
【０２７４】
そこで、本実施の形態１２においては、リード部３Ｌ1 のリード接合部の表面部分およびバンプランド部３Ｌ2 の上面にはＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成するが、それ以外のリード部３Ｌ1 にはＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成しない構造とした。
【０２７５】
なお、図４７（ａ）はリード部３Ｌ1 のリード接合部の断面状態を模式的に示し、図４７（ｂ）はリード部３Ｌ1 の屈曲部の断面状態を模式的に示している。
【０２７６】
これにより、リード部３Ｌ1 の屈曲部においてクラックが入る問題を防ぐことができるとともに、熱処理時にリード接合部やバンプ接合部において芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを防ぐことができる構造となっている。
【０２７７】
このように、本実施の形態１２においては、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となっている。
【０２７８】
(1).リード部３Ｌ1 のリード接合部の表面部分およびバンプランド部３Ｌ2 の上面にのみＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成したことにより、リード部３Ｌ1 の屈曲部においてクラックが入る問題を防ぐことができるとともに、熱処理時にリード接合部やバンプ接合部において芯材部３ＬｂのＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを防ぐことが可能となる。
【０２７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態１〜１２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２８０】
例えば前記実施の形態７においては、半導体チップの外周近傍にボンディングパッドを設ける構造に適用した場合について説明したが、これに限定されるものではなく、半導体チップの主面中央にボンディングパッドを配置する構造にも適用できる。
【０２８１】
また、前記実施の形態８, ９においては、フレキシブル配線基板の配線を感光性絶縁膜で被覆し、その感光性絶縁膜に穿孔された開口部を通じて配線のバンプランド部とはんだバンプ電極とを接合する構造とした場合について説明したが、これに限定されるものではなく、例えば前記実施の形態１で説明したように、フレキシブル配線基板において、テープの一方の面に配線を形成し、これに対向するテープの他方の面にはんだバンプ電極を設け、その配線のバンプランド部とはんだバンプ電極とをテープに穿孔された開口部を通じて電気的に接続する構造としても良い。この場合、半導体チップは、その主面がテープの配線形成面と対向する方向をむくように配置される。
【０２８２】
また、前記実施の形態１〜１２においては、金メッキ層およびＮｉメッキ層等のような金属層を電解メッキ処理方法または無電解メッキ処理方法によって形成した場合について説明したが、これに限定されるものではなく、例えばスパッタリング法または蒸着法によって配線の芯材部上に被着しても良い。
【０２８３】
以上の説明では主として本発明者によってなされた発明をＢＧＡ形の半導体集積回路装置に適用した場合について説明したが、これに限定されるものではなく、例えば配線基板にはんだバンプ電極を設けておかないで、バンプランド部を露出させておく、いわゆるランドグリッドアレイ形の半導体集積回路装置等に適用することも可能である。
【０２８４】
また、本発明を有する半導体集積回路装置をメモリカードに適用した場合について説明したが、それに限定されるものではなく、例えば携帯電話、携帯形計算機あるいは大形計算機等に適用できる。
【０２８５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０２８６】
(1).本発明によれば、配線基板の配線のリード部において半導体チップの外部端子との接合面におけるＡｕ層の厚さと、配線基板の配線のランド部においてはんだバンプ電極との接合面におけるＡｕ層の厚さとを変えたことにより、高温放置後においても、そのリード部の接合面およびランド部の接合面の両方において、充分な接合強度を得ることができ、接合上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０２８７】
(2).本発明によれば、配線基板の配線のリード部において半導体チップの外部端子との接合面および配線基板の配線のランド部においてはんだバンプ電極との接合面の各々に、その各々の接合強度を下げることなく、必要最小限のＡｕ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となる。したがって、信頼性の高い半導体集積回路装置を低コストで製造することが可能となる。
【０２８８】
(3).配線基板の配線のリード部において半導体チップの外部端子との接合面および配線基板の配線のランド部においてはんだバンプ電極との接合面の各々において、配線の芯材部とＡｕ層との間にバリア金属層を設けたことにより、半導体集積回路装置の製造工程や実装工程等の熱処理に際して芯材部の構成原子がＡｕ層に拡散するのを抑制することができるので、その各々の接合部の接合上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の平面図である。
【図２】図１のII−II線の断面図である。
【図３】図１の半導体集積回路装置の要部平面図である。
【図４】図３のIV−IV線の断面図である。
【図５】配線基板の配線の各接合面に形成された金層の厚さと各接合部における接合強度劣化率との関係を示すグラフ図である。
【図６】図１の半導体集積回路装置の配線基板における配線のメッキ構造の一例を示す半導体集積回路装置の要部断面図である。
【図７】図６の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図８】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図９】図８の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１０】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１１】図１０の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１２】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１３】図１２の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１４】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１５】図１４の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１６】図１の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【図１７】図１の半導体集積回路装置の組立工程を説明するための説明図である。
【図１８】図１の半導体集積回路装置の弾性構造体の形成工程で用いるマスクの平面図である。
【図１９】図１の半導体集積回路装置の弾性構造体の形成工程の説明図である。
【図２０】図１の半導体集積回路装置のリードの接続工程の説明図である。
【図２１】図１の半導体集積回路装置の図２０に続くリードの接続工程の説明図である。
【図２２】図１の半導体集積回路装置の図２１に続くリードの接続工程の説明図である。
【図２３】図１の半導体集積回路装置の適用例の説明図である。
【図２４】図１の半導体集積回路装置の適用例の説明図である。
【図２５】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図２６】図２５のXXVI−XXVI線の断面図である。
【図２７】図２５の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【図２８】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図２９】図２８のXXIX−XXIX線の断面図である。
【図３０】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３１】図３０のXXXI−XXXI線の断面図である。
【図３２】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３３】図３２のXXXIII−XXXIII線の断面図である。
【図３４】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３５】図３４のXXXV−XXXV線の断面図である。
【図３６】本発明の他の実施の形態である半導体集積回路装置の要部平面図である。
【図３７】図３６のXXXVII−XXXVII線の断面図である。
【図３８】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図３９】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４０】本発明の他の実施の形態である半導体集積回路装置の要部平面図である。
【図４１】図４０のXXXXI −XXXXI 線の断面図である。
【図４２】図４０の半導体集積回路装置の製造工程中における要部断面図である。
【図４３】図４０の半導体集積回路装置の図４２に続く製造工程中における要部断面図である。
【図４４】図４０の半導体集積回路装置の図４３に続く製造工程中における要部断面図である。
【図４５】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４６】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４７】（ａ）および（ｂ）は図４６の半導体集積回路装置のフレキシブル配線における配線の断面状態を模式的に示した説明図である。
【図４８】フレキシブル配線基板のリード部におけるクラックを説明するための説明図である。
【符号の説明】
１ 半導体チップ
２，２ａ，２ｂ エラストマ（弾性構造体）
２Ａ エラストマ形成材料
３ フレキシブル配線基板（配線基板）
３Ｔ テープ（基板基材）
３Ｌ 配線
３Ｌ1 リード部
３Ｌ2 バンプランド部
３Ｌ3 メッキ電流供給用の配線
３ＬｍA1 金メッキ層（第１の金層）
３ＬｍA2 金メッキ層（第２の金層）
３ＬｍN1 ニッケルメッキ層
３ＬｍN2 ニッケルメッキ層
３ＬｍP1 パラジウムメッキ層
３Ｂ はんだバンプ電極
４ パッシベーション膜
４ａ パッシベーション膜
４ａ1 開口部
４ｂ パッシベーション膜
４ｂ1 開口部
５ ボンディングパッド（外部端子）
６ａ〜６ｇ 接着材
７ａ〜７ｄ 封止樹脂
８ｍ メタルマスク
８ｍ1 開口部
９ スキージ
１０ ボンディングツール
１１ メモリカード
１２ プリント配線基板
１３ ＣＳＰ形の半導体集積回路装置
１４ ＱＦＰ形の半導体集積回路装置
１５ 端子
１６ 感光性絶縁膜（絶縁膜)
１６ａ 開口部
１７ 保護部材
１７ａ 脚部
１８ａ, １８ｂ 保護枠体
１９ 放熱板
２０ 開口部
２１ 絶縁膜
２２ リード部
２３ クラック
２４ ニッケルメッキ層
２５ 金メッキ層
２６ 芯材部
Ｍ 遮蔽板
Ｚ 絶縁膜
【発明の属する技術分野】
本発明は、半導体集積回路装置技術に関し、特に、ＢＧＡ（Ball Grid Array ）パッケージ構造を有する半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電子機器の機能および性能の向上とともに、その外観を小形で薄く、しかもその重さを軽量にするための技術開発が進められている。これは、近年の携帯形電話機や携帯形計算機等のような携帯形電子機器の急増によるところが大きい。
【０００３】
また、個人で操作する電子機器におけるマン・マシンインターフェィス的役割の重要性が増しつつあり、電子機器の取り扱い易さや操作性が重要視されるようになってきている。さらに、複雑な画像を含む情報を小形の電子機器で大量に、しかも高速処理する必要性も急増してきている。これらの傾向は、本格的なマルチメディア時代の到来とともに、いっそう強まるものと思われる。
【０００４】
こうした状況の中で、半導体チップに形成される素子の集積度等の向上は止まるところを知らず、半導体チップのサイズの増大および電極数の増加等が進み、半導体チップを収容するパッケージも大形になってきている。
【０００５】
一方ではパッケージサイズを小形にするためにリードピッチを狭める等の対策が採られているが、これとともにパッケージの実装も急速に難しくなってきている。
【０００６】
そこで、多数の外部電極を小さなパッケージから引き出すことができ、しかも、実装が比較的容易に行えるＢＧＡ形のパッケージ構造が急速に使用されつつある。
【０００７】
この構造では、外部電極を、ＱＦＰ（Quad Flat Package ）等のようにパッケージの側面から引き出すのではなく、ＰＧＡ（Pin Grid Array）のようにパッケージの実装面から引き出す構造となっており、外部電極のピッチはＰＧＡよりも狭いが、外部電極をＱＦＰ等よりも余裕をもって引き出すことができるので、実装も容易であるという特徴を有している。
【０００８】
ＢＧＡ形のパッケージには、構造や材料等の異なる種々のものがあるが、配線基板部分に絶縁テープを使用する、いわゆるテープＢＧＡ（Tape BGA；以下、ＴＢＧＡという）もその中の一つと言える。このＴＢＧＡ形のパッケージ構造では、他のＢＧＡ形のパッケージ構造に比べてパターンを微細にかつ薄く形成することができるという特徴を有している。
【０００９】
このため、このＴＢＧＡ形のパッケージ構造を、半導体チップとほぼ同じ外形寸法のＢＧＡパッケージ構造の、いわゆるＣＳＰ（Chip Size Package ）構造に適用したものも開発されている。このようなＢＧＡ形のパッケージ構造を有する半導体集積回路装置については、例えば日経ＢＰ社、１９９４年５月１日発行の「日経マイクロデバイス」Ｐ９８〜Ｐ１０２、同じく１９９５年２月１日発行の「日経マイクロデバイス」Ｐ９６〜Ｐ９７および株式会社工業調査会、平成７年４月１日発行の「電子材料」Ｐ２２〜Ｐ２８等に記載があり、ここにはＣＳＰ形のＢＧＡパッケージ構造について説明されている。
【００１０】
すなわち、これらの文献には、バンプ電極がエリアアレイ状に配列されたフレキシブル配線を、半導体チップの主面上にエラストマを介して設け、そのフレキシブル配線基板に形成された配線パターンのリードを撓ませて半導体チップの主面上のボンディングパッドに接続したパッケージ構造が開示されている。このフレキシブル配線基板の配線パターンは金（Ａｕ）メッキ銅（Ｃｕ）箔で形成されており、その先端部はＣｕがエッチングされてＡｕリードになっている。
【００１１】
また、本発明者は、この種のパッケージ構造の半導体集積回路装置について検討した。以下は、公知とされた技術ではないが、本発明者が検討した技術であり、その概要は次のとおりである。
【００１２】
すなわち、本発明者が検討した技術は、上記したパッケージ構造のフレキシブル配線基板におけるリードの芯材がＣｕで構成されているとともに、そのリードの上下両面に同厚のＡｕメッキ層が形成されるものである。
【００１３】
また、ＴＢＧＡ形のパッケージ構造については、例えば日本電子材料技術協会、１９９５年７月発行、「日本電子材料技術協会会報、ＴＢＧＡの行方」ＪＥＭＳ．ＶＯＬ．２７、Ｐ１４〜Ｐ１９に記載がある。
【００１４】
ここには、ＬＳＩチップの外周にＬＳＩチップを取り囲むように平面枠状に形成されたＴＡＢテープを配置し、そのＴＡＢテープから平坦状に延ばされたＴＡＢリードと、ＬＳＩチップの主面上のボンディングパッドとをはんだ端子等を介して電気的に接続するとともに、ＴＡＢテープの枠面上に、実装基板のパッドと接続される球形のはんだ端子を設けたＴＢＧＡの代表的な構造について説明されている。
【００１５】
このＬＳＩチップの裏面は放熱板に接合されている。この放熱板とＴＡＢテープとの間には、ＬＳＩチップの側面を取り囲むように平面枠状に形成された固定板が介在されている。ＴＡＢテープは、銅（Ｃｕ）／ポリイミド／Ｃｕで構成されている。
【００１６】
【発明が解決しようとする課題】
ところが、上記したＢＧＡパッケージ技術においては、以下の問題があることを本発明者は見出した。
【００１７】
すなわち、上記したフレキシブル配線基板のリードをＡｕで構成する技術においては、高価な金が多量に必要となり、半導体集積回路装置の製造コストが高くなる課題がある。
【００１８】
また、上記したフレキシブル配線基板の配線の芯材をＣｕで構成し、その配線のリードの両面に同一膜厚の金メッキ層を設ける本発明者が検討した技術においては、そのリードと半導体チップの外部端子との接合部およびはんだバンプ電極とそれが接合される配線部（バンプランド部）との接合部の各々の接合状態を最適にすることができず、その両方の接合部において充分な接合上の信頼性を得ることができないという課題がある。
【００１９】
本発明の目的は、はんだバンプ電極の形成された配線基板のリード部を半導体チップの外部端子に電気的に接続してなるパッケージ構造を有する半導体集積回路装置において、そのリード部と外部端子との接合部およびバンプランド部とバンプ電極との接合部の両方の接合上の信頼性を向上させることのできる技術を提供することにある。
【００２０】
また、本発明の他の目的は、はんだバンプ電極の形成された配線基板のリード部を半導体チップの外部端子に電気的に接続してなるパッケージ構造を有する半導体集積回路装置において、その製造コストを低減することのできる技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本発明の半導体集積回路装置は、配線基板に形成された配線のリード部を半導体チップの主面上の外部端子と電気的に接続させ、かつ、前記配線基板に形成された配線のランド部をはんだバンプ電極と電気的に接続させてなる半導体集積回路装置であって、
（ａ）前記外部端子はアルミニウムを主成分とする材料からなり、
（ｂ）前記はんだバンプ電極は錫を主成分とする材料からなり、
（ｃ）前記リード部と前記外部端子との接合面に形成される第１の金層の厚さが０．８μｍ以上に形成され、前記ランド部と前記はんだバンプ電極との接合面に形成される第２の金層の厚さが０を除く０．５μｍ以下に形成され、
（ｄ）前記配線の芯材部が銅を主成分とする材料からなり、
（ｅ）前記配線の芯材部と、前記第１の金層および第２の金層との間であり、かつ前記リード部における前記外部端子との接合領域および前記はんだバンプ電極との接合領域にのみ、ニッケル層が形成されているものである。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００２６】
（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の平面図、図２は図１のII−II線の断面図、図３は図１の半導体集積回路装置の要部平面図、図４は図３のIV−IV線の断面図、図５は配線基板の配線の各接合面に形成された金層の厚さと各接合部における接合強度劣化率との関係を示すグラフ図、図６〜図１５は図１の半導体集積回路装置のリード部におけるメッキ構造例を説明するための説明図、図１６は図１の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図、図１７は図１の半導体集積回路装置の組立工程を説明するための説明図、図１８は図１の半導体集積回路装置の弾性構造体の形成工程で用いるマスクの平面図、図１９は図１の半導体集積回路装置の弾性構造体の形成工程における説明図、図２０〜図２２は図１の半導体集積回路装置のリードの接続工程中の説明図、図２３および図２４は図１の半導体集積回路装置の適用例の説明図である。
【００２７】
まず、本実施の形態１の半導体集積回路装置の構造を図１〜図１５によって説明する。
【００２８】
本実施の形態１の半導体集積回路装置は、例えばＣＳＰ（Chip Size Package ）形の半導体集積回路装置であり、半導体チップ１と、その主面上にエラストマ（弾性構造体）２を介して設けられたフレキシブル配線基板（配線基板）３とを有している。
【００２９】
半導体チップ１は、例えば平面矩形状のシリコン（Ｓｉ）単結晶等の小片からなり、その主面上には、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory ）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等、所定の集積回路が形成されている。
【００３０】
また、半導体チップ１の主面の最上層には、パッシベーション膜４が形成されている。このパッシベーション膜４は、上記した集積回路構成用の素子や配線等を保護するための絶縁膜であり、半導体チップ１の主面側から順に、例えば無機材料からなるパッシベーション膜４ａおよび有機材料からなるパッシベーション膜４ｂが堆積され形成されている。
【００３１】
そのパッシベーション膜４ａは、例えば二酸化シリコン（ＳｉＯ2 ）またはその上に窒化シリコンが堆積されて構成されている。また、パッシベーション膜４ｂは、例えばポリイミド樹脂からなり、その厚さは、例えば２〜１０μｍ程度である。
【００３２】
また、半導体チップ１の主面中央には、矩形状に形成された複数のボンディングパッド（外部端子）５が一直線上に沿って配置されている。このボンディングパッド５は、上記した集積回路の電極を半導体チップ１の外部に引き出すための引き出し電極であり、例えばアルミニウム（Ａｌ）またはＡｌ−Ｓｉ−Ｃｕ合金等からなる。
【００３３】
このボンディングパッド５の上面は、上記したパッシベーション膜４ａ, ４ｂに穿孔された開口部４ａ1,４ｂ1 を通じて露出されている。下層のパッシベーション膜４ａにおける開口部４ａ1 は、個々のボンディングパッド５の上面が露出する程度の大きさで形成されている（図３および図４参照）。なお、図３においては図面を見易くするためパッシベーション膜４ａ, ４ｂにハッチングを付す。
【００３４】
また、上層のパッシベーション膜４ｂにおける開口部４ｂ1 は、個々のボンディングパッド５よりも大きめに形成されており、複数のボンディングパッド５の配列方向に沿って延在する細長い開口領域となっている。
【００３５】
なお、図４において、符号のＺは層間絶縁膜を示しており、この下層（半導体チップ１の半導体基板に向かう方向）には複数の配線層および素子が形成されている。
【００３６】
エラストマ２は、温度特性試験等のような熱を伴う処理に際し、ＣＳＰ形の半導体集積回路装置とこれを実装するプリント配線基板との接続部（後述のはんだバンプ電極）に、半導体チップ１とプリント配線基板との熱膨張係数差に起因して加わるストレスを吸収する機能を有している。
【００３７】
エラストマ２は、半導体チップ１の主面中央におけるボンディングパッド５の配列領域における長辺の両側（図１等において左右）に配置されている。その左右各々のエラストマ２は、半導体チップ１の長手方向に沿って延びるような平板状に形成されており、例えば厚さ１００μｍ〜２００μｍ程度、好ましくは１５０μｍ程度のシリコーン樹脂等のような弾性材料によって構成されている。
【００３８】
その左右各々のエラストマ２は、それぞれ接着材６ａによって半導体チップ１と接着されている。接着材６ａは、例えばシリコーン系の樹脂からなり、その厚さは、例えば１０μｍ〜３０μｍ程度、好ましくは２０μｍ程度に設定されている。
【００３９】
フレキシブル配線基板３は、半導体チップ１の集積回路と、上記実装用のプリント配線基板の配線とを電気的に接続するための部材であり、フレキシブル配線基板３の配線３Ｌのパターン形成面をエラストマ２側に向けた状態でエラストマ２と接合され半導体集積回路装置に組み込まれている。
【００４０】
フレキシブル配線基板３を構成するテープ（基板基材）３Ｔは、例えばポリイミド樹脂からなり、その中央には半導体チップ１の長手方向に延在するような長方形状の開口部３Ｔ1 が穿孔されており、その開口部３Ｔ1 から上記したボンディングパッド５の配列領域が露出する構造となっている。このテープ３Ｔの厚さは、例えば５０μｍ〜１２５μｍ程度、好ましくは５０μｍ程度に設定されている。
【００４１】
テープ３Ｔ上には、上記した配線３Ｌがパターン形成されている。この配線３Ｌは接着材６ｂによりテープ３Ｔに接着されている。この接着材６ｂは、例えばエポキシ系の樹脂からなり、その厚さは、例えば１０μｍ〜２０μｍ程度、好ましくは１０μｍ程度に設定されている。
【００４２】
この配線３Ｌの芯材部（メッキ層を除いた配線の主構成材料部）は、例えばＣｕまたはＣｕ合金等からなり、その厚さは、例えば１２μｍ〜３０μｍ程度、好ましくは、例えば１８μｍ程度に設定されている。
【００４３】
この配線３Ｌの一端、すなわち、リード部３Ｌ1 は、テープ３Ｔの中央の開口部３Ｔ1 の両長辺側から突出され、その両長辺側から突出する各々のリード部３Ｌ1 が互いに噛み合う程度の位置まで半導体チップ１の中央に向かって延在されている。
【００４４】
そして、このリード部３Ｌ1 は、半導体チップ１の主面側に折り曲げられ、例えば断面略Ｓ字状に撓んだ状態で、その先端が半導体チップ１主面上のボンディングパッド５と電気的に接続されている（図２および図４等参照）。なお、図４のリード部３Ｌ1 にはメッキ層を図示していない。
【００４５】
このリード部３Ｌ1 の撓みは、半導体チップ１と上記したプリント配線基板との熱膨張係数差に起因してリード部３Ｌ1 に生じるストレスを吸収する機能を有している。すなわち、リード部３Ｌ1 は、その撓みによって弾性体としての機能を備えている。
【００４６】
このリード部３Ｌ1 の芯材部の幅は、製品の種類等によって変わるので一概には言えないが、例えば３８μｍ程度である。このリード部３Ｌ1 における芯材部の表面にはメッキ処理が施されている。このメッキ構造については後ほど詳述する。
【００４７】
また、配線３Ｌの中間にはバンプランド部３Ｌ2 が形成されている。このバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。このバンプランド部３Ｌ2 において、はんだバンプ電極３Ｂとの接合面にはメッキ処理が施されている。このメッキ構造についても後ほど詳述する。
【００４８】
また、配線３Ｌにおいてバンプランド部３Ｌ2 からフレキシブル配線基板３の外周側に延在する部分は、メッキ電流供給用の配線３Ｌ3 である。このメッキ電流供給用の配線３Ｌ3 は、リード部３Ｌ1 やバンプランド部３Ｌ2 等にメッキを施す際に、メッキ装置のメッキ電流供給用の端子が接続され、リード部３Ｌ1 やバンプランド部３Ｌ2 等に所定量の電流を供給するための配線経路となる。
【００４９】
はんだバンプ電極３Ｂは、テープ３Ｔの主面上において、開口部３Ｔ1 の両側（図１の左右）に、それぞれ複数個ずつ規則的に配置されている。ただし、はんだバンプ電極３Ｂは、半導体チップ１の外周よりも内側領域に配置されている。
【００５０】
各はんだバンプ電極３Ｂは、例えば略球形状に形成された鉛（Ｐｂ）−錫（Ｓｎ）合金等からなり、その直径は、製品の種類等によって変わるので一概には言えないが、例えば0.５ｍｍ〜0.７ｍｍ程度、本実施の形態１では、例えば0.６ｍｍ程度に設定されている。
【００５１】
このようなＣＳＰ形の半導体集積回路装置において半導体チップ１の側面およびエラストマ２の側面は封止樹脂７ａによって被覆されている（図２参照）。ただし、この封止樹脂７ａは無くても良い。
【００５２】
また、フレキシブル配線基板３の開口部３Ｔ1 から露出する溝、すなわち、半導体チップ１の主面と、その上の２つのエラストマ２における互いに対向する内壁面とによって形成された溝内にも封止樹脂７ｂが充填されており、これによりボンディングパッド５およびリード部３Ｌ1 等が被覆されている。
【００５３】
この封止樹脂７ａ, ７ｂによって外部からの衝撃や水分等からＣＳＰ形の半導体集積回路装置が充分に保護されており、この半導体集積回路装置の信頼性を向上させることが可能となっている。
【００５４】
次に、上記したフレキシブル配線基板３の配線３Ｌのメッキ構造について、本発明者が検討した結果を説明した後、その具体的な構造例を説明する。
【００５５】
まず、本発明者は、配線３Ｌのリード部３Ｌ1 とボンディングパッド５との接合部（以下、リード接合部という）の強度および配線３Ｌのバンプランド部３Ｌ2 とはんだバンプ電極３Ｂとの接合部（以下、バンプ接合部という）の強度について検討した。
【００５６】
その結果、それぞれの接合部の強度がリード部３Ｌ1 およびバンプランド部３Ｌ2 に施された金（Ａｕ）メッキの厚さによって異なることを見出した。その結果を図５に示す。
【００５７】
図５は、本実施の形態１の半導体集積回路装置に対して、例えば１２５℃、４８時間程度の高温放置（エージング）試験を行った後のリード部接合部およびバンプ接合部の各々の接合強度劣化率を示したグラフである。
【００５８】
図５の横軸は配線３Ｌに被覆されたＡｕメッキ層の膜厚を示し、縦軸は接合強度の劣化率（図５の下方に行くほど接合劣化が少ない）を示している。
【００５９】
また、実線で描かれた曲線は、リード接合部の接合強度（以下、リード接合強度という）の劣化率を示し、破線で描かれた曲線は、バンプ接合部の接合強度（以下、バンプ接合強度という）の劣化率を示している。
【００６０】
リード接合強度の劣化率曲線（実線）では、リード部３Ｌ1 においてボンディングパッド５側の接合面（以下、パッド側接合面という）におけるＡｕメッキ層が厚くなるにつれて劣化率が低下している。すなわち、リード部３Ｌ1 のパッド側接合面においては、Ａｕメッキ層を厚くした方が良いことが判る。
【００６１】
ここで、このＡｕメッキ層が薄いとリード接合強度が高温放置時に低下する理由を説明する。
【００６２】
Ａｌ等からなるボンディングパッド５とリード部３Ｌ1 とを所定条件、例えば荷重３０〜６０ｇ、温度２００〜２３０℃、超音波0.１５〜0.３０Ｗにおいて接触させると、リード部３Ｌ1 の裏面におけるＡｕメッキ層のＡｕ原子が相互拡散することによって両者の接合がなされる。
【００６３】
この状態で、高温放置、例えば１２５℃、４８時間の処理を施すと、リード接合部の接合界面においてＡｕとＡｌとの金属間化合物が生成される。この金属間化合物の組成は、接合界面近傍のＡｕの量によってＡｕとＡｌとの構成比が異なる性質を有する。
【００６４】
すなわち、リード接合部の接合界面にＡｕが豊富にあると、機械的強度が大きいＡｕ5 Ａｌ2 合金が選択的に生成され、これに対し、Ａｕの量が少なくなるに従い、機械的強度がやや小さいＡｕ2 Ａｌ合金が生成され、さらにＡｕの量が少なくなると、機械的強度がさらに小さいＡｕＡｌ2 合金が選択的に生成されるようになる。
【００６５】
この結果、リード部３Ｌ1 のＡｕメッキ層が薄い程、高温放置時のリード接合強度が低下することになる。
【００６６】
また、Ａｕメッキ層は、リード接合時のボンディングツールによる衝撃を緩和する機能も有している。したがって、このＡｕメッキ層の厚さを薄くし過ぎると、ボンディングの衝撃が比較的硬いＮｉやＣｕ等を介してリード接合面に印加されるので、ボンディングパッド５の下の半導体チップ１の主面にダメージを与えてしまう。この場合、リード接合強度は著しく低下することになる。
【００６７】
一方、バンプ接合強度の劣化率曲線（破線）では、バンプランド部３Ｌ2 においてはんだバンプ電極３Ｂ側の接合面（以下、はんだボール側接合面という）におけるＡｕメッキ層が厚くなるにつれて劣化率が増加している。すなわち、はんだボール側接合面においては、Ａｕメッキ層を薄くした方が良いことが判る。
【００６８】
ここで、金メッキ層が厚いとバンプ接合強度が高温放置時に低下する理由を説明する。
【００６９】
バンプ接合時の高温条件、例えば最高（Ｍａｘ）２３５℃〜２００℃、４５秒以上の下で、金メッキ層を形成する接合界面のＡｕ原子は、例えばはんだバンプ電極３Ｂのはんだボールの６３％錫（Ｓｎ）−３７％鉛（Ｐｂ）中にほぼ均一に拡散される。
【００７０】
このはんだボール中に拡散したＡｕの濃度が所定の濃度を越えた状態で、高温放置、例えば１２５℃、４８時間の処理を施すと、一旦、はんだボール内に拡散されたＡｕ原子がはんだボールの接合界面に選択的に凝集して、はんだボール中のＳｎ原子と結合して主としてＡｕＳｎ4 化合物を析出する。
【００７１】
ここで析出されたＡｕＳｎ4 は、機械的に脆い性質を有するので、結果としてはんだボールの接合強度が低下することになる。さらには、はんだバンプ電極３Ｂの剥離も生じる場合もある。
【００７２】
これに対して、Ａｕメッキ層が薄く、はんだボール中に拡散したＡｕの濃度が所定濃度よりも小さい状態で、上記した高温放置処理を施した場合には、ＡｕとＳｎとが共存しても化合物を作らない性質を有するので、はんだボールの接合界面に機械的に脆い層が形成されるのを防ぐことができ、はんだバンプ電極３Ｂの接合強度の低下を招かない。
【００７３】
ここで、リード接合強度およびバンプ接合強度の双方の劣化率が、例えば３０％までとしたい場合は、リード接合部およびバンプ接合部の各々の接合面におけるＡｕメッキ層の厚さを、例えば次のように設定すると良いことが判る。
【００７４】
まず、リード接合部のパッド側接合面におけるＡｕメッキ層の厚さは、例えば0.８μｍ以上、好ましくは0.８μｍ〜3.０μｍ程度が実用的に適している。ここで、Ａｕメッキ層の厚さを好ましくは0.８μｍ〜3.０μｍとしているのは、例えば次の理由からである。
【００７５】
すなわち、Ａｕメッキ層の厚さを0.８μｍより薄くすると、図５から判るように接合強度の劣化率が３０％を越えてしまうからである。また、Ａｕメッキ層の厚さを0.８μｍより薄くすると、後述するリード接合時にボンディングツールによる押しつけ力等によってボンディングパッド５やその下層の半導体チップ１に損傷を与え場合もあるからである。
【００７６】
また、Ａｕメッキの厚さを3.０μｍより厚くすると、接合強度の面からは好ましいが、高価なＡｕを過剰に使用することになり製造コストの面から不適となってしまうからである。
【００７７】
一方、バンプ接合部のはんだボール側接合面におけるＡｕメッキ層の厚さは、例えば0.５μｍ以下、好ましくは0.０５μｍ〜0.５μｍ程度が実用的に適している。ここで、Ａｕメッキ層の厚さを好ましくは0.０５μｍ〜0.５μｍとしているのは、例えば次の理由からである。
【００７８】
すなわち、このＡｕメッキ層の厚さの下限を零（０）としていないのは、ここに全くＡｕメッキが施されていないと、酸化し易い、腐食し易い、また、はんだバンプ電極３Ｂのはんだの濡れ性が低下してしまう等の不具合が生じることを考慮したためである。また、このＡｕメッキ層の厚さが0.５μｍより厚いと接合強度の劣化率が３０％を越えてしまうからである。
【００７９】
このように設定することにより、リード接合部およびバンプ接合部の両方において接合強度劣化率を３０％より低く抑えることができるので、信頼性の高い半導体集積回路装置を提供することが可能となる。
【００８０】
また、リード接合部およびバンプ接合部の各々に必要最小限のＡｕメッキ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となっている。
【００８１】
ただし、ここで説明したＡｕメッキ層の厚さは、リード接合部およびバンプ接合部の双方の接合強度劣化率が３０％を越えないことが要求される製品についてであって、これに限定されるものではなく、要求される接合強度の劣化率が変わればＡｕメッキ層の厚さの範囲も種々変更可能である。
【００８２】
例えば製品によってはバンプランド部３Ｌ2 の接合面積が大きい等の理由からバンプ接合部側の接合強度を、接合面積の小さいリード接合部ほど必要としない場合もある。
【００８３】
この場合、リード接合部では接合強度の劣化率が３０％を越えないようにし、バンプ接合部では接合強度の劣化率が３５％を越えないようにすることもある。この場合には、リード接合部のパッド側接合面におけるＡｕメッキ層の厚さは、例えば0.８μｍ程度以上とし、バンプ接合におけるはんだボール側接合面におけるＡｕメッキ層の厚さは、例えば0.７μｍ程度以下とする。
【００８４】
また、リード接合部およびバンプ接合部の必要とする接合強度劣化率が５０％以下の場合においては、パッド側接合面およびバンプ側接合面のＡｕメッキ層を、例えば0.６μｍ〜1.０μｍの範囲で共有した厚さに設定しても良い。すなわち、この場合はパッド側接合面とバンプ側接合面とのＡｕメッキ層の厚さを同厚とする場合もあるし、変える場合もある。ただし、この場合は、パッド側接合面のＡｕメッキ層の厚さとバンプ側接合面のＡｕメッキ層の厚さとが等しい場合でも、必要な接合強度が、片方の接合部だけでなく、リード接合部およびバンプ接合部の両方の接合部において充分に得ることが可能となる。
【００８５】
次に、フレキシブル配線基板３の配線３Ｌに施されるメッキ構造の具体例を図６〜図１５によって説明する。ここでは、リード接合部およびバンプ接合部の両方の接合強度の劣化率が３０％を越えないようにＡｕメッキ層の厚さを設定した場合について説明する。
【００８６】
なお、図６〜図１５において符号の３Ｌｂは配線３Ｌの上記芯材部を示している。また、図７、図９、図１１、図１３、図１５は配線３Ｌのパッド側接合面およびはんだボール側接合面の双方のメッキ層の状態を１つにまとめて模式的に示した図である。
【００８７】
第１は、図６および図７に示すように、リード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール側接合面にＡｕメッキ層３ＬｍA1, ３ＬｍA2のみを形成した場合の例である。
【００８８】
リード部３Ｌ1 のパッド側接合面（リード部３Ｌ1 の裏面とする）の芯材部３Ｌｂには、上記した理由から厚さ0.８μｍ〜3.０μｍの金メッキ層（第１の金層）３ＬｍA1が被覆されている。本実施の形態１では、Ａｕメッキ層３ＬｍA1の厚さは、例えば1.５μｍ程度に設定されている。
【００８９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、上記した理由から厚さ0.５μｍ以下の金メッキ層（第２の金層）３ＬｍA2が被覆されている。本実施の形態１では、このＡｕメッキ層３ＬｍA2の厚さは、例えば厚さ0.３μｍ程度に設定されている。
【００９０】
第２は、図８および図９に示すように、リード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール側接合面にニッケル（Ｎｉ）メッキ層（バリア金属層）３ＬｍN1, ３ＬｍN2を介してＡｕメッキ層３ＬｍA1, ３ＬｍA2を形成した場合の例である。
【００９１】
Ｎｉメッキ層を設けた理由は、半導体集積回路装置の所定の熱処理の際に、配線３Ｌの芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散してしまいリード接合部およびバンプ接合部の接合強度を劣化させてしまうのを抑制するためである。
【００９２】
リード部３Ｌ1 のパッド側接合面の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。この金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【００９３】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN2を介してＡｕメッキ層３ＬｍA2が被覆されている。この金メッキ層３ＬｍA2の厚さは、上記理由から厚さ0.５μｍ以下、本実施の形態１では、例えば0.３μｍ程度に設定されている。
【００９４】
Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【００９５】
また、リード接合部のパッド側接合面（裏面）のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【００９６】
第３は、図１０および図１１に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にはＮｉメッキ層３ＬｍN2のみを設けた場合の例である。
【００９７】
バンプランド部３Ｌ2 のはんだボール側接合面にＮｉメッキ層３ＬｍN2を設けた理由は、バンプランド３Ｌ2 のはんだボール側接合面にＡｕメッキ層を設けないでＣｕからなる芯材部３Ｌｂを露出させたままだと、酸化し易い、腐食し易い、はんだの濡れ性が低下する等の不具合が生じるので、それを防ぐためである。
【００９８】
リード部３Ｌ1 のパッド側接合面（裏面）の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【００９９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面（主面）の芯材部３Ｌｂには、Ｎｉメッキ層３ＬｍN2のみが被覆されている。
【０１００】
このＮｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【０１０１】
また、この場合もリード接合部のパッド側接合面のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【０１０２】
第４は、図１２および図１３に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にパラジウム（Ｐｄ）メッキ層３ＬｍP1を設けた場合の例である。
【０１０３】
バンプランド部３Ｌ2 の上面にＰｄメッキ層を設けた理由は、バンプランド３Ｌ2 の上面にＡｕメッキ層を設けないでＣｕからなる芯材部３Ｌｂを露出させたままだと、酸化し易い、腐食し易い、はんだの濡れ性が低下する等の不具合が生じるので、それを防ぐためである。
【０１０４】
リード部３Ｌ1 のパッド側接合面（裏面）側の芯材部３ＬｂにはＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【０１０５】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３Ｌｂには、Ｐｄメッキ層３ＬｍP1が被覆されている。Ｐｄメッキ層３ＬｍP1の厚さは、例えば0.０５μｍ〜1.０μｍ程度、好ましくは0.１μｍ〜0.２μｍ程度に設定されている。
【０１０６】
第５は、図１４および図１５に示すように、リード部３Ｌ1 のパッド側接合面（裏面）にＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1を設け、バンプランド部３Ｌ2 のはんだボール側接合面にＮｉメッキ層３ＬｍN2を介してＰｄメッキ層３ＬｍP1を設けた場合の例である。
【０１０７】
Ｎｉメッキ層を設けた理由は、半導体集積回路装置の所定の熱処理の際に、配線３Ｌの芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1およびＰｄメッキ層３ＬｍP1に拡散してしまいリード接合部およびバンプ接合部の接合強度を劣化させてしまうのを抑制するためである。
【０１０８】
リード部３Ｌ1 のパッド側接合面（裏面）の芯材部３ＬｂにはＮｉメッキ層３ＬｍN1を介してＡｕメッキ層３ＬｍA1が被覆されている。金メッキ層３ＬｍA1の厚さは、例えば上記理由から0.８μｍ〜3.０μｍ、本実施の形態１では、例えば1.５μｍ程度に設定されている。
【０１０９】
また、リード部３Ｌ1 の主面側およびバンプランド部３Ｌ2 のはんだボール側接合面の芯材部３ＬｂにはＮｉメッキ層３ＬｍN2を介してＰｄメッキ層３ＬｍP1が被覆されている。
【０１１０】
Ｐｄメッキ層３ＬｍP2の厚さは、例えば0.０５μｍ〜1.０μｍ程度、好ましくは、例えば0.１μｍ〜0.２μｍ程度に設定されている。Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さはともに、例えば０〜2.０μｍ程度、好ましくは0.５μｍ程度に設定されている。ただし、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2の厚さは等しくなくても良い。
【０１１１】
また、この場合もリード接合部のパッド側接合面のＮｉメッキ層を無くしても良い。これにより、リード部３Ｌ1 をボンディングパッド５に接合する際に、リード部３Ｌ1 に硬いＮｉメッキ層があることに起因して半導体チップ１がダメージを受けてしまう問題を回避することが可能となる。
【０１１２】
次に、上記のようなＡｕメッキ層の形成方法の一例を図１６によって説明する。
【０１１３】
まず、図１６に示すように、配線３Ｌがパターン形成された帯状のテープ３Ｔにおいてバンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを密着させて被せる。
【０１１４】
すなわち、フレキシブル配線基板３の配線３Ｌにおいてバンプランド部３Ｌ2 およびリード部３Ｌ1 の非接合面側は遮蔽板Ｍで覆われ、フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面は遮蔽板Ｍから露出した状態となる。
【０１１５】
この状態で、フレキシブル配線３をメッキ浴に投入する。メッキ方法は、例えば電解メッキでも無電解メッキでも良い。すると、メッキ液は、遮蔽板Ｍで覆われたバンプランド部３Ｌ2 にはあまり接触されないのに対し、遮蔽板Ｍから露出しているリード部３Ｌ1 のはんだボール側接合面には効率的に接触するので、リード部３Ｌ1 のリード接合面に所望の厚さのＡｕメッキ層を形成することができる。
【０１１６】
その後、遮蔽板Ｍを取り外し、同様にしてＡｕメッキ処理をフレキシブル配線基板３に対して施す。ただし、このメッキ処理に際しては、フレキシブル配線基板３のバンプランド部３Ｌ2 に要求される厚さ分だけＡｕメッキ層が被着されるようにする。
【０１１７】
このようにＡｕメッキ処理を２回に分けて行うことにより、リード部３Ｌ1 のパッド側接合面には厚く、バンプランド部３Ｌ2 のはんだボール側接合面には薄い、各々に適した厚さのＡｕメッキ層を形成することが可能となっている。
【０１１８】
ただし、Ａｕメッキ層の形成方法は、これに限定されるものではなく種々変更可能であり、例えばはじめに配線３Ｌのリード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール接合面に薄いＡｕメッキ層を形成した後、バンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを取り付けてリード部３Ｌ1 のパッド側接合面に厚いＡｕメッキ層を形成するようにしても良い。
【０１１９】
次に、本実施の形態１の半導体集積回路装置の組立方法を図１７の工程に沿って図１〜図２２を用いて説明する。
【０１２０】
まず、フレキシブル配線基板３上にエラストマ２を印刷法等によって形成する（工程１０１）。
【０１２１】
この段階のフレキシブル配線基板３上には既に配線３Ｌが形成されており、そのリード部３Ｌ1 およびバンプランド部３Ｌ2 には上記したようなメッキ処理が施されている。
【０１２２】
ただし、この段階ではリード部３Ｌ1 は断面略Ｓ字状に成形されておらず、平坦状となっている。また、テープ３Ｔは複数のパッケージ形成領域が一体的になっており帯状となっている。
【０１２３】
なお、フレキシブル配線基板３は、例えば次のようにして形成されている。まず、例えばポリイミド樹脂等からなる帯状のテープの一方の全面に、例えば接着材６ｂを介してＣｕ箔を接着する。このＣｕ箔は、圧延Ｃｕ箔でも良いし、電解Ｃｕ箔でも良い。続いて、そのＣｕ箔をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより配線３Ｌをパターン形成する。その後、テープ３Ｔに開口部等を形成した後、配線３Ｌの露出面に上記したようなメッキ処理を施し、フレキシブル配線基板３を形成する。
【０１２４】
また、エラストマ２を形成するための印刷法は、例えば次のようにする。まず、図１８に示すようなメタルマスク８ｍを用意する。メタルマスク８ｍには、互いに平行に配置された長方形状の２つの開口部８ｍ1 が所定の距離を隔てて穿孔されている。この開口部８ｍ1 は、エラストマ２が形成される印刷エリアである。
【０１２５】
続いて、図１９に示すように、メタルマスク８ｍをフレキシブル配線基板３のエラストマ形成面側に位置合わせした状態で配置した後、そのメタルマスク８ｍ上に供給されたシリコーン樹脂等のようなエラストマ形成材料２Ａを、スキージ９で図１９の印刷方向に引き伸ばし、その途中でメタルマスク８ｍの開口部８ｍ1 を通じて流し込む。
【０１２６】
その後、メタルマスク８ｍを持ち上げる。これにより、メタルマスク８ｍの開口部８ｍ1 の形状に成形されたエラストマ２をフレキシブル配線基板３上に印刷する。
【０１２７】
ただし、エラストマ２の形成方法は、印刷法に限定されるものではなく種々変更可能であり、例えばテープ状のエラストマ形成体を所望するエラストマ２の形状および大きさに切断し、それをフレキシブル配線基板３に接着材で接着しても良い。
【０１２８】
このようにしてエラストマ２を形成した後、エラストマ２の上面に、例えばシリコーン系の材料からなる接着材６ａを印刷法により塗布し（工程１０２）、その接着材６ａを介して半導体チップ１をエラストマ２に接着する（工程１０３）。
【０１２９】
この工程では、例えば次のようにする。まず、半導体チップ１の主面、すなわち、ボンディングパッド５が形成された面を、エラストマ２の接着材６ａが塗布された面に対向させる。
【０１３０】
続いて、半導体チップ１の主面上のボンディングパッド５と、フレキシブル配線基板３上のリード部３Ｌ1 との相対位置が一致するように、半導体チップ１とフレキシブル配線基板３との平面的な位置合わせを行う。
【０１３１】
その後、そのような位置合わせ状態を確保したまま、半導体チップ１の主面をエラストマ２の接着材塗布面に接触させることにより、半導体チップ１を接着材６ａによってエラストマ２に接着する。
【０１３２】
このように半導体チップ１をエラストマ２に接着した後、フレキシブル配線基板３のリード部３Ｌ1 と半導体チップ１のボンディングパッド５とをシングルボンディング法等によって接合する（工程１０４）。
【０１３３】
この工程では、例えば次のようにする。まず、半導体チップ１の主面をボンディングツール１０側に向けた状態とした後、図２０に示すように、ボンディングツール１０をリード部３Ｌ1 の先端上方に配置する。
【０１３４】
続いて、そのボンディングツール１０を半導体チップ１の主面側（図２０の下方向）に垂直に打ち下ろすことにより、リード部３Ｌ1 を図２１に示すように撓ませる。
【０１３５】
さらに、図２２に示すように、そのボンディングツール１０を、リード部３Ｌ1 の先端部がボンディングパッド５の上方に位置する程度までエラストマ２の側面側（図の左方向）に水平に移動させ、リード部３Ｌ1 をさらに撓ませた後、半導体チップ１の主面側に下降させ、リード部３Ｌ1 の先端とボンディングパッド５とを超音波熱圧着法等によって接合する。
【０１３６】
このようにしてフレキシブル配線基板３のリード部３Ｌ1 と半導体チップ１のボンディングパッド５とを接合した後、テープ３Ｔの開口部３Ｔ1 から露出する溝、すなわち、互いに対向するエラストマ２の側面と半導体チップ１の主面とで形成される溝内に封止樹脂７ｂをディスペンサ方式によって流し込む（工程１０５）。
【０１３７】
これにより、リード部３Ｌ1 、半導体チップ１の主面およびボンディングパッド５を被覆し、半導体集積回路装置の信頼性を向上させる。
【０１３８】
次いで、このような封止工程の後、この段階のフレキシブル配線基板３を構成する帯状のテープ３Ｔを、半導体チップ１の外周よりもやや外側の位置で切断することにより、ＣＳＰ形の半導体集積回路装置のパッケージ外形を形成する（工程１０６）。
【０１３９】
この段階で、半導体チップ１の側面およびエラストマ２の側面等を封止樹脂７ａで被覆しても良い。これにより、半導体集積回路装置の信頼性をさらに向上させることが可能となる。
【０１４０】
なお、配線基板３のバンプランド部３Ｌ2 に、はんだバンプ電極を設けないで、バンプランド部３Ｌ2 を露出させたままとする、いわゆるランドグリッドアレイ形の半導体集積回路装置の場合には、この段階で良否試験を行い組立工程を終了する。
【０１４１】
続いて、上記したテープ切断工程の後、例えばＰｂ−Ｓｎ合金等からなるはんだボールをフレキシブル配線基板３のバンプランド部３Ｌ2 に接合することにより、はんだバンプ電極３Ｂを形成する（工程１０７）。
【０１４２】
その後、このＣＳＰ形の半導体集積回路装置に対して所定の検査を行うことにより良否を判定する（工程１０８）。このようにして、ＣＳＰ形の半導体集積回路装置の組立工程を終了する。
【０１４３】
次に、本実施の形態１のＣＳＰ形の半導体集積回路装置をメモリカードに適用した場合を図２３および図２４に示す。
【０１４４】
メモリカード１１を構成するプリント配線基板１２上には、本実施の形態で説明した複数のＣＳＰ形の半導体集積回路装置１３と、例えば１つのＱＦＰ（Quad Flat Package ）形の半導体集積回路装置１４とが実装されている。
【０１４５】
各ＣＳＰ形の半導体集積回路装置１３には、例えばＤＲＡＭ、ＳＲＡＭ、マスクＲＯＭ（Read Only Memory）またはＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等のような記憶回路が形成されている。このＣＳＰ形の半導体集積回路装置１３のはんだバンプ電極３Ｂはプリント配線基板１２のランドと電気的に接続されている。
【０１４６】
なお、上記したいわゆるランドグリッドアレイ形の半導体集積回路装置の場合は、プリント配線基板１２のランド側に、はんだバンプ電極３Ｂ形成用のはんだボールを被着しておいても良い。
【０１４７】
また、ＱＦＰ形の半導体集積回路装置１４には、例えば各ＣＳＰ形の半導体集積回路装置の動作およびメモリカード１１の記憶回路全体の動作を制御するコントロール回路が形成されている。このＱＦＰ形の半導体集積回路装置１４のリード部１４ａはプリント配線基板１２のランドと電気的に接続されている。なお、コントロール回路は、メモリカード１１を装着する情報処理装置側に設けても良い。
【０１４８】
各ＣＳＰ形の半導体集積回路装置１３とＱＦＰ形の半導体集積回路装置１４とは、プリント配線基板に形成された上記ランドおよび配線を通じて電気的に接続されており、これによりメモリカード内に所定構成の記憶回路が形成されている。
【０１４９】
また、プリント配線基板１２の配線は、プリント配線基板１２の一短辺側に所定の間隔で規則的に配置された複数の端子１５と電気的に接続されている。この端子１５は、メモリカード１１の所定構成の記憶回路と、メモリカード１１を装着する情報処理装置のインターフェイス回路とを電気的に接続するための接続用の端子である。
【０１５０】
このメモリカード１１においては、メモリとして本実施の形態１のようなＣＳＰ形の半導体集積回路装置１３を用いているので、小形、軽量および薄形にすることができるとともに、メモリ容量の増大を推進することが可能となっている。
【０１５１】
このように本実施の形態１によれば、以下の効果を得ることが可能となる。
【０１５２】
(1).フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面におけるＡｕメッキ層の厚さと、バンプランド部３Ｌ2 のはんだボール側接合面におけるＡｕメッキ層の厚さとを変えたことにより、エージング検査等による高温放置後においても、パッド側接合面およびはんだボール側接合面の両方において、充分な接合強度を得ることが可能となる。
【０１５３】
(2).リード接合部およびバンプ接合部の各々に、各々の接合強度を下げることなく、必要最小限のＡｕメッキ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となる。
【０１５４】
(3).リード部３Ｌ1 のパッド側接合面において芯材部３ＬｂとＡｕメッキ層３ＬｍA1との間およびバンプランド部３Ｌ2 のはんだボール側接合面において芯材部３ＬｂとＡｕメッキ層３ＬｍA2との間に、Ｎｉメッキ層３ＬｍN1, ３ＬｍN2を設けたことにより、半導体集積回路装置の製造工程や実装工程等の熱処理に際して芯材部３ＬｂのＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを抑制することができるので、その各々の接合部の接合上の信頼性を向上させることが可能となる。
【０１５５】
(4).上記(1) 〜(3) により、信頼性の高い半導体集積回路装置を低コストで製造することが可能となる。
【０１５６】
（実施の形態２）
図２５は本発明の他の実施の形態である半導体集積回路装置の平面図、図２６は図２５のXXVI−XXVI線の断面図、図２７は図２５の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【０１５７】
本実施の形態２の半導体集積回路装置においては、図２５および図２６に示すように、フレキシブル配線基板３の配線３Ｌの形成されていないテープ３Ｔ面をエラストマ２に接触させるとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造を有している。これ以外は、前記実施の形態１と同じ構造になっている。
【０１５８】
この感光性絶縁膜１６は、例えばエポキシ、ポリスチロール、ポリイミド等を含む材料からなり、耐熱性があり、はんだに濡れない性質を有し、また、湿気や汚染による配線基板表面の劣化を防ぎ、さらに、フラックスや洗浄液にさらされることに耐え得る性質をもつものが好ましい。なお、この感光性絶縁膜１６には、例えば電子線等のような放射線の照射によって化学的、物理的性質が変化する高分子材料も含むとする。
【０１５９】
フレキシブル配線基板３の配線形成面側にエラストマ２を形成する構造の場合、その配線形成面上にエラストマ２を形成する際に、配線３Ｌと配線３Ｌとの間の隙間等にボイドが形成されてしまう場合がある。
【０１６０】
しかし、このボイドは、この半導体集積回路装置の製造工程や実装工程等における熱処理に際して膨張してしまい、フレキシブル配線基板３の変形、剥離あるいは破壊の原因となる場合がある。
【０１６１】
そこで、本実施の形態２においては、平坦なテープ３Ｔ上にエラストマ２を形成することにより、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時や実装時等の熱処理時におけるＣＳＰ形の半導体集積回路装置の信頼性を向上させることが可能となっている。
【０１６２】
また、テープ３Ｔに穿孔された開口部３Ｔ2 （図１、図２参照）を通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接続する構造の場合、その開口部３Ｔ2 をパンチ等のような機械的な加工方法で形成するので、開口径の下限に限界がありはんだバンプ電極３Ｂの寸法縮小を阻害するとともに、はんだバンプ電極３Ｂが微細になるにつれて開口部３Ｔ2 のアスペクト比（開口深さと開口径との比）が大きくなり、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も低下するおそれがある。
【０１６３】
そこで、本実施の形態２においては、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０１６４】
この場合、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 とを接続する開口部１６ａを微細加工が可能なフォトリソグラフィ技術によって形成するので、テープ３Ｔに形成する開口部３Ｔ2 （図１、図２参照）よりも小さな開口部１６ａを形成することが可能となっている。
【０１６５】
また、感光性絶縁膜１６はテープ３Ｔよりも薄く形成することができるので、開口部１６ａのアスペクト比の増大を防ぐことができ、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も向上させることが可能となっている。
【０１６６】
このような構造の半導体集積回路装置において、フレキシブル配線基板３の配線３Ｌに施すメッキ処理方法は、基本的に前記実施の形態１で述べたものと同じである。
【０１６７】
すなわち、図２７に示すように、配線３Ｌがパターン形成された帯状のテープ３Ｔの配線形成面上に感光性絶縁膜１６を塗布し、開口部１６ａをフォトリソグラフィ技術によって形成し、さらに硬化する。
【０１６８】
続いて、配線３Ｌがパターン形成された帯状のテープ３Ｔにおいてバンプランド部３Ｌ2 の露出面側に感光性絶縁膜１６を解して遮蔽板Ｍを密着させて被せる。
【０１６９】
すなわち、フレキシブル配線基板３の配線３Ｌにおいてバンプランド部３Ｌ2 およびリード部３Ｌ1 の非接合面側は遮蔽板Ｍで覆われ、フレキシブル配線基板３のリード部３Ｌ1 のパッド側接合面は遮蔽板Ｍから露出した状態となる。
【０１７０】
この状態で、フレキシブル配線３をメッキ浴に投入する。メッキ方法は、例えば電解メッキでも無電解メッキでも良い。すると、メッキ液は、遮蔽板Ｍで覆われたバンプランド部３Ｌ2 にはあまり接触されないのに対し、遮蔽板Ｍから露出しているリード部３Ｌ1 のはんだボール側接合面には効率的に接触するので、リード部３Ｌ1 のリード接合面に所望の厚さのＡｕメッキ層を形成することができる。
【０１７１】
その後、遮蔽板Ｍを取り外し、同様にしてＡｕメッキ処理をフレキシブル配線基板３に対して施す。ただし、このメッキ処理に際しては、フレキシブル配線基板３のバンプランド部３Ｌ2 に要求される厚さ分だけＡｕメッキ層が被着されるようにする。
【０１７２】
このようにＡｕメッキ処理を２回に分けて行うことにより、リード部３Ｌ1 のパッド側接合面には厚く、バンプランド部３Ｌ2 のはんだボール側接合面には薄い、各々に適した厚さのＡｕメッキ層を形成することが可能となっている。
【０１７３】
ただし、Ａｕメッキ層の形成方法は、これに限定されるものではなく種々変更可能であり、例えばはじめに配線３Ｌのリード部３Ｌ1 の表面およびバンプランド部３Ｌ2 のはんだボール接合面に薄いＡｕメッキ層を形成した後、バンプランド部３Ｌ2 の露出面側に遮蔽板Ｍを取り付けてリード部３Ｌ1 のパッド側接合面に厚いＡｕメッキ層を形成するようにしても良い。
【０１７４】
このように、本実施の形態２によれば、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となっている。
【０１７５】
(1).平坦なテープ３Ｔ上にエラストマ２を形成することにより、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時および実装時における半導体集積回路装置の破壊等を防止することが可能となる。
【０１７６】
(2).フレキシブル配線基板３上の配線３Ｌを感光性絶縁膜１６によって被覆したことにより、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 とを接続する開口部１６ａを微細加工が可能なフォトリソグラフィ技術によって形成することができるので、その開口部１６ａをテープ３Ｔの開口部よりも小さくすることが可能となる。したがって、はんだバンプ電極３Ｂの寸法縮小を推進することが可能となる。
【０１７７】
(3).フレキシブル配線基板３上の配線３Ｌをテープ３Ｔよりも薄く形成することが可能な感光性絶縁膜１６によって被覆したことにより、開口部１６ａのアスペクト比の増大を防ぐことができ、はんだバンプ電極３Ｂとバンプランド部３Ｌ2 との接合上の信頼性も向上させることが可能となる。
【０１７８】
(4).上記(1) 〜(3) により、ＣＳＰ形の半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。
【０１７９】
（実施の形態３）
図２８は本発明の他の実施の形態である半導体集積回路装置の平面図、図２９は図２８のXXIX−XXIX線の断面図である。
【０１８０】
本実施の形態３の半導体集積回路装置においては、図２８および図２９に示すように、半導体チップ１の主面の外周近傍に複数のボンディングパッド５が配置されている。半導体チップ１の主面上には、半導体チップ１の外形よりも小さい外形のフレキシブル配線基板３が、平面長方形状のエラストマ２を介して接合されている。
【０１８１】
フレキシブル配線基板３の外周からは半導体チップ１の外周方向に延びる複数のリード部３Ｌ1 が突出されており、そのリード部３Ｌ1 の先端部が半導体チップ１の主面上のボンディングパッド５と電気的に接続されている。
【０１８２】
また、フレキシブル配線基板３の主面上には、複数のはんだバンプ電極３Ｂが所定の距離を隔てて規則的に配置されている。各はんだバンプ電極３Ｂは、テープ３Ｔに穿孔された開口部３Ｔ1 を通じてフレキシブル配線基板３のバンプランド部３Ｌ2 と電気的に接続されている。
【０１８３】
また、エラストマ２およびフレキシブル配線基板３の外周側面には、封止樹脂７ａが被覆されており、これにより、半導体チップ１の主面、ボンディングパッド５およびリード部３Ｌ1 が被覆されている。
【０１８４】
このような構成以外は前記実施の形態１と同じである。したがって、本実施の形態３によれば、前記実施の形態１で得られた効果と同様の効果を得ることが可能となっている。
【０１８５】
（実施の形態４）
図３０は本発明の他の実施の形態である半導体集積回路装置の平面図、図３１は図３０のXXXI−XXXI線の断面図である。
【０１８６】
本実施の形態４の半導体集積回路装置は、図３０および図３１に示すように、基本的には前記実施の形態３で説明した構造と同じである。異なるのは、フレキシブル配線基板３の配線３Ｌの形成されていない面がエラストマ２と接触するようになっているとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造となっていることである。
【０１８７】
すなわち、本実施の形態４においては、前記実施の形態２と同様に、フレキシブル配線基板３の平坦なテープ３Ｔ上にエラストマ２を形成する構造となっている。
【０１８８】
また、本実施の形態４においては、前記実施の形態２と同様に、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０１８９】
したがって、本実施の形態４においては、前記実施の形態３で得られた効果の他に、前記実施の形態２で得られた効果を得ることが可能となっている。
【０１９０】
（実施の形態５）
図３２は本発明の他の実施の形態である半導体集積回路装置の平面図、図３３は図３２のXXXIII−XXXIII線の断面図である。
【０１９１】
本実施の形態５の半導体集積回路装置は、図３２および図３３に示すように、保護部材１７を有している。保護部材１７は、例えばＣｕ等のような熱伝導率の高い金属からなり、その一方の面における中央には、断面凹状の窪みが形成されており、その窪み内に半導体チップ１がその主面を図３３の下方に向けた状態で収められている。
【０１９２】
この半導体チップ１の裏面は接着材６ｃを介して保護部材１７の窪みの底面に接合されている。半導体チップ１の四側面は、その四側面を取り囲むように延在する保護部材１７の外周の脚部１７ａによって囲まれている。
【０１９３】
したがって、半導体チップ１の動作時に生じた熱を、半導体チップ１の裏面および側面から保護部材１７を通じて放散することも可能な構造となっている。
【０１９４】
半導体チップ１の主面は、保護部材１７からは露出されており、その主面高さが、保護部材１７の外周における脚部１７ａの上面高さとほぼ一致する程度に設定されている。この半導体チップ１の主面の外周近傍には、その外周に沿って複数のボンディングパッド５が配置されている。
【０１９５】
半導体チップ１の主面上には、ボンディングパッド形成領域が露出するように形成された平面四角形状のエラストマ２ａが接着材６ａを介して接着されている。
【０１９６】
また、保護部材１７の脚部１７ａ上には、その脚部１７ａ上面の形状に沿って形成された平面枠状のエラストマ２ｂが接着材６ｄを介して接着されている。なお、エラストマ２ａ, ２ｂは、例えば同時に形成されており、その上面の高さもほぼ同一となるように形成されている。
【０１９７】
このようなエラストマ２ａ, ２ｂ上には、フレキシブル配線基板３がそのテープ３Ｔ上に形成された配線３Ｌの形成面をエラストマ２ａ, ２ｂ側に向けた状態で接合されている。
【０１９８】
このフレキシブル配線基板３において半導体チップ１の四辺の位置には、半導体チップ１の外周のボンディングパッド５が露出するような比較的幅広の４つの開口部３Ｔ1 が形成されている。
【０１９９】
すなわち、フレキシブル配線基板３は、半導体チップ１の主面上に配置された矩形状部と、保護部材１７の脚部１７ａ上に配置された枠状部とで構成されており、その矩形状部が、その四隅から枠状部の内周の四隅に延びるテープ３Ｔによって繋がり支持される構造となっている。
【０２００】
フレキシブル配線基板３の矩形状部の外周からは配線３Ｌのリード部３Ｌ1 が突出されている。このリード部３Ｌ1 は、例えば断面略Ｓ字状に撓んだ状態で半導体チップ１の主面外周のボンディングパッド５と電気的に接続されている。
【０２０１】
また、フレキシブル配線基板３の矩形状部における配線３Ｌのバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。このフレキシブル配線基板３の矩形状部の主面上においては、はんだバンプ電極３Ｂが所定の距離を隔てて規則的に配置されている。
【０２０２】
一方、フレキシブル配線基板３の枠状部の内周からも配線３Ｌのリード部３Ｌ1 が突出されている。このリード部３Ｌ1 は、例えば断面略Ｓ字状に撓んだ状態で半導体チップ１の主面外周のボンディングパッド５と電気的に接続されている。このリード部３Ｌ1 のメッキ構造も前記実施の形態１と同じなので説明を省略する。
【０２０３】
また、フレキシブル配線基板３の枠状部における配線３Ｌのバンプランド部３Ｌ2 は、テープ３Ｔに穿孔された開口部３Ｔ2 を通じてはんだバンプ電極３Ｂと電気的に接続されている。バンプランド部３Ｌ2 のメッキ構造も前記実施の形態１と同じなので説明を省略する。
【０２０４】
このフレキシブル配線基板３の枠状部の主面上においては、はんだバンプ電極３Ｂが枠状部の外周に沿って規則的に配置されている。すなわち、半導体チップ１の外周よりも外側に配置されたフレキシブル配線基板３における枠状部の主面上にもはんだバンプ電極３Ｂが配置されている。
【０２０５】
これにより、フレキシブル配線基板３の矩形状部だけにはんだバンプ電極３Ｂを設けた場合に比べて配置可能なはんだバンプ電極３Ｂの数を増やすことができるので、この半導体集積回路装置の多ピン要求に対応することが可能な構造となっている。
【０２０６】
フレキシブル配線基板３の開口部３Ｔ1 から露出する溝部分には、封止樹脂７ｃが充填されている。これにより、半導体チップ１の主面、ボンディングパッド５およびリード部３Ｌ1 が被覆され、半導体集積回路装置の信頼性を向上させることが可能な構造となっている。
【０２０７】
このように、本実施の形態５によれば、前記実施の形態１で得られた効果の他に以下の効果を得ることが可能となっている。
【０２０８】
(1).半導体チップ１の外周の外側に配置されたフレキシブル配線基板３の枠状部上にもはんだバンプ電極３Ｂを配置することができるので、半導体集積回路装置の多ピン要求に対応することが可能となる。
【０２０９】
(2).半導体チップ１の外周に保護部材１７を設けたことにより、外部からの衝撃に強く、搬送性を向上させることが可能となる。
【０２１０】
(3).半導体チップ１の裏面を保護部材１７に接合し、半導体チップ１の側面を保護部材１７で取り囲む構造としたことにより、半導体チップ１の裏面および側面からも熱を逃がすことができるので、半導体集積回路装置の放熱性能を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性および寿命を向上させることが可能となる。
【０２１１】
（実施の形態６）
図３４は本発明の他の実施の形態である半導体集積回路装置の平面図、図３５は図３４のXXXV−XXXV線の断面図である。
【０２１２】
本実施の形態６の半導体集積回路装置は、図３４および図３５に示すように、基本的には前記実施の形態５で説明した構造と同じである。異なるのは、フレキシブル配線基板３の配線３Ｌの形成されていない面がエラストマ２と接触するようになっているとともに、テープ３Ｔ上の配線３Ｌを、例えばソルダーレジスト等のような感光性絶縁膜１６によって被覆する構造となっていることである。
【０２１３】
すなわち、本実施の形態６においては、前記実施の形態２と同様に、フレキシブル配線基板３の平坦なテープ３Ｔ上にエラストマ２を形成する構造となっている。
【０２１４】
また、本実施の形態６においては、前記実施の形態２と同様に、テープ３Ｔ上の配線３Ｌをテープ３Ｔよりも薄く形成することのできる感光性絶縁膜１６によって被覆し、その感光性絶縁膜１６にフォトリソグラフィ技術によって開口部１６ａを穿孔し、その開口部１６ａを通じてはんだバンプ電極３Ｂと配線３Ｌのバンプランド部３Ｌ2 とを接合させる構造となっている。
【０２１５】
したがって、本実施の形態６においては、前記実施の形態５で得られた効果の他に、前記実施の形態２で得られた効果を得ることが可能となる。
【０２１６】
（実施の形態７）
図３６は本発明の他の実施の形態である半導体集積回路装置の要部平面図、図３７は図３６のXXXVII−XXXVII線の断面図である。
【０２１７】
本実施の形態７においては、図３６および図３７に示すように、フレキシブル配線基板３の中央に、そのテープ３Ｔの上下面を貫通する開口部３Ｔ1 が穿孔されているとともに、その開口部３Ｔ1 に半導体チップ１がその主面を露出させた状態で収まりよく配置されている。この半導体チップ１は、その主面がテープ３Ｔの平坦面（非配線形成面）と対向する方向をむくように配置されている。
【０２１８】
このフレキシブル配線基板３のテープ３Ｔの裏面における外周近傍には、テープ３Ｔの外周に沿って延在する保護枠体１８ａが接着材６ｅを介して接着されている。これにより、フレキシブル配線基板３の変形等が防止されている。
【０２１９】
また、フレキシブル配線基板３のテープ３Ｔの主面には配線３Ｌが接着材６ｂによって接着されている。また、テープ３Ｔの主面には、例えばソルダーレジスト等のような感光性絶縁膜１６が堆積されており、これによって配線３Ｌが被覆されている。
【０２２０】
この配線３Ｌのリード部３Ｌ1 はフレキシブル配線基板３の内周から突出され、例えば断面略Ｓ字状に成形されて半導体チップ１の外周近傍のボンディングパッド５と電気的に接続されている。このリード部３Ｌ1 にも前記実施の形態１と同様なメッキ処理が施されている。
【０２２１】
また、配線３Ｌのバンプランド部３Ｌ2 は感光性絶縁膜１６に穿孔された微細な開口部１６ａを通じてはんだバンプ電極３Ｂと電気的に接続されている。このバンプランド部３Ｌ2 のバンプ接合面にも前記実施の形態１と同様なメッキ処理が施されている。はんだバンプ電極３Ｂは、フレキシブル配線基板３の主面上にその外周に沿って規則的に配置されている。
【０２２２】
フレキシブル配線基板３の開口部３Ｔには封止樹脂７ｄが充填されている。これにより、半導体チップ１は比較的しっかり固定される構造となっている。また、半導体チップ１の主面、側面、ボンディングパッド５およびリード部３Ｌ1 が被覆されており、半導体集積回路装置の信頼性を向上させることが可能な構造となっている。なお、図３６では図面を見易くするため封止樹脂７ｄを図示していない。
【０２２３】
このように本実施の形態７によれば、前記実施の形態１, ２で得られた効果と同様の効果を得ることが可能となる。
【０２２４】
（実施の形態８）
図３８は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２２５】
本実施の形態８の半導体集積回路装置は、図３８に示すように、基本的には前記実施の形態７で説明した構造とほぼ同じである。平面図は、前記実施の形態７で用いた図３６と同じである。
【０２２６】
異なるのは、半導体チップ１の主面の高さと、フレキシブル配線基板３の配線３Ｌの形成面の高さとがほぼ同一に設定されており、配線３Ｌのリード部３Ｌ1 が平坦な状態で半導体チップ１の主面上のボンディングパッド５と電気的に接続されていることである。
【０２２７】
すなわち、リード部３Ｌ1 に撓みが形成されていない。ただし、リード部３Ｌ1 のリード接合面およびバンプランド部３Ｌ2 のバンプ接合面には前記実施の形態１で説明したのと同様のメッキ処理が施されている。
【０２２８】
したがって、本実施の形態８でも前記実施の形態１, ２で得られた効果と同様の効果を得ることが可能となる。
【０２２９】
（実施の形態９）
図３９は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２３０】
本実施の形態９の半導体集積回路装置は、図３９に示すように、基本的には前記実施の形態７で説明した構造とほぼ同じである。バンプ電極形成面側の平面図は、前記実施の形態７で用いた図３６と同じである。異なるのは、次の点である。
【０２３１】
第１に、半導体チップ１の主面の高さと、フレキシブル配線基板３の配線３Ｌの形成面の高さとがほぼ同一に設定されており、配線３Ｌのリード部３Ｌ1 が平坦な状態で半導体チップ１の主面上のボンディングパッド５と電気的に接続されていることである。
【０２３２】
すなわち、リード部３Ｌ1 に撓みが形成されていない。ただし、リード部３Ｌ1 のリード接合面およびバンプランド部３Ｌ2 のバンプ接合面には前記実施の形態１で説明したのと同様のメッキ処理が施されている。
【０２３３】
第２に、半導体チップ１の裏面が接着材６ｆによって放熱板１９に接合されており、半導体チップ１で生じた熱を半導体チップ１の裏面から放散することが可能な構造となっていることである。
【０２３４】
放熱板１９は、例えばＣｕ等のような熱伝導率の高い金属からなる。また、接着材６ｆは、例えば放熱性および耐熱性を有する接着材料からなる。
【０２３５】
放熱板１９の外周面とテープ３Ｔの非バンプ電極形成面との間には、テープ３Ｔの平面形状とほぼ同形の保護枠体１８ｂが半導体チップ１の側面を取り囲むように設置されている。この保護枠体１８ｂは、接着材６ｇによって放熱板１９と接合されている。
【０２３６】
保護枠体１８ｂは、例えば放熱板１９と同じ材料からなる。これは、半導体チップ１で生じた熱を放散させる機能を持たせたこと、放熱板１９との接合性を考慮したこと、熱発生時等の放熱板１９との接合上の信頼性を考慮したこと等からである。また、接着材６ｇも、例えば放熱性および耐熱性を有する接着材料からなる。
【０２３７】
なお、半導体チップ１の主面およびリード部３Ｌ1 は封止樹脂７ｄによって被覆されており、これによって半導体集積回路装置の信頼性が向上される構造となっている。
【０２３８】
このように、本実施の形態９においては、前記実施の形態１, ２で得られた効果の他に、以下の効果を得ることが可能となる。
【０２３９】
(1).半導体チップ１を保護枠体１８ｂおよび放熱板１９と取り囲む構造としたことにより、外部からの衝撃に強く、搬送性を向上させることが可能となる。
【０２４０】
(2).半導体チップ１の裏面を放熱板１９に接合し、半導体チップ１の側面を放熱性の高い保護枠体１８ｂで取り囲む構造としたことにより、半導体チップ１の裏面および側面からも熱を逃がすことができるので、半導体集積回路装置の放熱性能を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性および寿命を向上させることが可能となる。
【０２４１】
（実施の形態１０）
図４０は本発明の他の実施の形態である半導体集積回路装置の要部平面図、図４１は図４０のXXXXI −XXXXI 線の断面図、図４２〜図４４は図４０の半導体集積回路装置の製造工程中における要部断面図である。
【０２４２】
本実施の形態１０においては、図４０および図４１に示すように、半導体チップ１の主面の最上層に形成されたパッシベーション膜４ｂの開口部４ｂ1 において、リード部３Ｌ1 の先端側に位置する開口端が、前記実施の形態１の場合よりもボンディングパッド５から離間する方向に後退して形成されている。
【０２４３】
これ以外の構成は前記実施の形態１と同じである。なお、図４１の配線３Ｌにはメッキ構造は図示していないが、前記実施の形態１と同様のメッキ処理が施されている。
【０２４４】
この半導体集積回路装置では、リード部３Ｌ1 とボンディングパッド５とをボンディングツールによって接合する場合に、前記実施の形態１で説明したように、リード部３Ｌ1 を、半導体チップ１の主面に接するすれすれの位置まで打ち下ろした後、その打ち下ろし方向とは垂直な方向にずらし、さらに、ボンディングパッド５上で打ち下ろすようにしている。
【０２４５】
このため、１回目の打ち下ろしの際に、リード部３Ｌ1 のパッド側接合面が半導体チップ１の主面に接触してしまう場合があり、そのために、パッシベーション膜４ｂや半導体チップ１にダメージを与えたり、リード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させたりするおそれがある。
【０２４６】
そこで、本実施の形態１０においては、半導体チップ１の主面の最上層に形成されたパッシベーション膜４ｂの開口部４ｂ1 においてリード部３Ｌ1 の先端側の開口端部を、リード接合工程においてリード部３Ｌ1 を半導体チップ１の主面側に打ち下ろした際にそのリード部３Ｌ1 が半導体チップ１の主面上のパッシベーション膜４ｂに接触しない程度に、ボンディングパッド５から離間する方向に後退させて形成されている。
【０２４７】
ここで、前記実施の形態１においては、パッシベーション膜４ａの開口部４ａ1 の端部からパッシベーション膜４ｂの開口部４ｂ1 の端部までの長さが、例えば２５μｍ程度である。
【０２４８】
また、ボンディングツールの押圧面の寸法は、ボンディングパッド５と同等またはそれよりも若干小さい。ボンディングパッド５のサイズは、例えば１００μｍ×１００μｍ程度である。
【０２４９】
したがって、製品によって変わるので一概には言えないが、本実施の形態１０におけるパッシベーション膜４ａの開口部４ａ1 の端部からパッシベーション膜４ｂの開口部４ｂ1 の端部までの長さＬは、例えば１２５μｍ程度が好ましい。
【０２５０】
次に、本実施の形態１０の半導体集積回路装置におけるリード部３Ｌ1 とボンディングパッド５とのボンディング処理工程を図４２〜図４４によって説明する。なお、図４２〜図４４においても配線３Ｌにはメッキ構造を図示していないが、前記実施の形態１と同様のメッキ処理が施されている。
【０２５１】
まず、半導体チップ１の主面をボンディングツール１０側に向けた後、図４２に示すように、ボンディングツール１０をリード部３Ｌ1 の先端上方に配置する。
【０２５２】
続いて、そのボンディングツール１０を半導体チップ１の主面側（図４２の下方向）に垂直に打ち下ろすことにより、リード部３Ｌ1 を図４３に示すように撓ませる。
【０２５３】
この際、このリード部３Ｌ1 の下方にはパッシベーション膜４ｂがないので、例えばパッシベーション膜４や半導体チップ１にダメージを与えたり、リード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させたりする等、リード部３Ｌ1 がパッシベーション膜４ｂに接触することに起因する問題も生じない。
【０２５４】
続いて、そのボンディングツール１０を、リード部３Ｌ1 の先端部がボンディングパッド５の上方に位置する程度までエラストマ２の側面側（図４３の左方向）に水平に移動させた後、ボンディングツール１０を半導体チップ１の主面側に下降させ、図４４に示すように、リード部３Ｌ1 の先端とボンディングパッド５とを超音波熱圧着法等によって接合する。
【０２５５】
このように、本実施の形態１０によれば、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となる。
【０２５６】
(1).半導体チップ１主面の最上層におけるパッシベーション膜４ｂの開口部４ｂ1 においてリード部３Ｌ1 の先端側の開口端部を、ボンディングパッド５から離間する方向に後退させたことにより、リード接合工程においてリード部３Ｌ1 を半導体チップ１の主面側に打ち下ろした際、そのリード部３Ｌ1 がパッシベーション膜４ｂに接触しないようにすることが可能となる。
【０２５７】
(2).上記(1) により、リード接合工程時にリード部３Ｌ1 が半導体チップ１の主面側にダメージを与える問題を回避することが可能となる。
【０２５８】
(3).上記(1) により、リード接合工程時にリード部３Ｌ1 のパッド側接合面にパッシベーション膜４ｂの成分が付着しボンディング性を劣化させる問題を回避することができるので、リード部３Ｌ1 とボンディングパッド５との接合上の信頼性を向上させることが可能となる。
【０２５９】
(4).上記(1) 〜(3) により、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０２６０】
（実施の形態１１）
図４５は本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【０２６１】
図４５に示す本実施の形態１１の半導体集積回路装置の構造は、前記実施の形態２の半導体集積回路装置の構造とほぼ同一である。異なるのは、フレキシブル配線基板３のテープ３Ｔの裏面と、エラストマ２との間に第２層目の配線３Ｌが設けられていることである。
【０２６２】
この第２層目の配線３Ｌは、例えば電源電圧または接地電圧等のような基準電圧用の配線であり、テープ３Ｔの裏面の全面を被覆するように形成されている。したがって、テープ３Ｔにおいて第２層目の配線３Ｌの形成面には第２層目の配線３Ｌによる凹凸は形成されない。すなわち、フレキシブル配線基板３がエラストマ２と接触する面は平坦になっている。
【０２６３】
このため、エラストマ２の形成時にフレキシブル配線基板３とエラストマ２との間にボイドが形成されるのを防止することができるので、製造時および実装時等の熱処理時におけるＣＳＰ形の半導体集積回路装置の破壊等を防止すことが可能となっている。
【０２６４】
第２層目の配線３Ｌは、テープ３Ｔおよび感光性絶縁膜１６に穿孔された開口部２０を通じてはんだバンプ電極３Ｂと電気的に接続されている。
【０２６５】
なお、開口部２０において第１層目の配線３Ｌが接する部分には絶縁膜２１が設けられており、はんだバンプ電極３Ｂと第１層目の配線３Ｌとが絶縁されている。
【０２６６】
第２層目の配線３Ｌの芯材部は、例えばＣｕ等からなり、第２層目の配線３Ｌとボンディングパッド５とを接続するリード部の表面およびバンプランド部のバンプ接合面には、前記実施の形態１と同様のメッキ処理が施されている。
【０２６７】
したがって、本実施の形態１１においては前記実施の形態１，２で得られた効果の他に、以下の効果を得ることが可能となる。
【０２６８】
(1).フレキシブル配線基板３の配線層を２層としたことにより、配線の引き回しの自由度を向上させることができるので、フレキシブル配線基板３の配線設計の容易性を向上させることが可能となる。
【０２６９】
(2).フレキシブル配線基板３の配線層を２層とし、一方の配線層を、例えば電源電圧または接地電圧等のような基準電圧用のベタ配線層としたことにより、他方の配線層の配線３Ｌで生じるノイズを低減することができるので、半導体集積回路装置の動作信頼性を向上させることが可能となる。
【０２７０】
（実施の形態１２）
図４６は本発明の他の実施の形態である半導体集積回路装置の要部断面図、図４７（ａ）, （ｂ）は図４６の半導体集積回路装置のフレキシブル配線における配線の断面状態を模式的に示した説明図、図４８はフレキシブル配線基板のリード部におけるクラックを説明するための説明図である。
【０２７１】
本実施の形態１２においては、図４６および図４７に示すように、リード部３Ｌ1 のリード接合部側の表面部分およびバンプランド部３Ｌ2 のはんだボール側接合面のみにＮｉメッキ層３ＬｍN1, ３ＬｍN2が形成されている。これ以外は、前記実施の形態１の半導体集積回路装置の構成と同一である。
【０２７２】
リード部３Ｌ1 の表面全てにＮｉメッキ層を形成した構造の場合、Ｎｉメッキ層が硬く脆い性質を有するために、図４８に示すように、リード部２２の屈曲部において、その曲率半径が小さくなるとクラック２３が生じる場合がある。なお、図４８において符号の２４はＮｉメッキ層を示し、符号の２５はＡｕメッキ層を示し、符号の２６は配線の芯材部を示している。
【０２７３】
しかし、リード部３Ｌ1 におけるＮｉメッキ層を全く無くしてしまうと、半導体集積回路装置の製造工程や実装工程時の熱処理において、リード部３Ｌ1 の芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2側に拡散する結果、リード接合部およびバンプ接合部の接合強度が劣化する問題が生じる場合がある。
【０２７４】
そこで、本実施の形態１２においては、リード部３Ｌ1 のリード接合部の表面部分およびバンプランド部３Ｌ2 の上面にはＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成するが、それ以外のリード部３Ｌ1 にはＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成しない構造とした。
【０２７５】
なお、図４７（ａ）はリード部３Ｌ1 のリード接合部の断面状態を模式的に示し、図４７（ｂ）はリード部３Ｌ1 の屈曲部の断面状態を模式的に示している。
【０２７６】
これにより、リード部３Ｌ1 の屈曲部においてクラックが入る問題を防ぐことができるとともに、熱処理時にリード接合部やバンプ接合部において芯材部３Ｌｂを構成するＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを防ぐことができる構造となっている。
【０２７７】
このように、本実施の形態１２においては、前記実施の形態１で得られた効果の他に、以下の効果を得ることが可能となっている。
【０２７８】
(1).リード部３Ｌ1 のリード接合部の表面部分およびバンプランド部３Ｌ2 の上面にのみＮｉメッキ層３ＬｍN1, ３ＬｍN2を形成したことにより、リード部３Ｌ1 の屈曲部においてクラックが入る問題を防ぐことができるとともに、熱処理時にリード接合部やバンプ接合部において芯材部３ＬｂのＣｕがＡｕメッキ層３ＬｍA1, ３ＬｍA2に拡散するのを防ぐことが可能となる。
【０２７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態１〜１２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２８０】
例えば前記実施の形態７においては、半導体チップの外周近傍にボンディングパッドを設ける構造に適用した場合について説明したが、これに限定されるものではなく、半導体チップの主面中央にボンディングパッドを配置する構造にも適用できる。
【０２８１】
また、前記実施の形態８, ９においては、フレキシブル配線基板の配線を感光性絶縁膜で被覆し、その感光性絶縁膜に穿孔された開口部を通じて配線のバンプランド部とはんだバンプ電極とを接合する構造とした場合について説明したが、これに限定されるものではなく、例えば前記実施の形態１で説明したように、フレキシブル配線基板において、テープの一方の面に配線を形成し、これに対向するテープの他方の面にはんだバンプ電極を設け、その配線のバンプランド部とはんだバンプ電極とをテープに穿孔された開口部を通じて電気的に接続する構造としても良い。この場合、半導体チップは、その主面がテープの配線形成面と対向する方向をむくように配置される。
【０２８２】
また、前記実施の形態１〜１２においては、金メッキ層およびＮｉメッキ層等のような金属層を電解メッキ処理方法または無電解メッキ処理方法によって形成した場合について説明したが、これに限定されるものではなく、例えばスパッタリング法または蒸着法によって配線の芯材部上に被着しても良い。
【０２８３】
以上の説明では主として本発明者によってなされた発明をＢＧＡ形の半導体集積回路装置に適用した場合について説明したが、これに限定されるものではなく、例えば配線基板にはんだバンプ電極を設けておかないで、バンプランド部を露出させておく、いわゆるランドグリッドアレイ形の半導体集積回路装置等に適用することも可能である。
【０２８４】
また、本発明を有する半導体集積回路装置をメモリカードに適用した場合について説明したが、それに限定されるものではなく、例えば携帯電話、携帯形計算機あるいは大形計算機等に適用できる。
【０２８５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０２８６】
(1).本発明によれば、配線基板の配線のリード部において半導体チップの外部端子との接合面におけるＡｕ層の厚さと、配線基板の配線のランド部においてはんだバンプ電極との接合面におけるＡｕ層の厚さとを変えたことにより、高温放置後においても、そのリード部の接合面およびランド部の接合面の両方において、充分な接合強度を得ることができ、接合上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【０２８７】
(2).本発明によれば、配線基板の配線のリード部において半導体チップの外部端子との接合面および配線基板の配線のランド部においてはんだバンプ電極との接合面の各々に、その各々の接合強度を下げることなく、必要最小限のＡｕ層を形成することができるので、高価なＡｕの使用量を最小限に抑えることができ、半導体集積回路装置の製造コストを下げることが可能となる。したがって、信頼性の高い半導体集積回路装置を低コストで製造することが可能となる。
【０２８８】
(3).配線基板の配線のリード部において半導体チップの外部端子との接合面および配線基板の配線のランド部においてはんだバンプ電極との接合面の各々において、配線の芯材部とＡｕ層との間にバリア金属層を設けたことにより、半導体集積回路装置の製造工程や実装工程等の熱処理に際して芯材部の構成原子がＡｕ層に拡散するのを抑制することができるので、その各々の接合部の接合上の信頼性を向上させることが可能となる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の平面図である。
【図２】図１のII−II線の断面図である。
【図３】図１の半導体集積回路装置の要部平面図である。
【図４】図３のIV−IV線の断面図である。
【図５】配線基板の配線の各接合面に形成された金層の厚さと各接合部における接合強度劣化率との関係を示すグラフ図である。
【図６】図１の半導体集積回路装置の配線基板における配線のメッキ構造の一例を示す半導体集積回路装置の要部断面図である。
【図７】図６の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図８】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図９】図８の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１０】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１１】図１０の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１２】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１３】図１２の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１４】図１の半導体集積回路装置のリード部におけるメッキ構造の他の一例を示す半導体集積回路装置の要部断面図である。
【図１５】図１４の半導体集積回路装置の配線におけるリード部の接合面とバンプ電極の接合面のメッキ構造を模式的に示す説明図である。
【図１６】図１の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【図１７】図１の半導体集積回路装置の組立工程を説明するための説明図である。
【図１８】図１の半導体集積回路装置の弾性構造体の形成工程で用いるマスクの平面図である。
【図１９】図１の半導体集積回路装置の弾性構造体の形成工程の説明図である。
【図２０】図１の半導体集積回路装置のリードの接続工程の説明図である。
【図２１】図１の半導体集積回路装置の図２０に続くリードの接続工程の説明図である。
【図２２】図１の半導体集積回路装置の図２１に続くリードの接続工程の説明図である。
【図２３】図１の半導体集積回路装置の適用例の説明図である。
【図２４】図１の半導体集積回路装置の適用例の説明図である。
【図２５】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図２６】図２５のXXVI−XXVI線の断面図である。
【図２７】図２５の半導体集積回路装置の配線基板におけるメッキ処理方法を説明するための説明図である。
【図２８】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図２９】図２８のXXIX−XXIX線の断面図である。
【図３０】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３１】図３０のXXXI−XXXI線の断面図である。
【図３２】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３３】図３２のXXXIII−XXXIII線の断面図である。
【図３４】本発明の他の実施の形態である半導体集積回路装置の平面図である。
【図３５】図３４のXXXV−XXXV線の断面図である。
【図３６】本発明の他の実施の形態である半導体集積回路装置の要部平面図である。
【図３７】図３６のXXXVII−XXXVII線の断面図である。
【図３８】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図３９】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４０】本発明の他の実施の形態である半導体集積回路装置の要部平面図である。
【図４１】図４０のXXXXI −XXXXI 線の断面図である。
【図４２】図４０の半導体集積回路装置の製造工程中における要部断面図である。
【図４３】図４０の半導体集積回路装置の図４２に続く製造工程中における要部断面図である。
【図４４】図４０の半導体集積回路装置の図４３に続く製造工程中における要部断面図である。
【図４５】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４６】本発明の他の実施の形態である半導体集積回路装置の要部断面図である。
【図４７】（ａ）および（ｂ）は図４６の半導体集積回路装置のフレキシブル配線における配線の断面状態を模式的に示した説明図である。
【図４８】フレキシブル配線基板のリード部におけるクラックを説明するための説明図である。
【符号の説明】
１ 半導体チップ
２，２ａ，２ｂ エラストマ（弾性構造体）
２Ａ エラストマ形成材料
３ フレキシブル配線基板（配線基板）
３Ｔ テープ（基板基材）
３Ｌ 配線
３Ｌ1 リード部
３Ｌ2 バンプランド部
３Ｌ3 メッキ電流供給用の配線
３ＬｍA1 金メッキ層（第１の金層）
３ＬｍA2 金メッキ層（第２の金層）
３ＬｍN1 ニッケルメッキ層
３ＬｍN2 ニッケルメッキ層
３ＬｍP1 パラジウムメッキ層
３Ｂ はんだバンプ電極
４ パッシベーション膜
４ａ パッシベーション膜
４ａ1 開口部
４ｂ パッシベーション膜
４ｂ1 開口部
５ ボンディングパッド（外部端子）
６ａ〜６ｇ 接着材
７ａ〜７ｄ 封止樹脂
８ｍ メタルマスク
８ｍ1 開口部
９ スキージ
１０ ボンディングツール
１１ メモリカード
１２ プリント配線基板
１３ ＣＳＰ形の半導体集積回路装置
１４ ＱＦＰ形の半導体集積回路装置
１５ 端子
１６ 感光性絶縁膜（絶縁膜)
１６ａ 開口部
１７ 保護部材
１７ａ 脚部
１８ａ, １８ｂ 保護枠体
１９ 放熱板
２０ 開口部
２１ 絶縁膜
２２ リード部
２３ クラック
２４ ニッケルメッキ層
２５ 金メッキ層
２６ 芯材部
Ｍ 遮蔽板
Ｚ 絶縁膜
Claims (5)
- 配線基板に形成された配線のリード部を半導体チップの主面上の外部端子と電気的に接続させ、かつ、前記配線基板に形成された配線のランド部をはんだバンプ電極と電気的に接続させてなる半導体集積回路装置であって、
（ａ）前記外部端子はアルミニウムを主成分とする材料からなり、
（ｂ）前記はんだバンプ電極は錫を主成分とする材料からなり、
（ｃ）前記リード部と前記外部端子との接合面に形成される第１の金層の厚さが０．８μｍ以上に形成され、前記ランド部と前記はんだバンプ電極との接合面に形成される第２の金層の厚さが０を除く０．５μｍ以下に形成され、
（ｄ）前記配線の芯材部が銅を主成分とする材料からなり、
（ｅ）前記配線の芯材部と、前記第１の金層および第２の金層との間であり、かつ前記リード部における前記外部端子との接合領域および前記はんだバンプ電極との接合領域にのみ、ニッケル層が形成されていることを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、前記半導体チップの主面と、前記配線基板との間に弾性構造体を設け、前記配線基板のリード部を撓ませた状態で前記半導体チップの主面の外部端子に電気的に接続したことを特徴とする半導体集積回路装置。
- 請求項１記載の半導体集積回路装置において、前記第１の金層の厚さを０.８μｍ〜３μｍとしたことを特徴とする半導体集積回路装置。
- 請求項１記載の半導体集積回路装置において、前記第１の金層と前記外部端子との間には、Ａｕ５Ａｌ２合金が形成されていることを特徴とする半導体集積回路装置。
- 請求項１記載の半導体集積回路装置において、前記第２の金層と前記はんだバンプ電極との間には、ＡｕＳｎ４合金が形成されていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6663896A JP4094074B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6663896A JP4094074B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005227725A Division JP2005322948A (ja) | 2005-08-05 | 2005-08-05 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260536A JPH09260536A (ja) | 1997-10-03 |
| JP4094074B2 true JP4094074B2 (ja) | 2008-06-04 |
Family
ID=13321652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6663896A Expired - Lifetime JP4094074B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4094074B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11528809B2 (en) * | 2012-09-28 | 2022-12-13 | Tahoe Research, Ltd. | Method for orienting solder balls on a BGA device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458645B1 (ko) * | 1997-11-25 | 2005-02-23 | 삼성테크윈 주식회사 | 비지에이용리드프레임 |
| JP2915888B1 (ja) | 1998-01-28 | 1999-07-05 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100340060B1 (ko) * | 1998-06-02 | 2002-07-18 | 박종섭 | 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조 |
| JP3952129B2 (ja) | 1999-02-18 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 |
| JP3606785B2 (ja) | 2000-05-26 | 2005-01-05 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP2002015296A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
| JP4812296B2 (ja) * | 2004-12-24 | 2011-11-09 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
| WO2006040847A1 (ja) * | 2004-10-14 | 2006-04-20 | Ibiden Co., Ltd. | プリント配線板及びプリント配線板の製造方法 |
| JP4794154B2 (ja) * | 2004-10-14 | 2011-10-19 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4679139B2 (ja) * | 2004-12-24 | 2011-04-27 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP5066783B2 (ja) * | 2004-10-14 | 2012-11-07 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP4917979B2 (ja) | 2007-07-09 | 2012-04-18 | 半導体特許株式会社 | 半導体装置及びその製造方法 |
| JP5372346B2 (ja) | 2007-07-18 | 2013-12-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP2009026861A (ja) | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5543063B2 (ja) | 2007-12-27 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
| JP5543071B2 (ja) | 2008-01-21 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置およびこれを有する半導体モジュール |
-
1996
- 1996-03-22 JP JP6663896A patent/JP4094074B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11528809B2 (en) * | 2012-09-28 | 2022-12-13 | Tahoe Research, Ltd. | Method for orienting solder balls on a BGA device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260536A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4094074B2 (ja) | 半導体集積回路装置 | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| JP4895054B2 (ja) | 電子部品の実装方法 | |
| KR100209993B1 (ko) | 필름 캐리어 반도체 장치 | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6927156B2 (en) | Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon | |
| US7510912B2 (en) | Method of making wirebond electronic package with enhanced chip pad design | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| US9263374B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US20010008304A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6627979B2 (en) | Semiconductor package and fabrication method of the same | |
| US9230937B2 (en) | Semiconductor device and a manufacturing method thereof | |
| JP2005322948A (ja) | 半導体集積回路装置 | |
| JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| US6689637B2 (en) | Method of manufacturing a multi-chip semiconductor package | |
| JP3495300B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008098285A (ja) | 半導体装置 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09162330A (ja) | 半導体集積回路装置 | |
| CN109727949B (zh) | 一种硅片封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |