JP5066783B2 - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents
多層プリント配線板及び多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP5066783B2 JP5066783B2 JP2004300697A JP2004300697A JP5066783B2 JP 5066783 B2 JP5066783 B2 JP 5066783B2 JP 2004300697 A JP2004300697 A JP 2004300697A JP 2004300697 A JP2004300697 A JP 2004300697A JP 5066783 B2 JP5066783 B2 JP 5066783B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- alloy
- thickness
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
また、半田ペースト内に気泡が形成され、その気泡が半田バンプの破裂などを引き起こしたり、そのままペースト内に残留することにより、電気接続性を行う半田バンプとしての機能が低下してしまうこともあった。
そのために半田パッド内の金属間、半田バンプと半田バンプ間での強度、耐食性を改善する必要がある。
本願発明における複合層とは、Ni層、Ni合金層あるいはNi層、中間層、貴金属層を示している。
これらの複合層が半田パッド上の導体回路上に設けられて、該複合層上に、リフローなどを経て、半田バンプが形成される。それにより、半田パッド上には、複合層(Ni層−Ni合金層)−半田層(半田バンプ)という構造となる。ここで、Ni合金層が、半田層との密着性を向上させることができるのである。つまり、Ni合金層が剛性を高めるため、引張りに対する耐性が高められるのである。その結果として、ピール強度を向上させることができるのである。
このNi合金層は、その大きさに関わりなく、引張りに対する耐性が高められるのである。つまり、この場合には、半田パッドの大きさに関わりなく、Ni合金層は、ピール強度を向上させることができるのである。
これらの複合層を設け、該複合層上に、リフローして半田バンプを設けると、中間層及び貴金属層は、半田側に拡散してしまう。そのため、ニッケル層と半田バンプとの界面に、Niと半田組成金属からなるNi合金層が形成されるのである。
ここで、Ni合金層が、半田層との密着性を向上させることができるのである。つまり、Ni合金層が剛性を高めるため、引張りに対する耐性が高められるのである。その結果として、ピール強度を向上させることができるのである。
このNi合金層は、その大きさに関わりなく、引張りに対する耐性が高められるのである。つまり、この場合には、半田パッドの大きさに関わりなく、Ni合金層は、ピール強度を向上させることができるのである。
ここで、平均厚みを1.0μm未満にする。あるいは、平均厚みが2.5μmを越えると、Ni合金層として剛性は確保されるが、上記のNi合金層の厚みの範囲内にあるものと比べて、剛性が劣るため、引っ張り強度も劣ってしまうのである。
ここで、Pd層は、Ni拡散を抑制しNi合金層の形成を阻害する働きを持つ。
このため、Pd層の厚みが0.01μm未満では、Ni拡散を十分に抑制し得ず、Ni合金層の厚みを厚くしやすいのである。この場合、Ni合金層の平均厚みが2.5μmを越えてしまいやすく、そのために、Ni合金層の剛性が向上されにくくなるのである。
反対に、Pd層厚みが0.2μmを越えると、Ni拡散が抑制されるので、Ni合金層の形成が阻害されるため、Ni合金層の厚みを薄くしやすいのである。この場合、Ni合金層の平均厚みが0.01μm未満になりやすく、そのために、Ni合金層の剛性が向上されにくくなるのである。
特に、Pd層の厚みは、0.03〜0.15μmであることがより望ましい。この範囲内にすることにより、局所的な厚みのばらつきになったとしても、Pd層の厚みが、0.01〜0.2μmの範囲内となるからである。そのために、形成されたNi合金層が上述の所望の範囲内にすることをしやすく、そのために、Ni合金層としての剛性を高めやすいのである。
ここで、Pd層のPの含有量が2%未満あるいは、Pd層のPの含有量が7%を越えると、Pd層を均一にNi層に被覆できず、Pd層にポーラスが残る。Ni合金層の厚くなりやすくなり、その結果として形成されたNi合金層は、その機能を果たすことができるが、より剛性を向上させにくくなるのである。その端的な例として、Ni合金層の平均厚みが2.5μmを越えてしまうことがある。
図9(A)は、適量のPを含有する場合を示している。ここでは、Pd膜の形成には、無電解めっき処理により行われ、そのめっき液には還元剤として次亜リン酸系の薬液を用いる。その一例として、次亜リン酸ナトリウム(NaH2PO2)を用いる。まず、次亜リン酸イオン(H2PO2 −)63がニッケル層上に吸着される(図9(A)中(1))。次に、Niが触媒となり、次亜リン酸イオンに脱水素分解(H2PO2 −+2H→Pd+2H+)を起こさせる。この脱水素分解により発生した水素原子65は、Ni表面に吸着され活性化される(図9(A)中(2))。めっき浴中のPdイオン(Pd2+)がNi表面の水素から電子をもらいPd金属に還元(Pd2++2H→Pd+2H+)される(図9(A)中(3))。析出したPd金属が触媒になって、Ni表面に同じメカニズムでPdが析出していく(図9(A)中(4))。ここで、Pd−PのPは還元剤である次亜リン酸が共析出したものである。次亜リン酸がNiを触媒活性する働きがあるためNi表層上で選択性なくめっき、即ち、緻密なPd層を形成することができる。さらに、このとき、次亜リン酸の濃度を調整することにより、Pd層である皮膜内に、Pの含有量を調整することができるのである。
ここで、耐食層は、Au、Ag、Pt等の貴金属、又は、Snの中から少なくとも1種類以上で形成されるのがよい。これらの金属を用いるとNi合金層の形成が助長されるからである。
また、同一金属で置換めっき、無電解めっきあるいは置換めっき、無電解めっきによって2段階を経て耐食層を形成してもよい。それにより、下層のNi層の影響を受けることのない金属膜を形成できて、耐食性が向上され、半田バンプの形状、機能の低下などの影響を抑えることができるのである。
二成分系半田としては、Sn/Pb、Sn/Sb、Sn/Ag、Sn/Cu、Sn/Znなどである。また、三成分系半田としては、Sn/Ag/Cu、Sn/Ag/Sb、Sn/Cu/Pb、Sn/Sb/Cu、Sn/Ag/In、Sn/Sb/In、Sn/Ag/Bi、Sn/Sb/Bi等を用いることができるのである。これら三成分系半田としては、三成分が10wt%以上となるものでもよいし、主となる2つの成分で95wt%以上を占めて、残で1成分からなる半田であってもよい(例えば、Sn、Agの合計が97.5wt%、残がCuとなる三成分系半田)。
また、これ以外にも四成分以上からなる多成分系半田を用いてもよい。多成分系半田としては、例えば、Sn/Ag/Cu/Sb、Sn/Ag/Cu/Bi等がある。α線量を調整した半田を用いてもよい。
半田の成分とNiと合金を形成し得るものであれば、用いることができる。このNi合金層により、剛性が高められ、その結果として、半田のピール強度を向上させることができるのである。
その中でもNi−SnからなるNi合金層であることが望ましい。この合金にすることで剛性が高められるのである。また、Ni−Sn−Cu、Ni−Sn−Ag、Ni−Sn−Sb、Ni−Sn−Bi、Ni−Sn−ZnなどであるNi合金層であってもよい。これらの合金層でも半田のピール強度を向上させることができるのである。
また、これらの半田の融点としては、150〜350℃の間であることが望ましい。半田の融点が150℃未満であっても、逆に、半田の融点が350℃以上であっても、Ni合金層の形成しにくい場合がある。つまり、温度が低くてもNi合金が形成されにくいし、温度が高いとNiが分離してしまうので、Ni合金となりにくくなるからである。それ故に、上記の温度のものであれば、Ni合金が形成されやすいのである。
粗化層の形成方法としては、Cu−Ni−Pからなる合金層などの無電解めっき形成する方法、第二銅錯体と有機酸塩によってエッチングによって形成する方法や酸化還元によって形成する方法がある。場合によっては粗化層をSn、Znなどによって被覆してもよい。
ソルダーレジスト層としては、種々の樹脂を使用でき、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂、熱硬化性樹脂の一部に(メタ)アクリル化した樹脂、これらの2種類以上用いた樹脂複合体であってもよい。樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フェノキシ樹脂、オレフィン樹脂などである。
ソルダーレジスト層の形成には、予め粘度を調整してワニス上にしたものを塗布する。あるいは半硬化状態(Bステージ)にしたフィルム状にしたものを貼り付ける。もしくは、塗布した後に、フィルムを貼り付ける方法などによって行われてもよい。また、異なる2種類以上の樹脂により、複数層で形成してもよい。
特に、ソルダーレジスト層に開口を設けて半田バンプを形成する場合には、「ノボラック型エポキシ樹脂もしくはノボラック型エポキシ樹脂のアクリレート」からなり、「イミダゾール硬化剤」を硬化剤として含むものが好ましい。
上記イミダゾール硬化剤は、25℃で液状であることが望ましい。液状であれば均一混合できるからである。
このような液状イミダゾール硬化剤としては、1-ベンジル−2-メチルイミダゾール(品名:1B2MZ )、1-シアノエチル−2-エチル−4-メチルイミダゾール(品名:2E4MZ-CN)、4-メチル−2-エチルイミダゾール(品名:2E4MZ )を用いることができる。
上記ソルダーレジストの硬化前組成物は、溶媒としてグリコールエーテル系の溶剤を使用することが望ましい。
このような組成物を用いたソルダーレジスト層は、遊離酸素が発生せず、銅パッド表面を酸化させない。また、人体に対する有害性も少ない。
CH3O-(CH2CH2O) n −CH3 (n=1〜5)
このグリコールエーテル系の溶媒は、ソルダーレジスト組成物の全重量に対して10〜40wt%がよい。
以上説明したようなソルダーレジスト組成物には、その他に、各種消泡剤やレベリング剤、耐熱性や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、解像度改善のために感光性モノマーなどを添加することができる。
例えば、レベリング剤としてはアクリル酸エステルの重合体からなるものがよい。また、開始剤としては、チバガイギー製のイルガキュアI907、光増感剤としては日本化薬製のDETX−Sがよい。
さらに、ソルダーレジスト組成物には、色素や顔料を添加してもよい。配線パターンを隠蔽できるからである。この色素としてはフタロシアニングリーンを用いることが望ましい。
その一例として、半田パッドから露出した導体回路上に無電解めっきにてNiを含有した金属層を形成させる。めっき液の組成の例として硫酸ニッケル4.5g/l、次亜リン酸ナトリウム25g/l、クエン酸ナトリウム40g/l、ホウ酸12g/l、チオ尿素0.1g/l(PH=11)がある。脱脂液により、ソルダ−レジスト層開口部、表面を洗浄し、パラジウムなどの触媒を開口部に露出した導体部分に付与し、活性化させた後、めっき液に浸漬し、ニッケルめっき層を形成させた。
A.層間樹脂絶縁層の樹脂フィルムの作製
ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微粉砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO2 球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で44〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図2(A))。まず、この銅張積層板30Aをドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に下層導体回路34とスルーホール36を形成した(図2(B))。
このようにして、スルーホール36や下層導体回路非形成部に形成された樹脂充填材40の表層部および下層導体回路34の表面を平坦化し、樹脂充填材と下層導体回路の側面とが粗化面を介して強固に密着し、またスルーホール36の内壁面と樹脂充填材40とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材の表面と下層導体回路の表面とが略同一平面となる。
〔無電解めっき水溶液〕
NiSO4 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α′−ビピリジル 100 mg/l
ポリエチレングリコール(PEG) 0.10 g/l
〔無電解めっき条件〕
34℃の液温度で40分
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
めっきレジスト54の非形成部に、厚さ20μmの電解銅めっき膜56を形成した(図4(C))。
(15)上記(6)〜(14)の工程を繰り返すことにより、さらに上層の導体回路158、バイアホール160を有する層間絶縁層150を形成し、多層配線板を得た(図5(B))。
そして、さらに、100℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが20μmのソルダーレジストパターン層14を形成した。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
実施例1−1では、半田バンプを構成する半田として、Cu1wt%、Ag2wt%、Sn97wt%合金を用いた。そして、Pd層の厚みを0.034μm、P含有量を4.5wt%とすることで、Cu−Ni−Sn合Au層の平均厚みを2μmにした。この実施例1−1のニッケル層、Cu−Ni−Sn合金層、半田の電子顕微鏡写真を図11に示す。図中で、下側がニッケル層で、上側が半田、ニッケル層と半田層の界面に介在しているのがCu−Ni−Sn合金層である。
実施例1−2では、実施例1−1と同じ半田合金を用いた。そして、Pd層の厚みを0.126μm、P含有量を4.5wt%とすることで、Cu−Ni−Sn合金層の平均厚みを1.9μmにした。この実施例1−2のニッケル層、Cu−Ni−Sn合金層、半田の電子顕微鏡写真を図12に示す。
比較例1−1では、実施例1−1と同じ半田合金を用いた。そして、Pd層を介在させずNi層の上にAu層を設けた。Cu−Ni−Sn合金層の平均厚みは3.0μmになった。この比較例1−1のニッケル層、Cu−Ni−Sn合金層、半田の電子顕微鏡写真を図13に示す。この写真からも、Pd層を設けない比較例では、実施例1−1及び実施例1−2と比べて、Cu−Ni−Sn合金層が厚く、かつ、不均一になっていることが分かる。
比較例1−2では、実施例1−1と同じ半田合金を用いた。そして、Pd層の厚みを0.283μm、P含有量を4.5wt%とすることで、Cu−Ni−Sn合金層の平均厚みを3.5μmにした。この比較例1−2のニッケル層、Cu−Ni−Sn合金層、半田の電子顕微鏡写真を図14に示す。この写真からも、Pd層を必要以上に厚くした比較例1−2では、実施例1−1及び実施例1−2と比べて、Cu−Ni−Sn合金層が厚くなっていることが分かる。
比較例1−3では、実施例1−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を8wt%にした。この結果、Cu−Ni−Sn合金層の平均厚みが4.0μmになった。このことから、P含有量が7%を越えると、Cu−Ni−Sn合金層の厚みが厚くなることが分かった。
比較例1−4では、実施例1−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を1wt%にした。この結果、Cu−Ni−Sn合金層の平均厚みが4.2μmになった。このことから、P含有量が2%を下回ると、Cu−Ni−Sn合金層の厚みが厚くなることが分かった。
比較例1−5では、実施例1−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量4.5wt%にした。但し、比較例1−5では、Pd層の上にAu層を設けなかった。この結果、Cu−Ni−Sn合金層の平均厚みが5.2μmになった。このことから、耐食層を設けないとCu−Ni−Sn合金層の厚みが厚くなることが分かった。
実施例1及び比較例1の半田バンプにピール試験を加えた結果を図15中に示す。
ここでは、150℃で1000時間置いた後に3Kgf/mmを加え、半田バンプが破断した内で、Ni層と半田パンプとの界面で破断が生じた場合を不良品としている。このことから、Pd層の厚みを0.01〜0.2μmにすることで、界面で100%の信頼性が得られることが明らかになった。
上述した実施例1では、半田バンプを構成する半田として、Cu1wt%、Ag2wt%、Sn97wt%合金を用いた。これにより、Ni層と半田バンプ界面にCu−Ni−Sn合金層を形成した。これに対して、実施例2では、半田としてSn95wt%、Ni5wt%合金を用いる。これにより、Ni層と半田バンプ界面にNi−Sn合金層を形成した。
実施例2−1では、Pd層の厚みを0.03μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを2μmにした。
実施例2−2では、実施例2−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを1.7μmにした。
比較例2−1では、実施例2−1と同じ半田合金を用いた。そして、Pd層を介在させずNi層の上にAu層を設けた。Ni−Sn合金層の平均厚みは2.7μmになった。この結果からPd層を設けないと合金層が厚くなることが分かった。
比較例2−2では、実施例2−1と同じ半田合金を用いた。そして、Pd層の厚みを0.27μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを3.8μmにした。この結果から、Pd層を必要以上厚くすると合金層が厚くなることが分かった。
比較例2−3では、実施例2−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を8wt%にした。この結果、Ni−Sn合金層の平均厚みが4.0μmになった。このことから、P含有量が7%を越えると、Ni−Sn合金層の厚みが厚くなることが分かった。
比較例2−4では、実施例2−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を1wt%にした。この結果、Ni−Sn合金層の平均厚みが4.2μmになった。このことから、P含有量が2%を下回ると、Ni−Sn合金層の厚みが厚くなることが分かった。
比較例2−5では、実施例2−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量4.5wt%にした。但し、比較例1−5では、Pd層の上にAu層を設けなかった。この結果、Ni−Sn合金層の平均厚みが5.2μmになった。このことから、耐食層を設けないとNi−Sn合金層の厚みが厚くなることが分かった。
実施例2及び比較例2の半田バンプにピール試験を加えた結果を図17中に示す。
実施例1と同様に150℃で1000時間置いた後に3Kgf/mmを加え、半田バンプが破断した内で、Ni層と半田パンプとの界面で破断が生じた場合を不良品としている。この結果から、Pd層の厚みを0.01〜0.2μmにすることで、界面で100%の信頼性が得られることが明らかになった。
上述した実施例1では、半田バンプを構成する半田として、Cu1wt%、Ag2wt%、Sn97wt%合金を用いた。これにより、Ni層と半田バンプ界面にCu−Ni−Sn合金層を形成した。これに対して、実施例3では、半田としてSn95wt%、Pb5wt%合金を用いる。これにより、Ni層と半田バンプ界面にNi−Sn合金層を形成した。
実施例3−1では、Pd層の厚みを0.03μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを2μmにした。
実施例3−2では、実施例3−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを1.7μmにした。
比較例3−1では、実施例3−1と同じ半田合金を用いた。そして、Pd層を介在させずNi層の上に金層を設けた。Ni−Sn合金層の平均厚みは2.7μmになった。この結果からPd層を設けないと合金層が厚くなることが分かった。
比較例3−2では、実施例3−1と同じ半田合金を用いた。そして、Pd層の厚みを0.27μm、P含有量を4.5wt%とすることで、Ni−Sn合金層の平均厚みを3.8μmにした。この結果から、Pd層を必要以上厚くすると合金層が厚くなることが分かった。
比較例3−3では、実施例3−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を8wt%にした。この結果、Ni−Sn合金層の平均厚みが4.0μmになった。このことから、P含有量が7%を越えると、Ni−Sn合金層の厚みが厚くなることが分かった。
比較例3−4では、実施例3−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量を1wt%にした。この結果、Ni−Sn合金層の平均厚みが4.2μmになった。このことから、P含有量が2%を下回ると、Ni−Sn合金層の厚みが厚くなることが分かった。
比較例3−5では、実施例3−1と同じ半田合金を用いた。そして、Pd層の厚みを0.13μm、P含有量4.5wt%にした。但し、比較例1−5では、Pd層の上にAu層を設けなかった。この結果、Ni−Sn合金層の平均厚みが5.2μmになった。このことから、耐食層を設けないとNi−Sn合金層の厚みが厚くなることが分かった。
実施例3及び比較例3の半田バンプにピール試験を加えた結果を図19中に示す。
実施例1と同様に150℃で1000時間置いた後に3Kgf/mmを加え、半田バンプが破断した内で、Ni層と半田パンプとの界面で破断が生じた場合を不良品としている。この結果から、Pd層の厚みを0.01〜0.2μmにすることで、界面で100%の信頼性が得られることが明らかになった。
70 ソルダーレジスト層
70a 開口
72 ニッケル層
73 パラジウム層
74 金層
75 合金層
76U、76D 半田バンプ
Claims (1)
- ソルダーレジスト層の一部が開口された半田パッドが形成され、該半田パッドから露出した導体回路の表層には複合層が施された外部接続用の半田パッド構造を備える多層プリント配線板であって、
前記複合層は、銅めっきから成る前記導体回路の表層から、Ni層、Pd層で構成される中間層、Au層で構成される耐食層の順番に形成されてから成り、
前記Pd層のリンの含有量は、2〜7wt%であり、厚みは0.01〜0.2μmであ
り、
前記導体回路の表層にはエッチングにより粗化層が形成され、前記粗化層の平均粗度(Ra)は、0.02〜7μmであることを特徴とする多層プリント配線板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300697A JP5066783B2 (ja) | 2004-10-14 | 2004-10-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
PCT/JP2005/004558 WO2006040847A1 (ja) | 2004-10-14 | 2005-03-15 | プリント配線板及びプリント配線板の製造方法 |
US11/576,987 US7943861B2 (en) | 2004-10-14 | 2005-03-15 | Printed wiring board and method for manufacturing printed wiring board |
TW094115550A TW200612797A (en) | 2004-10-14 | 2005-05-13 | PCB and method for manufacturing PCB |
US12/494,948 US8156646B2 (en) | 2004-10-14 | 2009-06-30 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300697A JP5066783B2 (ja) | 2004-10-14 | 2004-10-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011087592A Division JP2011146742A (ja) | 2011-04-11 | 2011-04-11 | 多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114706A JP2006114706A (ja) | 2006-04-27 |
JP5066783B2 true JP5066783B2 (ja) | 2012-11-07 |
Family
ID=36382972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300697A Active JP5066783B2 (ja) | 2004-10-14 | 2004-10-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066783B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006040847A1 (ja) | 2004-10-14 | 2006-04-20 | Ibiden Co., Ltd. | プリント配線板及びプリント配線板の製造方法 |
JP4794154B2 (ja) * | 2004-10-14 | 2011-10-19 | イビデン株式会社 | 多層プリント配線板の製造方法 |
US7595553B2 (en) | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
KR20080042012A (ko) * | 2006-11-08 | 2008-05-14 | 산요덴키가부시키가이샤 | 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기 |
US8309856B2 (en) | 2007-11-06 | 2012-11-13 | Ibiden Co., Ltd. | Circuit board and manufacturing method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4094074B2 (ja) * | 1996-03-22 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JPH11121529A (ja) * | 1997-10-15 | 1999-04-30 | Sumitomo Metal Smi Electron Devices Inc | Icパッケージ用の半田ボールパッド及びその製造方法 |
JP2000022027A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 半導体装置、その製造方法およびパッケージ用基板 |
JP3465014B2 (ja) * | 1999-06-01 | 2003-11-10 | シプレイ・ファーイースト株式会社 | パッケージ介挿基板及びその製造方法 |
JP3692272B2 (ja) * | 2000-01-27 | 2005-09-07 | 京セラ株式会社 | 配線基板 |
JP4054169B2 (ja) * | 2000-08-11 | 2008-02-27 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープ |
JP3866503B2 (ja) * | 2000-10-18 | 2007-01-10 | 株式会社東芝 | 半導体装置 |
JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
JP4794154B2 (ja) * | 2004-10-14 | 2011-10-19 | イビデン株式会社 | 多層プリント配線板の製造方法 |
-
2004
- 2004-10-14 JP JP2004300697A patent/JP5066783B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006114706A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1802186B1 (en) | Printed circuit board | |
TWI387424B (zh) | Multilayer printed wiring board | |
EP2209358A1 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
WO2006040847A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP5066783B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP3437451B2 (ja) | Icチップ実装用プリント配線板およびその製造方法 | |
JP4812296B2 (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP4036564B2 (ja) | プリント配線板の製造方法 | |
JP4679139B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4566335B2 (ja) | 多層プリント配線板 | |
JP4869461B2 (ja) | プリント配線板 | |
JP4794154B2 (ja) | 多層プリント配線板の製造方法 | |
JP2002204057A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP2011146742A (ja) | 多層プリント配線板の製造方法 | |
JP4514308B2 (ja) | 多層プリント配線板の製造方法 | |
JP2001024322A (ja) | プリント配線板およびその製造方法 | |
JP4521947B2 (ja) | 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法 | |
JP4666332B2 (ja) | 多層プリント配線板の製造方法 | |
JP4748889B2 (ja) | 多層プリント配線板の製造方法 | |
JP4321913B2 (ja) | プリント配線板 | |
JP4484350B2 (ja) | プリント配線板の製造方法 | |
JP4518660B2 (ja) | 多層プリント配線板の製造方法 | |
JP4859301B2 (ja) | 樹脂充填用マスク | |
JP4439044B2 (ja) | プリント配線板、ポリオレフィン系樹脂組成物およびプリント配線板の製造方法 | |
JP3995794B2 (ja) | 無電解めっき用接着剤およびプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5066783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |