TWI387424B - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board Download PDF

Info

Publication number
TWI387424B
TWI387424B TW095149141A TW95149141A TWI387424B TW I387424 B TWI387424 B TW I387424B TW 095149141 A TW095149141 A TW 095149141A TW 95149141 A TW95149141 A TW 95149141A TW I387424 B TWI387424 B TW I387424B
Authority
TW
Taiwan
Prior art keywords
hole
conductor
directly under
layer
region
Prior art date
Application number
TW095149141A
Other languages
English (en)
Other versions
TW200742524A (en
Inventor
Kariya Takashi
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200742524A publication Critical patent/TW200742524A/zh
Application granted granted Critical
Publication of TWI387424B publication Critical patent/TWI387424B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

多層印刷佈線板
本發明係關於一種安裝IC晶片等半導體元件之多層印刷佈線板，尤其係關於可抑制於高頻率區域之錯誤動作之半導體元件安裝基板。
作為習知之半導體元件安裝基板，有如增層式(build up)基板，該增層式基板係於形成有通孔導體之核心基板上，將絕緣層與導體電路交替積層而成者(參照日本專利特開2002－374066)。
習知技術之相關上述半導體元件安裝用之多層印刷佈線板，存在有當將尺寸較大、且電極數多之3 GHz以上之高速驅動的IC晶片安裝於基板上時，安裝後之IC晶片易於產生錯誤動作的問題。
因此，本發明之目的在於提供一種所安裝之IC晶片難以產生錯誤動作之半導體元件安裝用之多層印刷佈線板。
即，本發明為一種多層印刷佈線板，係：於具有通孔導體之核心基板上，形成有將導體電路與絕緣性樹脂層交替積層而成之增層式佈線層，且於該增層式佈線層之表層上具有用於搭載IC晶片等半導體元件(以下僅稱為「IC晶片」)之安裝部者，其中，使配設於安裝上述IC晶片之區域正下方之區域的通孔導體之間距，小於配設於其他區域之通孔導體之間距。
本發明中，所安裝之IC晶片之構成主要具有處理器核心部分與記憶體部分，且可使配設於處理器核心部正下方區域之通孔導體之間距，小於配設於處理器核心部以外之區域的通孔導體之間距(窄間距)。
再者，本發明中，所謂「通孔導體」係定義為，將形成於核心基板或者印刷佈線板之表面及背面之導體層予以電性連接之導體層，不僅包括於貫通核心基板或者印刷佈線板之全層的貫通孔的內壁面上形成導體層之類型，亦包含在該貫通孔內使金屬鍍敷等完全填充之類型。
本發明中，當將配設於構成IC晶片之處理器核心部正下方之IC晶片搭載用的焊墊數設為Bc，將配設於處理器核心部正下方區域之通孔導體數設為Tc，將連接於IC晶片之電極之全體焊墊數設為Bp，並將全部通孔導體數設為Tp時，可依如下之關係式所示之方式配置IC晶片搭載用焊墊與通孔導體；Bc/Tc<Bp－Bc/Tp－Tc。
又，本發明中，當將配設於IC晶片之處理器核心部正下方區域之通孔導體的間距設為Pc，將配設於IC晶片安裝區域之正下方區域中的處理器核心部以外之部分的正下方區域的通孔導體之間距設為Pm，並將配設於IC晶片安裝區域以外之區域的通孔導體之間距設為Ps時，可將通孔導體之配置密度設為以如下關係式所示者；Pc<Pm≦Ps
即，可依如下方式配設通孔導體：通孔導體之配置密度自IC晶片之處理器核心部正下方之區域，向處理器核心部以外之部分的正下方區域逐漸減小。
又，本發明中，可將配設於處理器核心部正下方之區域之通孔導體的間距Pc設為125~250 μ m，又，可將配設於IC晶片之正下方且處理器核心部以外之部分的正下方區域的通孔導體之間距Pm，設為150~600 μ m之間距，進而，可將配設於IC晶片之正下方區域以外之區域的通孔導體的間距Ps設為200~600 μ m。
又，本發明中，可以如下方式配設通孔導體及焊墊：使配設於構成IC晶片之處理器核心部正下方區域之通孔導體的間距Pc、與配設於處理器核心部正下方之焊墊之間距一致。
進而，本發明中，上述核心基板係將導體電路與絕緣性樹脂層交替積層於核心材上而成之多層核心基板，且當將設置於上述多層核心基板內部之導體電路之厚度設為T，將設置於多層核心基板表面上之導體電路之厚度設為t時，設為T≧1.5t。
根據本發明之多層印刷佈線板，藉由將配設於IC晶片正下方區域之通孔導體之間距，設為小於配設於IC晶片正下方以外之區域之通孔導體的間距，即，設為窄間距，則由於使電源用通孔導體與接地用通孔導體間之間距成為窄間距，故可減小互感。其結果，可抑制向IC晶片之處理器核心部供給電源的延遲，從而IC晶片難以產生錯誤動作。
又，處理器核心對IC晶片之錯誤動作產生較大影響，因此使配設於處理器核心部正下方之通孔導體之間距，小於配設於處理器核心部以外之通孔導體之間距，將可有效地防止IC晶片之錯誤動作。
以下，參照隨附圖式，說明本發明之多層印刷佈線板之具體實施形態。
本發明之半導體元件安裝用之多層印刷佈線板之一實施形態，係如圖1所示，形成有複數個貫通核心基板30之通孔導體36，且於該核心基板30上形成有增層式佈線層BW(buildup wiring)，該增層式佈線層BW係將導體電路與絕緣性樹脂層交替積層而成，且於該增層式佈線層BW之表層上具有用於搭載IC晶片80等半導體元件之安裝部者，其特徵為，使配設於安裝IC晶片80之區域正下方的通孔導體之間距，小於位於IC晶片安裝區域以外之其他區域、亦即位於IC晶片安裝區域外側之周邊區域之通孔導體的間距。
如此，藉由將配設於IC晶片安裝區域正下方之通孔導體之間距，設為窄於配設於其他區域之通孔導體之間距，而使連接於IC晶片80之電源電極的電源用通孔導體、與連接於IC晶片80之接地電極的接地用通孔導體間之間距變窄，故可使互感變小。其結果，可抑制向IC晶片80之處理器核心部80a供給電源之延遲，而IC晶片80難以產生錯誤動作。此時，較理想係將電源用通孔導體及接地用通孔導體配置為格子狀或交錯狀，並將電源用通孔導體與接地用通孔導體鄰接配置。
本發明之實施形態中，安裝於基板上之IC晶片80之構成主要含有處理器核心部分80a與記憶體部分，較理想係，將配設於處理器核心部80a正下方區域之通孔導體之間距，設為小於配設於記憶體部分等之處理器核心部以外之部分80b區域的通孔導體之間距(窄間距)。
因處理器核心對IC晶片80之錯誤動作產生較大影響，故若僅使處理器核心部80a正下方之通孔導體成為窄間距，則可將電源無延遲地供給至處理器核心部80a，從而可抑制錯誤動作。又，安裝IC晶片80之印刷佈線板之尺寸，通常為IC晶片80尺寸之1.2~7倍左右。於此種印刷佈線板中，當將處理器核心部80a以外之區域之通孔間距設為大於處理器核心部80a正下方之通孔間距時，則可遍及印刷佈線板之大致整表而配置通孔，故可增大印刷佈線板之強度。因此，印刷佈線板之翹曲等變小，故使IC晶片80之安裝良率、及IC晶片安裝後之連接可靠性提高。
又，本發明之實施形態中，當將配設於構成IC晶片80之處理器核心部80a正下方之焊墊數設為Bc，將配設於處理器核心部80a正下方之區域之通孔導體數設為Tc，將全體焊墊數設為Bp，並將全體通孔導體數設為Tp時，較佳係以下述關係式所示之方式配置焊墊與通孔導體；Bc/Tc<Bp-Bc/Tp-Tc。
因將焊墊數與通孔數之關係設為Bc/Tc<Bp-Bc/Tp-Tc，故可使處理器核心部80a正下方之通孔間距維持為窄間距之狀態，可使相對於焊墊數之通孔數減少。因此，可減少貫通電源用導體層之接地用通孔導體(連接於IC晶片之接地電極的通孔導體)、或減少自電源用導體層之接地用通孔導體延伸出之導體電路，故可增大電源用導體層之面積或者體積。其結果，電源用導體層之電阻變小，故可無延遲地向IC晶片80供給電源。
又，本發明之實施形態中，當將配設於IC晶片80之處理器核心部80a正下方區域的通孔導體的間距設為Pc，將配設於IC晶片80安裝區域之正下方區域中的與處理器核心部80a正下方以外之部分80b對應的通孔導體之間距設為Pm，並將配設於安裝IC晶片80之區域以外之通孔導體之間距設為Ps時，可將通孔導體之配置密度設為如下關係式所示者；Pc<Pm≦Ps
即，較理想係以如下方式配設通孔導體：使通孔導體之配置密度自IC晶片80之處理器核心部80a正下方之區域，朝向處理器核心部80a正下方以外之區域逐漸減小。
例如，可將配設於處理器核心部80a正下方區域之通孔導體之間距Pc設為125~250 μm，又，可將配設於IC晶片80之正下方區域中的與處理器核心部80a正下方以外之部分80b對應之通孔導體之間距Pm設為150~600 μm間距，進而，可將配設於IC晶片80之正下方以外區域之通孔導體的間距Ps設為200~600 μm。
其原因在於：需要電源之IC晶片80之處理器核心部80a正下方為窄間距，故可向IC晶片80順利地供給電源。而且，因其以外之區域為相對較寬之間距，故可增大印刷佈線板之強度。
又，本發明之實施形態中，較理想係以如下方式配設通孔導體及焊墊：使配設於構成IC晶片80之處理器核心部80a正下方區域的通孔導體之間距Pc、與配設於處理器核心部80a正下方之焊墊之間距Bc一致。
其原因在於因可縮短佈線長度，故可進一步抑制向IC晶片80供給電源之延遲。
進而，本發明之實施形態中，上述核心基板30由多層核心基板形成，該多層核心基板係將導體電路與絕緣性樹脂層交替積層於核心材上而成，且當將設置於上述多層核心基板內部之導體電路之厚度設為T，設置於多層核心基板表面之導體電路之厚度設為t時，較理想係使T≧1.5t。
其原因在於，將設置於多層核心基板內部之導體電路使用作為電源用導體層16P或接地用導體層16E之情形時，因導體電路之厚度較厚，故成為低電阻，使電源供給變得順利。
本發明之實施形態中，作為用於核心基材之絕緣性樹脂基材，較理想係使用選自玻璃布環氧樹脂基材、玻璃布雙順丁烯二醯亞胺三嗪樹脂基材、玻璃布聚苯醚樹脂基材、芳族聚醯胺不織布－環氧樹脂基材、及芳族聚醯胺不織布－聚醯亞胺樹脂基材之硬質基材，更佳係玻璃布環氧樹脂基材。
較理想係將上述絕緣性樹脂基材之厚度設為30~800 μ m左右。其理由為，當厚度未滿30 μ m時，則剛性不充分，當厚度超過800 μ m時，則佈線長度變長，不利於電源供給。
形成於該絕緣性樹脂基材之兩面上之導體電路，較佳係如下所述般形成：對通孔導體用貫通孔進行鍍敷填充後，對貼附於絕緣性樹脂基材之兩面上之金屬箔及形成於其上之鍍敷層進行蝕刻處理。
將形成於上述絕緣性樹脂基材之兩面上之導體電路的厚度設為10~40 μ m左右。其理由為，當厚度未滿10 μ m時，於使用作為電源用導體層或接地用導體層之情形時，將成為高電阻，另一方面，當厚度超過40 μ m時，形成於基板上之增層式佈線層之平坦性將變差。
以上述絕緣性樹脂基材及金屬箔所構成之基板，尤其可使用藉由將預浸體以及銅箔進行積層並加熱壓製而獲得之單面敷銅積層板，該預浸體係使環氧樹脂含浸於玻璃布中做成B階段者。此種基板係於對銅箔進行蝕刻後之處理中，佈線圖案或通孔位置不會偏移，位置精度優良。
本發明之實施形態中，較理想係，通孔導體係於藉由鑽孔加工或者雷射加工而形成貫通孔之後，藉由對該等貫通孔填充金屬鍍敷而形成。
再者，為了提高雷射加工時之照射雷射光之吸收效率，較理想係預先對絕緣性樹脂基板上之金屬箔實施公知之黑化處理。
使用雷射於上述絕緣性樹脂基材上形成通孔導體用貫通孔之方法，有如：直接雷射法，係藉由照射雷射而同時對金屬箔與絕緣性樹脂基材進行穿孔；保形法，係藉由蝕刻而將相當於金屬箔貫通孔之金屬箔部分除去後，藉由照射雷射而對絕緣性樹脂基材進行穿孔，本發明中可使用其中任一種。
較理想係，上述雷射加工藉由脈衝振盪型二氧化碳雷射加工裝置而進行，其加工條件可設為例如，脈衝寬度為3~15 μ s，發射次數在2~30之範圍內。
再者，為了除去藉由照射雷射而形成之貫通孔之側面上所殘留的樹脂殘渣，而進行去汙處理。該去汙處理可藉由酸或者氧化劑(例如鉻酸、高錳酸)之藥液處理等濕式處理、或者氧電漿放電處理、電暈放電處理、紫外線雷射處理或準分子雷射處理等之乾式處理而進行。
自該等去汙處理方法中選擇何種方法，須根據絕緣基材之種類、厚度、通孔導體用貫通孔之開口徑、雷射照射條件等，並考慮預測殘留之汙跡量而進行選擇。
本發明之實施形態中，於在上述貫通孔進行鍍敷填充而形成通孔導體時，首先係可藉由通常之無電解鍍敷處理於貫通孔內壁上形成無電解鍍敷膜後，實施通常之電解鍍敷處理，而於貫通孔之內壁面上形成鍍敷金屬層，或者對貫通孔內進行完全之鍍敷填充。
上述無電解鍍敷或者電解鍍敷，較佳係例如銅、錫、銀、各種焊錫、銅/錫、銅/銀等之金屬鍍敷，特佳為無電解銅鍍敷或者電解銅鍍敷。
藉由於上述貫通孔之內壁面上形成鍍敷金屬層而形成通孔導體之情形時，係於將樹脂組成物等填充於貫通孔內後使其乾燥，視需要以使導體電路表面及通孔導體之焊盤表面露出之方式，對覆蓋有樹脂組成物之基板表面進行研磨、平坦化後，進行加熱硬化處理使填充用樹脂組成物硬化而作成樹脂填充材層。
本發明之實施形態中，較理想係，於作為核心基板之絕緣性樹脂基材之兩面上所形成的導體電路為藉由對導體層進行蝕刻處理而形成，該導體層係於通孔導體形成之同時所形成。
該導體電路之形成步驟，首先係將感光性乾膜抗蝕劑貼附於上述導體層之表面後，沿著既定電路圖案進行曝光、顯影處理而形成抗蝕阻劑，對未形成有抗蝕阻劑之部分的導體層進行蝕刻，而作成包含電極墊之導體電路圖案。
上述處理步驟中，作為蝕刻液，可使用選自硫酸－過氧化氫、過硫酸鹽、氯化銅、氯化鐵水溶液中之至少1種水溶液。
又，作為對上述導體層進行蝕刻而形成導體電路之預處理，為了易於形成精細圖案，可預先對導體層之整個表面進行蝕刻而使其厚度變薄為1~10 μ m，更佳2~8 μ m左右。
較理想係，將此種印刷佈線板作為核心基板，並於該核心基板上藉由通常方法而將導體層與樹脂絕緣層交替積層而形成增層式佈線層，以此形成多層印刷佈線板，且將多層印刷佈線板之最外側導體層之一部分，以既定間距形成於凸塊連接用焊墊上，並且於該等焊墊上形成焊錫凸塊。
以下，參照實施例對本發明之多層印刷佈線板進行更詳細之說明。
(實施例1) A.貫通孔填充用樹脂組成物之製備
將100重量份之雙酚F型環氧單體(油化Shell公司製、分子量：310、YL983U)、170重量份之表面塗佈有矽烷偶合劑且平均粒徑為1.6 μ m、最大粒子之直徑為15 μ m以下之SiO2 球狀粒子(Adtec公司製、CRS 1101－CE)以及1.5重量份之勻化劑(Sannopco公司製Pellenore S4)放入容器中，進行攪拌混合，藉此製備黏度於23±1℃下為44~49 Pa．s之樹脂填充材。再者，使用6.5重量份之咪唑硬化劑(四國化成公司製、2E4MZ－CN)作為硬化劑。用以對形成通孔導體之貫通孔進行填充之樹脂，亦可使用其他環氧樹脂(例如、雙酚A型、酚醛清漆型等)、聚醯亞胺樹脂、酚樹脂等之熱硬化性樹脂。
B.製造多層印刷佈線板
作成多層核心基板(1)使用兩面敷銅積層板10作為起始材料，該兩面敷銅積層板10係於厚度為0.6 mm之包含玻璃環氧樹脂或者BT(Bismaleimide－Triazine，雙順丁烯二醯亞胺－三嗪)樹脂之絕緣性基板14的兩面上，層合有10~250 μ m之銅箔16而成(圖2(a))。該實施例1中係使用30 μ m之銅箔。
(2)繼而，藉由移除法，對基板10之表面側之銅箔16進行蝕刻處理，於穿孔22內形成不具有虛設焊盤之下層導體電路16E，並且對基板10背面側之銅箔16進行蝕刻處理，而於穿孔22內形成不具有虛設焊盤之下層導體電路16P(參照圖2(b))。再者，上述穿孔(開口)22係對應於形成通孔導體之位置而形成。
通常，虛設焊盤係以相對於通孔導體之口徑具有150~250 μ m左右之大口徑之方式形成，故藉由使導體電路不具有虛設焊盤，則相較於具有虛設焊盤之通常構造，可使通孔導體間及電源用通孔導體與接地用導體層間、接地用通孔導體與電源用導體層間之間隔變窄。此處，所謂虛設焊盤DL(dummy land)係如圖5所示，指於多層核心基板之內層中，自通孔導體延伸出、且配設於穿孔22內之通孔周圍的導體電路。
如此，藉由不設置虛設焊盤DL，則可減少互感，從而可降低導體電阻。進而，亦可使構成電源層、接地層之導體層的體積增加。
(3)其後，對上述基板進行以含有NaOH(10 g/l)、NaClO2 (40 g/l)、Na3 PO4 (6 g/l)之水溶液作成黑化浴(氧化浴)之黑化處理，及以含有NaOH(10 g/l)、NaBH4 (6 g/l)之水溶液作成還原浴之還原處理，且於下層之接地用導體層16E、下層之電源用導體層16P之表面上形成粗化面。
再者，亦可於表層之導體層上形成信號用導體電路。
(4)於上述基板之兩面上依序積層200 μ m厚之預浸體18與18 μ m厚之銅箔20，其後，進行加熱、加壓壓製而作成4層之多層核心基板30(參照圖2(c)、(d))。
(5)對該多層核心基板30進行鑽孔，以穿設通孔導體形成用貫通孔22(參照圖2(e))。
此處，所安裝之IC晶片80之處理器核心部80a正下方之區域中所設置的貫通孔35，係以如下方式形成：使用直徑為100 μ m之鑽孔器，使該等之間距成為與IC晶片80之電極間距(焊墊間距)相等之125 μ m。
又，設置於IC晶片80正下方區域中之處理器核心部80a以外之部分80b上之貫通孔35，係以如下方式形成：使用直徑為100 μ m之鑽孔器，使該等之間距成為150~400 μ m。
又，設置於IC晶片正下方以外之區域之貫通孔35，係以如下方式形成：使用直徑為250 μ m之鑽孔器，使該等之間距成為300~600 μ m。再者，該等貫通孔35係以遍及IC晶片正下方以外之區域之印刷佈線板全體之方式而形成。
進而，設置於IC晶片80之處理器核心部80a正下方以外之區域之通孔導體的個數，可依相對於位於處理器核心部80a正下方以外之焊墊個數，為10~50%之比例形成，本實施例中設為30%。
(6)其次，對穿設了上述(5)中用以形成通孔導體之貫通孔35的多層核心基板30，實施無電解銅鍍敷、電解銅鍍敷，而形成通孔導體36，該通孔導體36之貫通多層核心基板之口徑分別為100 μm、100 μm、250 μm(參照圖3(a))。
再者，該等通孔導體36係包含信號用通孔導體(省略圖示)、或電源用通孔導體36P1(100 μm)及接地用通孔導體36E1(100 μm)、電源用通孔導體36P2(100 μm)及接地用通孔導體36E2(100 μm)、電源用通孔導體36P3(250 μm)及接地用通孔導體36E3(250 μm)。
此處，較理想係將電源用通孔導體與接地用通孔導體予以鄰接配置為格子狀或者交錯狀。亦可僅將處理器核心正下方之電源用通孔導體與接地用通孔導體予以鄰接配置為格子狀或者交錯狀。再者，由符號36P1及36E1所示者為設置於處理器核心正下方之區域之通孔導體。
(7)對上述(6)中，形成有通孔導體36之多層核心基板30進行以含有NaOH(10 g/l)、NaClO2 (40 g/l)、Na3 PO4 (6 g/l)之水溶液作為黑化浴(氧化浴)之黑化處理，以含有NaOH(10 g/l)、NaBH4 (6 g/l)之水溶液作為還原浴之還原處理，於通孔導體36之內壁上形成粗化面(省略圖示)。
(8)繼而，使用刮漿板將上述A.中所作成之貫通孔填充用樹脂組成物40填充至各通孔導體36內之後，於100℃、20分鐘之條件下進行乾燥。
對上述基板30之表面進行研磨使之平坦化，於100℃下進行加熱1小時，並於150℃下進行加熱1小時，藉此使貫通孔填充用樹脂組成物40硬化而形成樹脂填充材層。其後，對基板表面(亦包含貫通孔填充用樹脂表面)實施無電解鍍敷及電解鍍敷，而於多層核心基板之表面及背面形成導體層46、46(參照圖3(b))。
該實施形態中，係將形成於多層核心基板之表面及背面之導體層的厚度(銅厚)設為7.5~70 μ m。如此，較佳係形成於多層核心基板30之表面及背面之導體層46的厚度(銅厚)，設為較設置於多層核心基板30內部之導體層16之厚度(銅厚)更薄。本實施例中設為20 μ m。
藉此，與設置於多層核心基板內部之導體層16相比，設置於多層核心基板30外側之導體層46可形成更微細之電路，從而可使通孔焊盤小徑化及使導體電路間之縫隙、或通孔焊盤與導體電路間之縫隙減小。因此，設置於多層核心基板30之表面及背面側之通孔焊盤或導體電路將不會阻礙通孔導體窄間距化。
(9)其後，藉由公知之移除法，對多層核心基板之表面及背面之導體層進行圖案化，從而於表面形成電源用導體層46P，於背面形成接地用導體層46E(參照圖3(c))。
(10)對上述基板進行水洗、酸性脫脂後，進行微蝕(soft etching)，其次，用噴霧器將蝕刻液噴塗於基板之兩面，並對信號用導體電路(省略圖示)、電源用導體電路46P及接地用導體電路46E之表面、以及覆蓋各通孔導體36之焊盤表面之導體層進行蝕刻，藉此於導體電路之表面形成粗化面(省略圖示)。
作為蝕刻液可使用包含10重量份之咪唑銅(Ⅱ)錯合物、7.3重量份之乙醇酸、以及5重量份之氯化鉀之蝕刻液(MEC公司製、MECetchBOND)。
當覆蓋導體電路及通孔導體之焊盤表面的導體層(雙鍍敷層)36L之表面上形成粗化層時，由於該導體與層間樹脂絕緣層之密著性優良，故可抑制以導體電路及覆蓋通孔導體之焊盤之導體的側面與樹脂絕緣層之界面為起點之裂縫的發生。又，另一方面可改善覆蓋通孔導體之焊盤的導體層、與電性連接之通路孔之密著性。
(11)其次，將稍大於基板之層間絕緣層用樹脂薄膜(味之素公司製：ABF系列)載置於基板之兩面上，並於壓力0.45 MPa、溫度80℃、壓接時間10秒之條件下進行假壓接並予以切割後，再藉由以下方法使用真空層合裝置進行貼合。
即，於真空度67 Pa、壓力0.47 MPa、溫度85℃、壓接時間60秒之條件下將層間絕緣層用樹脂薄膜真壓接於基板上，其後，於170℃、40分鐘之條件下使之熱硬化(參照圖3(d))。
(12)其次，經由於層間絕緣層用樹脂薄膜上形成有厚度為1.2 mm之貫通孔的遮罩，使用波長為10.4 μ m之二氧化碳雷射，於光束直徑4.0 mm、頂帽模式、脈衝寬度8.1 μ秒、遮罩之貫通孔直徑1.0 mm、發射次數1~3之條件下，於層間絕緣層用樹脂薄膜上形成直徑60~100 μ m的通路孔用開口50a，並使層間絕緣層用樹脂薄膜硬化而成為層間絕緣層50(參照圖3(e))。
該實施例中，係形成直徑60 μ m及75 μ m之開口50a。
(13)將形成有通路孔用開口50a之基板於含有60 g/1過錳酸之80℃溶液中浸漬10分鐘，除去存在於層間絕緣層50表面上之粒子，藉此於包含通路孔用開口50a內壁之層間絕緣層50之表面上形成粗化面(省略圖示)。
(14)繼而，將完成上述處理之基板浸漬於中和溶液(Sipurei公司製)後進行水洗。
進而，藉由將鈀觸媒賦予至經過粗面化處理(粗化深度3 μ m)之該基板之表面上，而使觸媒核附著於層間絕緣層之表面及通路孔用開口之內壁面。即，將上述基板浸漬於含有氯化鈀(PbCl2 )與氯化亞錫(SnCl2 )之觸媒液中，並使鈀金屬析出而藉此賦予觸媒。
(15)繼而，將賦予了觸媒之基板浸漬於以下組成之無電解銅鍍敷水溶液中，而獲得於整個粗面形成有厚度為0.3~3.0 μ m之無電解銅鍍敷膜，並於包含通路孔用開口50a內壁之層間絕緣層50之表面上形成有無電解銅鍍敷膜之基板。
[無電解銅鍍敷水溶液]EDTA 0.200 mol/l硫酸銅 0.032 mol/l HCHO 0.1 g/l NaOH 0.100 mol/l α、α ’－聯吡啶 100 mg/l聚乙二醇(PEG) 0.10 g/l
[無電解鍍敷條件]溶液溫度：34℃時間：45分鐘
(16)將市售之感光性乾膜貼附於形成有無電解銅鍍敷膜之基板上，並將遮罩載置於上述基板上，於110 mJ/cm2 下進行曝光、於0.8%碳酸鈉水溶液中進行顯影處理，藉此設置厚度25 μ m之鍍敷抗蝕劑(省略圖示)。
(17)繼而，將基板於50℃之水中進行洗淨並脫脂，且於25℃之水中水洗後，再於硫酸中洗淨，並於以下條件下實施電解鍍敷，而於未形成鍍敷抗蝕劑之部分形成厚度15 μ m之電解銅鍍敷膜。
[電解銅鍍敷液]硫酸 200 g/l硫酸銅 80 g/l添加劑 19.5 ml/l(Atotech Japan公司製、Caparasido GL)
[電解鍍敷條件]電流密度 1 A/dm2時間 70分鐘溫度 22±2℃
(18)藉由以5%之KOH將上述鍍敷抗蝕劑剝離除去後，用硫酸與過氧化氫水之混合液對該鍍敷抗蝕劑下之無電解鍍敷膜進行蝕刻處理以將其溶解除去，形成上層之導體電路58及通路孔60(圖3(f))。該上層之導體電路58之厚度設為15 μ m，較佳為在5~25 μ m之範圍內。
(19)進而，藉由與上述(11)~(18)之步驟相同之處理，進一步形成上層之層間樹脂絕緣層70、上層之導體電路72及通路孔74(圖4(a))。
(20)阻焊劑組成物之調整繼而，將45.67重量份之以濃度成為60重量%之方式溶解於二乙二醇二甲醚(DMDG)中之使甲酚酚醛清漆型環氧樹脂(日本化藥公司製)之環氧基50%被丙烯酸化的賦予感光性之寡聚物(分子量：4000)、16.0重量份之溶解於甲基乙基酮中之80重量%之雙酚A型環氧樹脂(油化Shell公司製、商品名：Epikoto 1001)、1.6重量份之咪唑硬化劑(四國化成公司製、商品名：2E4MZ－CN)、4.5重量份之屬於感光性單體之2官能丙烯酸單體(日本化藥公司製、商品名：R604)、1.5重量份之相同之多元丙烯酸單體(共榮化學公司製、商品名：DPE6A)、以及0.71重量份之分散系消泡劑(Sannopco公司製、S－65)放入容器中’進行攪拌、混合後製備混合組成物，且將1.8重量份之二苯甲酮(關東化學公司製)作為光聚合起始劑、0.2重量份之米其勒酮(關東化學公司製)作為光敏劑添加於該混合組成物中，藉此獲得黏度於25℃下調整為2.0 Pa．s之阻焊劑組成物。
再者，黏度測定係使用B型黏度計(東京儀器公司製、DVL－B型)，於60 min－1之情形下由轉子No.4進行測定，於6 min－1之情形下由轉子No.3進行測定。
(21)其次，將上述阻焊劑組成物以20 μ m之厚度塗佈於多層佈線基板之兩面上，並以70℃下20分鐘、70℃下30分鐘之條件進行乾燥處理後，使描繪了阻焊劑開口部圖案之厚度為5 mm的光罩密著於阻焊劑層上，並用1000 mJ/cm2 之紫外線進行曝光，於DMTG溶液中進行顯影處理，而形成直徑200 μ m之開口。
而且，再以80℃下1小時、100℃下1小時、120℃下1小時、150℃下3小時之條件對阻焊劑層分別進行加熱處理並使之硬化，形成具有開口、且厚度為15~25 μ m之阻焊劑圖案層76。作為上述阻焊劑組成物，亦可使用市售之阻焊劑組成物。
(22)繼而，將形成有阻焊劑層76之基板，於含有氯化鎳(2.3×10－ 1 mol/l)、次磷酸鈉(2.8×10－ 1 mol/l)、檸檬酸鈉(1.6×10－ 1 mol/l)之pH＝4.5之無電解鎳鍍敷液中浸漬20分鐘，於開口部形成厚度5 μ m之鎳鍍敷層。進而，於80℃之條件下將該基板於含有氰化金鉀(7.6×10－ 3 mol/l)、氯化銨(1.9×10－ 1 mol/l)、檸檬酸鈉(1.2×10－ 1 mol/l)、次磷酸鈉(1.7×10－ 1 mol/l)之無電解金鍍敷液中浸漬7.5分鐘，而於鎳鍍敷層上形成厚度0.03 μ m之金鍍敷層。除鎳－金層以外，亦可形成錫、貴金屬層(金、銀、鈀、鉑等)之單層。
(23)此後，對載置基板之IC晶片之面上的阻焊劑層76之開口部，印刷含有錫－鉛之焊錫膏，再對另一面之阻焊劑層76之開口印刷含有錫－銻之焊錫膏後，於200℃下進行迴焊而形成焊錫凸塊(焊錫體)，從而製造具有焊錫凸塊78U、78D之多層印刷佈線板(圖4(b))。
而且，於該多層印刷佈線板上，經由焊錫凸塊78U而使形成於印刷佈線板上之IC晶片搭載用焊墊與IC晶片80之電極連接，進而，經由焊錫凸塊78D而安裝於子板82上(圖4(c))。
如上所述，本實施例中係將位於IC晶片80之處理器核心部80a正下方之通孔導體的間距，形成為窄於位於其他區域之通孔導體之間距，故相對於向處理器核心部80a之電源供給時之電感減小。又，位於處理器核心部80a以外之部分80b之通孔導體，並未形成於與焊墊1：1對應之位置上，故可擴大電源層面積，因此可減小電源層之電阻。
(實施例2)
於實施例1中之(5)之步驟中，變更形成通孔導體之間距。於處理器核心部80a之正下方，不於所有焊墊之正下方形成通孔導體(可相對於處理器核心部正下方之焊墊數為50~100%之範圍內)，而是每隔一個焊墊形成一個通孔導體，故間距成為250 μ m。於處理器核心部80a之正下方以外，係相對於處理器核心部80a正下方以外之焊墊數，依300~600 μ m間距形成10%之通孔導體。除此以外以與實施例1相同之方式製作多層印刷佈線板。
(實施例3)
於實施例1中之(5)之步驟中，變更形成通孔導體之貫通孔數。處理器核心部80a正下方係與實施例1相同。處理器核心部正下方以外之部分，係相對於處理器核心部80a正下方以外之焊墊數，形成50%之通孔導體。於IC晶片80正下方之對應於處理器核心部80a以外之部分80b之位置上，以150~400 μ m間距形成通孔導體，於IC晶片80正下方以外，係以300~600 μ m間距形成通孔導體。除此以外以與實施例1相同之方式製作多層印刷佈線板。
(實施例4)
於實施例1中之(1)之步驟中，銅箔16使用60 μ m之銅箔，除此以外以與實施例1相同之方式製作多層印刷佈線板。
(實施例5)
於實施例1中之(1)之步驟中，銅箔16使用150 μ m之銅箔，除此以外以與實施例1相同之方式製作多層印刷佈線板。
(實施例6)
於實施例1中，變更處理器核心部80a正下方以外之通孔導體數，除此以外以與實施例1相同之方式製作多層印刷佈線板。該實施例中，如實施例2般，將處理器核心部80a正下方以外之通孔導體數，形成為處理器核心部80a正下方以外之焊墊數的10%。
(實施例7)
將設置於處理器核心部正下方以外區域之通孔導體數，自10%變更為30%，除此以外以與實施例2相同之方式製作多層印刷佈線板。
(實施例8)
於實施例1中之(1)之步驟中，銅箔16使用20 μ m之銅箔，除此以外以與實施例1相同之方式製作多層印刷佈線板。
(實施例9)
於實施例1中之(1)之步驟中，銅箔16使用300 μ m之銅箔，除此以外以與實施例1相同之方式製作多層印刷佈線板。
(參考例1)
於實施例1中之(5)之步驟中，變更形成通孔導體之鑽孔器及間距。所有通孔導體使用直徑0.1 mm之鑽孔器，且於所有焊墊正下方以125 μ m間距形成通孔導體，除此以外以與實施例1相同之方式製作多層印刷佈線板。
(參考例2)
於參考例1中變更形成通孔導體之間距。於處理器核心部正下方，係並未在所有焊墊正下方形成通孔導體，而是每隔一個焊墊形成一個通孔導體，故以250 μ m間距形成通孔導體。於IC晶片正下方之處理器核心部正下方以外，於所有凸塊正下方以125 μ m間距形成通孔導體。
(評價測試1)
將3種IC晶片(以下稱為「IC晶片No.1~No.3」)中之任一者搭載於實施例1~9及參考例1~2中所製作之各個印刷佈線板上，該等IC晶片具有如表1所示之驅動頻率及FSB(Front Side Bus，前端匯流排)，同時反覆進行切換，且使用例如脈衝．圖案．產生器/誤差．檢測器(例如、advantest公司製：商品名「D3186/3286」)來確認有無錯誤動作。表2表示其結果。將未觀察到錯誤動作之情形評價為○，觀察到錯誤動作之情形評價為×。
(評價測試2)
將表1所示之No.3之IC晶片搭載於實施例1~7中所製作之各個印刷佈線板上，同時反覆進行切換，測定IC晶片之電晶體的電壓下降量。再者，由於IC晶片之電晶體之電壓難以直接測定，故於印刷佈線板上形成可測定之電路而進行測定。
根據其測定結果，進一步對於當驅動頻率加快時，於各實施例中電壓下降量(%)(電壓下降量/驅動電壓×100)以何種方式變化進行模擬。表2表示其結果。電壓下降量愈大愈易於產生不良情形，當電壓下降量(%)超過10%時，存在產生錯誤動作之虞。
根據表3之結果，以如下方式形成之印刷佈線板之電壓下降量小，該印刷佈線板係：處理器核心部正下方之通孔導體為窄間距，其以外之區域之通孔導體之間距大於處理器核心部正下方之通孔導體。進而，可知若多層核心之內層之導體厚度為60~150 μ m(實施例4、5)，則電壓下降量較小。
(產業上之可利用性)
如上所述，本發明可有效應用於所安裝之IC晶片難以產生錯誤動作之半導體元件安裝基板。
10．．．兩面敷銅積層板
14．．．樹脂絕緣層
16、20．．．銅箔
16E．．．接地用導體層(下層)
16P．．．電源用導體層(下層)
18．．．預浸體
22．．．穿孔
30．．．核心基板
35．．．貫通孔
36．．．通孔導體
36L．．．導體層
36E1~36E3．．．接地用通孔導體
36P1~36P3．．．電源用通孔導體
40．．．貫通孔填充用樹脂組成物
46E．．．接地用導體層
46P．．．電源用導體層
50、70．．．層間樹脂絕緣層
50a．．．通路孔形成用開口
58、72．．．導體電路
60、74．．．通路孔
76．．．阻焊劑層
78U、78D．．．焊錫凸塊
80．．．IC晶片
80a．．．處理器核心部
80b．．．處理器核心部以外之部分
82．．．子板
DL．．．虛設焊盤
BW．．．增層式佈線層
圖1為用以說明本發明之多層印刷佈線板中之通孔導體排列的概略圖。
圖2(a)至(e)為表示製造本發明實施例1中之多層印刷佈線板之步驟之一部分的圖。
圖3(a)至(f)為表示製造本發明實施例1中之多層印刷佈線板之步驟之一部分的圖。
圖4(a)至(c)係表示製造本發明實施例1中之多層印刷佈線板之步驟之一部分的圖。
圖5係用以說明通孔導體形成時之穿孔與虛設焊盤之圖。
16E．．．接地用導體層(下層)
16P．．．電源用導體層(下層)
30．．．核心基板
36．．．通孔導體
78U．．．焊錫凸塊
80．．．IC晶片
80a．．．處理器核心部
80b．．．處理器核心部以外之部分
BW．．．增層式佈線層

Claims (6)

  1. 一種多層印刷佈線板，其係於具有通孔導體之核心基板上，形成有將導體電路與絕緣性樹脂層交替積層而成之增層式(build up)佈線層，且於該增層式佈線層之表層上具有用於搭載IC晶片等半導體元件之安裝部者，其特徵為，使位於安裝上述半導體元件之區域正下方之通孔導體的間距，小於位於其他區域之通孔導體之間距，使位於上述半導體元件的處理器核心部正下方之通孔導體間距，小於其以外之通孔導體間距，且設定為125~250μm，位於上述半導體元件處理器核心部正下方之通孔導體包含連接於上述半導體元件的電源電極之電源用通孔導體、及連接於上述半導體元件之接地用通孔導體，上述電源用通孔導體及接地用通孔導體係配置成格子狀或交錯狀；當將配設於上述半導體元件之處理器核心部正下方之半導體元件搭載用的焊墊數設為Bc，將配設於處理器核心部正下方區域之通孔導體數設為Tc，並將全體焊墊數及全體通孔導體數分別設為Bp及Tp時，依如下關係式所示之方式配設焊墊與通孔導體：Bc/Tc<Bp-Bc/Tp-Tc；當將配設於上述半導體元件之處理器核心部正下方區域之通孔導體的間距設為Pc，將設置於半導體元件安裝區域之正下方區域中的處理器核心部以外之部分的正下 方區域的通孔導體之間距設為Pm，並將設置於半導體元件安裝區域以外之區域的通孔導體之間距設為Ps時，將配置密度設為以如下關係式所示者：Pc<Pm<Ps。
  2. 如申請專利範圍第1項之多層印刷佈線板，其中，設置於上述半導體元件安裝區域之正下方區域中的處理器核心部以外之部分的正下方區域的通孔導體之間距為150~600 μm間距。
  3. 如申請專利範圍第1項之多層印刷佈線板，其中，設置於上述半導體元件安裝區域之正下方區域以外之區域的通孔導體之間距為200~600 μm。
  4. 如申請專利範圍第1項之多層印刷佈線板，其中，設置於上述半導體元件之處理器核心部正下方區域之通孔導體的間距、與設置於處理器核心部正下方之焊墊之間距一致。
  5. 如申請專利範圍第1項之多層印刷佈線板，其中，上述核心基板係將導體電路與絕緣性樹脂層交替積層於核心材上而成之多層核心基板，且當將設置於上述多層核心基板內部之導體電路的厚度設為T，將設置於多層核心基板表面上之導體電路之厚度設為t時，T≧1.5t。
  6. 如申請專利範圍第1項之多層印刷佈線板，其中，位於用以安裝上述半導體元件之區域正下方之通孔導體形成用貫通孔係藉由雷射照射所形成者。
TW095149141A 2005-12-27 2006-12-27 Multilayer printed wiring board TWI387424B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005373733A JP4824397B2 (ja) 2005-12-27 2005-12-27 多層プリント配線板

Publications (2)

Publication Number Publication Date
TW200742524A TW200742524A (en) 2007-11-01
TWI387424B true TWI387424B (zh) 2013-02-21

Family

ID=38218157

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095149141A TWI387424B (zh) 2005-12-27 2006-12-27 Multilayer printed wiring board
TW100114816A TW201141344A (en) 2005-12-27 2006-12-27 Multilayer printed wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100114816A TW201141344A (en) 2005-12-27 2006-12-27 Multilayer printed wiring board

Country Status (7)

Country Link
US (2) US7781681B2 (zh)
EP (1) EP1968113A4 (zh)
JP (1) JP4824397B2 (zh)
KR (1) KR100978774B1 (zh)
CN (2) CN101278392B (zh)
TW (2) TWI387424B (zh)
WO (1) WO2007074941A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JPWO2010134511A1 (ja) * 2009-05-20 2012-11-12 日本電気株式会社 半導体装置及び半導体装置の製造方法
US8624127B2 (en) 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5378590B2 (ja) 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
JP5730152B2 (ja) * 2011-07-26 2015-06-03 京セラサーキットソリューションズ株式会社 配線基板
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP5797534B2 (ja) * 2011-11-24 2015-10-21 京セラサーキットソリューションズ株式会社 配線基板
US10085336B2 (en) * 2012-05-10 2018-09-25 Hitachi Chemical Company, Ltd. Multilayer wiring board
CN102711394B (zh) * 2012-06-25 2016-02-24 广州美维电子有限公司 一种用于电路板的电镀互连加工工艺
WO2014050081A1 (ja) * 2012-09-25 2014-04-03 株式会社デンソー 電子装置
CN103153002B (zh) * 2013-02-21 2016-04-13 广州兴森快捷电路科技有限公司 具有三面包夹孔铜结构印制电路板的制造方法
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP5894221B2 (ja) * 2014-06-11 2016-03-23 京セラ株式会社 インターポーザー、それを用いた実装構造体及び電子機器
CN104141904B (zh) * 2014-07-22 2017-12-05 上海博恩世通光电股份有限公司 一种插入式双面固晶全周发光led功率型灯丝模组
US9325536B2 (en) 2014-09-19 2016-04-26 Dell Products, Lp Enhanced receiver equalization
US9317649B2 (en) 2014-09-23 2016-04-19 Dell Products, Lp System and method of determining high speed resonance due to coupling from broadside layers
US9313056B1 (en) 2014-11-07 2016-04-12 Dell Products, Lp System aware transmitter adaptation for high speed serial interfaces
TWI605733B (zh) * 2016-11-10 2017-11-11 南亞電路板股份有限公司 電路板及其製造方法
JP6263286B1 (ja) * 2017-01-13 2018-01-17 日本特殊陶業株式会社 スパークプラグの製造方法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JP6984442B2 (ja) 2018-01-25 2021-12-22 富士通株式会社 基板、電子装置、及び基板の設計支援方法
JP7209740B2 (ja) * 2018-12-25 2023-01-20 京セラ株式会社 電子部品実装用基板および電子装置
US20200343271A1 (en) * 2019-04-29 2020-10-29 Innolux Corporation Electronic device
WO2021142599A1 (zh) * 2020-01-14 2021-07-22 深圳市大疆创新科技有限公司 一种芯片封装结构及封装方法
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
JPH11289025A (ja) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
KR20080023369A (ko) * 1998-09-17 2008-03-13 이비덴 가부시키가이샤 다층빌드업배선판
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
JP2002374066A (ja) 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
US6566761B1 (en) * 2002-05-03 2003-05-20 Applied Micro Circuits Corporation Electronic device package with high speed signal interconnect between die pad and external substrate pad
WO2004091268A1 (ja) * 2003-04-07 2004-10-21 Ibiden Co., Ltd. 多層プリント配線板
JP2005033195A (ja) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP2005033176A (ja) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
WO2005074340A1 (ja) * 2004-01-30 2005-08-11 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP4291729B2 (ja) * 2004-04-23 2009-07-08 新光電気工業株式会社 基板及び半導体装置
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4521223B2 (ja) * 2004-05-21 2010-08-11 イビデン株式会社 プリント配線板
CN100531528C (zh) * 2004-05-27 2009-08-19 揖斐电株式会社 多层印刷配线板
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
DE102004047753B4 (de) * 2004-09-30 2009-01-02 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen
TW201141328A (en) * 2005-06-13 2011-11-16 Ibiden Co Ltd Printed wiring board
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7843302B2 (en) 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7616470B2 (en) * 2006-06-16 2009-11-10 International Business Machines Corporation Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom
US8395054B2 (en) 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
US8829355B2 (en) 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate

Also Published As

Publication number Publication date
KR20080038204A (ko) 2008-05-02
US20090000812A1 (en) 2009-01-01
CN101278392B (zh) 2010-09-29
WO2007074941A8 (ja) 2009-08-27
CN101916752B (zh) 2012-08-22
CN101278392A (zh) 2008-10-01
KR100978774B1 (ko) 2010-08-30
US20100288544A1 (en) 2010-11-18
EP1968113A4 (en) 2012-06-13
CN101916752A (zh) 2010-12-15
JP2007180076A (ja) 2007-07-12
TW201141344A (en) 2011-11-16
US8334466B2 (en) 2012-12-18
EP1968113A1 (en) 2008-09-10
JP4824397B2 (ja) 2011-11-30
TW200742524A (en) 2007-11-01
WO2007074941A1 (ja) 2007-07-05
US7781681B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
TWI387424B (zh) Multilayer printed wiring board
US6828510B1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US7832098B2 (en) Method of manufacturing a multilayered printed circuit board
KR101516851B1 (ko) 프린트 배선판 및 그 제조 방법
JP4514308B2 (ja) 多層プリント配線板の製造方法
JP2001244635A (ja) プリント配線板の製造方法
JP4475930B2 (ja) 多層プリント配線板
JP2010166099A (ja) プリント配線板及びプリント配線板の製造方法
JP4428783B2 (ja) プリント配線板の製造方法
JP2002134889A (ja) プリント配線板の製造方法
JP2000124618A (ja) 多層プリント配線板の製造方法
JP2001094262A (ja) プリント配線板、ポリオレフィン系樹脂組成物およびプリント配線板の製造方法
JP2002134923A (ja) プリント配線板の製造方法