CN100531528C - 多层印刷配线板 - Google Patents

多层印刷配线板 Download PDF

Info

Publication number
CN100531528C
CN100531528C CNB2005800169521A CN200580016952A CN100531528C CN 100531528 C CN100531528 C CN 100531528C CN B2005800169521 A CNB2005800169521 A CN B2005800169521A CN 200580016952 A CN200580016952 A CN 200580016952A CN 100531528 C CN100531528 C CN 100531528C
Authority
CN
China
Prior art keywords
layer
conductor pin
weight portions
elastic modulus
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800169521A
Other languages
English (en)
Other versions
CN1957649A (zh
Inventor
苅谷隆
古谷俊树
后藤宏文
岩永伸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd, JSR Corp filed Critical Ibiden Co Ltd
Publication of CN1957649A publication Critical patent/CN1957649A/zh
Application granted granted Critical
Publication of CN100531528C publication Critical patent/CN100531528C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供多层印刷配线板，该多层印刷配线板(10)包括：核心基板(20)；积层(30)，其形成于该核心基板(20)上，并在上表面设置有导体图案(32)；低弹性模量层(40)，其形成于该积层(30)上；焊盘(52)，其设置在该低弹性模量层(40)的上表面，通过焊垫(66)与IC芯片(70)连接；以及导体柱(50)，其贯通低弹性模量层(40)，将焊盘(52)和导体图案(32)电连接，低弹性模量层(40)由树脂组合物形成，所述树脂组合物含有环氧树脂、酚树脂、交联橡胶粒子以及固化催化剂。

Description

多层印刷配线板
技术领域
本发明涉及多层印刷配线板。
背景技术
近年来，在以便携信息终端和通信终端为代表的电子设备中，高功能化和小型化异常显著。作为将用于这些电子设备的IC芯片高密度地安装于多层印刷配线板上的方式，正在采用直接在多层印刷配线板上表面安装IC芯片的倒装芯片(flip-chip)方式。作为这样的多层印刷配线板，已知有如下的多层印刷配线板，该多层印刷配线板包括核心基板、形成于该核心基板上的积层、以及在该积层的上表面通过焊垫(soldering bumps)安装IC芯片的安装用电极。此处，作为核心基板，使用由环氧树脂、BT(双马来酰亚胺-三嗪)树脂、聚酰亚胺树脂、聚丁二烯树脂、酚树脂(phenolresin)等与玻璃纤维等强化材料共同成型而得到的基板，这些核心基板的热膨胀系数约为12ppm/℃～20ppm/℃(30℃～200℃)，与IC芯片的硅的热膨胀系数(约3.5ppm/℃)相比，甚至大于其4倍以上。因此，在上述的倒装芯片方式中，在伴随IC芯片的发热反复产生温度变化时，由于IC芯片与核心基板的热膨胀量和热收缩量不同，使焊垫和IC芯片有可能被破坏(层间绝缘层被多孔化)。
为解决该问题，提出了如下的多层印刷配线板，在该多层印刷配线板中，在积层上设置低弹性模量的应力缓和层，在该应力缓和层的上表面设置安装用电极，利用导体柱将积层上的导体图案和安装用电极连接起来(参照日本特开昭58-28848号公报、日本特开2001-36253号公报)。例如在日本特开2001-36253号公报中公开了如图12所示的多层印刷配线板100，在该多层印刷配线板100中，在积层130的上表面层叠低弹性模量层140，通过通孔150将积层130的上表面的导体图案132和形成于低弹性模量层140上表面的安装用电极152连接起来。并且，在日本特开2001-36253号公报中作为形成低弹性模量层140的树脂的具体例，举出了作为热塑性树脂的聚烯烃树脂或聚酰亚胺类树脂、作为热固性树脂的硅树脂或含有NBR等橡胶的改性环氧树脂。
但是，日本特开2001-36253号公报中，作为形成低弹性模量层140的树脂，使用玻璃转化温度(Tg)低的树脂，但是由于在制作印刷配线板时实施的热处理工序或实际使用时由于在高频带动作的IC芯片的发热等，有时温度超过Tg。若温度超过Tg，则低弹性模量层的热膨胀系数增大到数百ppm/℃左右的较大的值，因而该低弹性模量层所发生的膨胀约为印刷配线板的10倍左右，产生容易在印刷配线板和低弹性模量层之间引起剥离的问题。并且，在高温区域中，与贯通低弹性模量层的导体相比，低弹性模量层膨胀较大，所以还存在导体受到应力而易破断的问题。尤其是安装工作时钟在高频带(例如3GHz以上)的IC，由于其发热，该问题更加显著。
发明内容
本发明是为解决上述课题而提出的，其目的在于，提供一种多层印刷配线板，该多层印刷配线板即使在高温时也能够防止低弹性模量层剥离并能确保贯通低弹性模量层的导体柱的连接可靠性。
本发明的发明人进行潜心研究，结果发现，在日本特开2001-36253号公报中，由于用Tg低的材料来形成低弹性模量层，所以在印刷配线板和低弹性模量层之间易发生剥离，从而完成了本发明。
即，本发明的多层印刷配线板包括：核心基板；积层，其形成于该核心基板上，并在上表面设置有导体图案；低弹性模量层，其形成于该积层上；安装用电极，其设置在该低弹性模量层的上表面，通过连接部与电子部件连接；以及导体柱，其贯通所述低弹性模量层，将所述安装用电极和所述导体图案电连接，其中，所述低弹性模量层由含有环氧树脂、酚树脂(phenol resin)、交联橡胶粒子以及固化催化剂的树脂组合物形成。
在该多层印刷配线板中，低弹性模量层由含有环氧树脂、酚树脂、交联橡胶粒子以及固化催化剂的树脂组合物形成，所以Tg高(100℃～200℃左右)。因此，即使由于在制作印刷配线板时实施的热处理工序或所安装的电子部件(尤其是工作时钟为3GHz以上的IC芯片)的发热等导致低弹性模量层达到高温，低弹性模量层也不会超过Tg，不会发生过剩膨胀。因此，即使在高温时，也能够防止低弹性模量层的剥离，能够确保贯通低弹性模量层的导体柱的连接可靠性。
本发明中使用的环氧树脂，只要是在多层电路基板的层间绝缘膜或平坦化膜、电子部件等的保护膜或电绝缘膜等中使用的环氧树脂即可，没有特别限定，具体讲，可以举出双酚A型环氧树脂、双酚F型环氧树脂、氢化双酚A型环氧树脂、氢化双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、螺环型环氧树脂、双酚烷烃类环氧树脂、苯酚酚醛型环氧树脂、邻甲酚酚醛型环氧树脂、溴化甲酚酚醛型环氧树脂、三羟基甲烷型环氧树脂、四(羟基苯基)乙烷型环氧树脂、脂环型环氧树脂、醇型环氧树脂、丁基缩水甘油醚、苯基缩水甘油醚、甲苯基缩水甘油醚、壬基缩水甘油醚、二乙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、丙三醇聚缩水甘油醚、新戊醇二缩水甘油醚、1，6-己二醇二缩水甘油醚、三羟甲基丙烷三缩水甘油醚、六氢化邻苯二甲酸二缩水甘油醚、脂肪酸改性环氧树脂、甲苯胺型环氧树脂、苯胺型环氧树脂、氨基苯酚型环氧树脂、1，3-双(N，N-二缩水甘油氨甲基)环己烷、海因(hydantoin)型环氧树脂、异氰尿酸三缩水甘油酯、四缩水甘油基二氨基二苯基甲烷、二苯醚型环氧树脂、双环戊二烯型环氧树脂、二聚酸二缩水甘油酯、六氢化苯二甲酸二缩水甘油酯、二聚酸二缩水甘油醚、硅改性环氧树脂、含硅环氧树脂、聚氨酯改性环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂、环氧化聚丁二烯等。
本发明中使用的酚树脂，可以举出苯酚酚醛树脂、甲酚醛树脂、烷基苯酚酚醛树脂、甲阶酚醛树脂(resole resin)、聚乙烯基酚树脂等。酚醛树脂(novolac resin)通过在催化剂的存在下使酚类和醛类缩合而得。作为此时使用的酚类，例如可以举出，苯酚、邻甲酚、间甲酚、对甲酚、邻乙基苯酚、间乙基苯酚、对乙基苯酚、邻丁基苯酚、间丁基苯酚、对丁基苯酚、2，3-二甲苯酚、2，4-二甲苯酚、2，5-二甲苯酚、2，6-二甲苯酚、3，4-二甲苯酚、3，5-二甲苯酚、2，3，5-三甲基苯酚、3，4，5-三甲基苯酚、邻苯二酚、间苯二酚、连苯三酚、α-萘酚、β-萘酚。作为醛类，可以举出甲醛、多聚甲醛、乙醛、苯甲醛等。作为这样得到的酚醛树脂，具体讲，可以举出苯酚/甲醛缩合酚醛树脂、甲酚/甲醛缩合酚醛树脂、苯酚-萘酚/甲醛缩合酚醛树脂等。并且，作为酚醛树脂以外的树脂，可以举出多羟基苯乙烯及其共聚物、苯酚-亚二甲苯基二甲醇缩合树脂、甲酚-亚二甲苯基二甲醇缩合树脂、苯酚-双环戊二烯缩合树脂等。
对于本发明中使用的酚树脂，相对于100重量份的所述环氧树脂，其混合量为5重量份～100重量份，优选为10重量份～50重量份。混合量大于所述范围的上限时，有时热固化得到的固化膜的弹性模量大于1GPa，小于所述范围的下限时，有时固化膜的耐热性下降。
本发明中使用的交联橡胶粒子的玻璃转化温度(Tg)为-100℃～0℃，优选为-80℃～-20℃的范围。这种交联橡胶粒子，例如是将含有至少2个聚合性不饱和键的交联性单体(下面简称为“交联性单体”)和所述交联性单体以外的单体(下面称为“其它单体”)的共聚物，该共聚物中，优选其它单体是为了使该共聚物的Tg达到-100℃～0℃而选择的至少1种其它单体。作为进一步优选的其它单体，可以举出具有不含聚合性不饱和键的官能团、例如具有羧基、环氧基、氨基、异氰酸酯基、羟基等官能团的单体。作为所述交联性单体，具体讲，可以举出二乙烯基苯、邻苯二甲酸二烯丙酯、二(甲基)丙烯酸乙二醇酯、二(甲基)丙烯酸丙二醇酯、三羟甲基丙烷三(甲基)丙烯酸酯、三(甲基)丙烯酸季戊四醇酯、二(甲基)丙烯酸聚乙二醇酯、二(甲基)丙烯酸聚丙二醇酯等至少具有2个聚合性不饱和键的化合物。其中，优选使用二乙烯基苯。作为上述其它单体，具体讲，可以举出丁二烯、异戊二烯、二甲基丁二烯、氯丁二烯等乙烯基化合物类；1，3-戊二烯、(甲基)丙烯腈、α-氯丙烯腈、α-氯甲基丙烯腈、α-甲氧基丙烯腈、α-乙氧基丙烯腈、丁烯酸腈、肉桂酸腈、衣康酸二腈、马来酸二腈、富马酸二腈等不饱和腈化合物类；(甲基)丙烯酰胺、N，N’-亚甲基双(甲基)丙烯酰胺、N，N’-亚乙基双(甲基)丙烯酰胺、N，N’-六亚甲基双(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-(2-羟乙基)(甲基)丙烯酰胺、N，N’-双(2-羟乙基)(甲基)丙烯酰胺、丁烯酰胺、肉桂酰胺等不饱和酰胺类；(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸己酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸聚乙二醇酯、(甲基)丙烯酸聚丙二醇酯等(甲基)丙烯酸酯类；苯乙烯、α-甲基苯乙烯、邻甲氧基苯乙烯、对羟基苯乙烯、对异丙烯基苯酚等芳香族乙烯基化合物；双酚A的二缩水甘油醚或二醇的二缩水甘油醚等和(甲基)丙烯酸或(甲基)丙烯酸羟基烷基酯等反应得到的(甲基)丙烯酸环氧酯类；(甲基)丙烯酸羟基烷基酯和聚异氰酸酯反应得到的聚氨酯(甲基)丙烯酸酯类；(甲基)丙烯酸缩水甘油酯、(甲基)丙烯酸缩水甘油醚等含有环氧基的不饱和化合物；(甲基)丙烯酸、衣康酸、琥珀酸-β-(甲基)丙烯酰氧基乙酯、马来酸-β-(甲基)丙烯酰氧基乙酯、富马酸-β-(甲基)丙烯酰氧基乙酯、六氢化苯二甲酸β-(甲基)丙烯酰氧基乙酯等不饱和酸化合物；二甲基氨基(甲基)丙烯酸酯、二乙基氨基(甲基)丙烯酸酯等含有氨基的不饱和化合物；(甲基)丙烯酰胺、二甲基(甲基)丙烯酰胺等含有酰胺基的不饱和化合物；(甲基)丙烯酸羟基乙酯、(甲基)丙烯酸羟基丙酯、(甲基)丙烯酸羟基丁酯等含有羟基的不饱和化合物。其中，优选丁二烯、异戊二烯、(甲基)丙烯腈、(甲基)丙烯酸烷基酯类、苯乙烯、对羟基苯乙烯、对异丙烯基苯酚、(甲基)丙烯酸缩水甘油酯、(甲基)丙烯酸、(甲基)丙烯酸羟基烷基酯类等。对于本发明中使用的交联性单体，相对于制造交联橡胶粒子时使用的全部单体量，其用量优选为1重量％～20重量％，更优选为2重量％～10重量％。
本发明中使用的交联橡胶粒子的大小通常为30nm～500nm，优选为40nm～200nm。交联橡胶粒子的粒径的控制方法没有特别限定，例如，在通过乳液聚合来合成交联橡胶粒子时，可以调整所使用的乳化剂的量来控制乳液聚合中的胶粒的数量，控制粒径。本发明中，相对于100重量份的所述环氧树脂，所述交联橡胶粒子的混合量为50重量份～200重量份，优选为70重量份～180重量份。混合量小于上述范围的下限时，热固化得到的固化膜的弹性模量有可能大于1GPa，大于上述范围的上限时，有时固化膜的耐热性下降，或与树脂组合物中其它成分的相容性降低。
本发明中使用的交联橡胶粒子的制造方法没有特别限定，例如可以使用乳液聚合法。在乳液聚合法中，使用表面活性剂将水中含有交联性单体的单体类乳化，作为聚合引发剂添加过氧化物催化剂、氧化还原类催化剂等自由基聚合引发剂，根据需要，添加硫醇类化合物、卤代烃等分子量调节剂。接着，在0℃～50℃下进行聚合，到达预定的聚合转化率之后，添加N，N-二乙基羟胺等反应终止剂来终止聚合反应。之后，利用水蒸气蒸馏等将聚合体系中的未反应单体去除，从而能够合成含有交联橡胶粒子的乳胶。对于在该乳液聚合法中使用的表面活性剂，只要能够利用乳液聚合制造交联橡胶粒子即可，没有特别限定，可以举出例如烷基萘磺酸盐、烷基苯磺酸盐等阴离子类表面活性剂；烷基三甲基铵盐、二烷基二甲基铵盐等阳离子类表面活性剂；聚氧乙烯烷基醚、聚氧乙烯烷基烯丙基醚、聚氧乙烯脂肪酸酯、聚氧乙烯山梨糖醇酐脂肪酸酯、脂肪酸单甘油酯等非离子类表面活性剂；两性表面活性剂；反应性乳化剂。这些表面活性剂可以单独或2种以上混合使用。利用盐析等方法使这样由乳液聚合得到的含有交联橡胶粒子的乳胶凝固，进行水洗、干燥，由此能够得到交联橡胶粒子。并且，作为不使用交联性单体来制造交联橡胶粒子的方法，可以举出在乳胶中添加过氧化物等交联剂来将乳胶颗粒交联的方法；通过提高聚合转化率而在乳胶颗粒中进行胶化的方法；利用羧基等官能团来添加金属盐等交联剂，从而在乳胶颗粒内进行交联的方法等。
本发明中使用的固化催化剂没有特别限定，可以举出例如胺类、羧酸类、酸酐类、氰基胍类、二元酸二酰肼、咪唑类、有机硼、有机膦、胍类以及它们的盐等，这些可以单独1种或2种以上组合使用。相对于100重量份的所述环氧树脂，该固化催化剂的添加量为0.1重量份～20重量份，优选为0.5重量份～10重量份。并且，根据需要，以促进固化反应为目的，还可以与固化催化剂一起并用固化促进剂。
对于本发明中使用的树脂组合物，相对于100重量份的所述环氧树脂，使用了含有5重量份～100重量份的所述酚树脂、5重量份～200重量份的所述交联橡胶粒子、0.1重量份～20重量份的所述固化催化剂的树脂组合物时，玻璃转化温度Tg在120℃～200℃的范围，相对于100重量份的所述环氧树脂，使用了含有10重量份～50重量份的所述酚树脂、7重量份～180重量份的所述交联橡胶粒子、0.5重量份～10重量份的所述固化催化剂的树脂组合物时，玻璃转化温度Tg在140℃～200℃的范围。
在本发明的多层印刷配线板中，为了提高形成低弹性模量层的树脂组合物的使用性或为了调节粘度和保存稳定性，根据需要，可以在该树脂组合物中使用有机溶剂。本发明中使用的有机溶剂没有特别限定，可以举出例如乙二醇单甲醚乙酸酯、乙二醇单乙醚乙酸酯等乙二醇单烷基醚乙酸酯类；丙二醇单甲醚、丙二醇单乙醚、丙二醇单丙醚、丙二醇单丁醚等丙二醇单烷基醚类；丙二醇二甲醚、丙二醇二乙醚、丙二醇二丙醚、丙二醇二丁醚等丙二醇二烷基醚类；丙二醇单甲醚乙酸酯、丙二醇单乙醚乙酸酯、丙二醇单丙醚乙酸酯、丙二醇单丁醚乙酸酯等丙二醇单烷基醚乙酸酯类；乙基溶纤剂、丁基溶纤剂等溶纤剂类；丁基卡必醇等卡必醇类；乳酸甲酯、乳酸乙酯、乳酸正丙酯、乳酸异丙酯等乳酸酯类；乙酸乙酯、乙酸正丙酯、乙酸异丙酯、乙酸正丁酯、乙酸异丁酯、乙酸正戊酯、乙酸异戊酯、丙酸异丙酯、丙酸正丁酯、丙酸异丁酯等脂肪族羧酸酯类；3-甲氧基丙酸甲酯、3-甲氧基丙酸乙酯、3-乙氧基丙酸甲酯、3-乙氧基丙酸乙酯、丙酮酸甲酯、丙酮酸乙酯等其它酯类；甲苯、二甲苯等芳香族烃类；2-丁酮、2-庚酮、3-庚酮、4-庚酮、环己酮等酮类；N-二甲基甲酰胺、N-甲基乙酰胺、N，N-二甲基乙酰胺、N-甲基吡咯烷酮等胺类；γ-丁内酯等内酯类。这些有机溶剂可以单独1种或2种以上混合使用。
在本发明的多层印刷配线板中，还可以根据需要，在形成低弹性模量层的树脂组合物中加入其它的添加剂。作为这种添加剂，可以举出无机填充剂、密合助剂、高分子添加剂、反应性稀释剂、均化剂、湿润性改良剂、表面活性剂、增塑剂、抗氧化剂、防静电剂、无机填充剂、防霉剂、调润剂、阻燃剂等。这些添加剂可以在不损害本发明效果的范围内使用。
对于形成低弹性模量层的树脂组合物的固化条件没有特别限定，根据得到的固化物的用途，例如可以在50℃～200℃范围的温度下加热10分钟～48小时左右。并且，为了充分进行固化并防止气泡的产生，还能够以2个阶段进行加热，例如，在第一阶段中，于50℃～100℃范围的温度加热10分钟～10小时左右，在第二阶段中，于80℃～200℃范围的温度加热30分钟～12小时左右，以进行固化。这样的加热可以利用普通的烤炉或红外线炉等加热设备实施。
在本发明的多层印刷配线板中，所述导体柱的长径比Rasp优选为4≤Rasp＜20。这样，即使产生由核心基板与电子部件之间的热膨胀系数差引起的应力，该应力也能够可靠地缓和，能够防止由热膨胀/热收缩引起的与电子部件的连接破坏。并且，能够控制反复加热/冷却时的电阻的变化率在较小范围，能够稳定地向所搭载的电子部件供电。可以预料到能够得到这些效果的理由是，由于导体柱的长径比Rasp大，所以导体柱也随着低弹性模量层变形。此外，本发明中导体柱的长径比Rasp是指导体柱的高度/导体柱的直径(如果直径不一样时为最小直径)。
在本发明的多层印刷配线板中，导体柱的长径比Rasp若小于4，则反复加热/冷却时，电阻变化大，所以不优选，若大于等于20，则反复加热/冷却时，有可能在导体柱上产生裂纹，因此不优选。换言之，导体柱的长径比Rasp若小于4，则由于导体柱不变形而妨碍低弹性模量层的变形，所以不优选，若大于等于20，则导体柱变形过度而疲劳破坏，所以不优选。该长径比Rasp优选为4≤Rasp≤6.5。
在本发明的多层印刷配线板中，优选导体柱的直径超过30μm。这样，能够抑制向所搭载的电子部件供电时的电压降低，能够防止电子部件发生误动作。并且，能够将导体柱的电阻抑制得较低。此处，电子部件为小于等于1GHz的IC芯片时，即使将导体柱设定为小于等于30μm，也难以引起电压降，为大于等于3GHz的高速的IC芯片时，电压降变得显著，所以优选导体柱的直径超过30μm。另外，当导体柱的粗细不一样时，优选最细部分的直径超过30μm。理由是，导体柱的导体电阻变小，或者耐疲劳劣化性和耐热循环性提高。并且，导体柱的直径优选大于30μm且小于等于60μm。
在本发明的多层印刷配线板中，所述导体柱可以形成为具有缩颈的形状。这样，与大致笔直形状的导体柱相比，能够进一步抑制反复加热/冷却时的电阻的变化率。这是因为，导体柱以缩颈为中心(起点)，随着低弹性模量层变形。此外，缩颈是指沿轴向观看导体柱时，比上部和下部细的部分。在这样的具有缩颈的形状的导体柱中，优选该导体柱的最粗部分的直径与最细部分的直径之比(最粗部分/最细部分)大于等于2。
在本发明的多层印刷配线板中，所述安装用电极也可以是所述导体柱的顶部，所形成的导体柱的顶部与所述低弹性模量层的上表面大致处于同一平面。这样，与独立于导体柱而形成安装用电极的情况相比，能够更简单地进行制作。
在本发明的多层印刷配线板中，所述低弹性模量层优选在30℃时的杨氏模量为10MPa～1GPa。这样，能够更可靠地缓和由热膨胀系数差引起的应力。并且，该低弹性模量层更优选在30℃时的杨氏模量为10MPa～500MPa，最优选为10MPa～100MPa。并且，所述导体柱优选使用电导性良好的材料形成，优选由例如铜、焊料或包括它们中的任何一个的合金形成。
附图说明
图1是本实施方式的多层印刷配线板的剖面图。
图2是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图3是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图4是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图5是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图6是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图7是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图8是表示本实施方式的多层印刷配线板的制作中途的剖面图。
图9是表示导体柱的形状与电阻之间的变化率的关系的表。
图10是表示导体柱的最小直径与电压降量之间的关系的表和曲线图。
图11是表示导体柱的长径比与应力比之间的关系的表和曲线图。
图12是现有例的多层印刷配线板的剖面图。
图13是表示导体柱的形状与电阻的变化率之间的关系的表。
图14是表示导体柱的形状与电阻的变化率之间的关系的表。
具体实施方式
下面，根据附图说明本发明的实施方式。图1是作为本发明的一个实施方式的多层印刷配线板的剖面图。并且，下面会出现表述为“上”和“下”的地方，它们只不过是简单地表示相对的位置关系，例如，可以改变上下，或将上下替换为左右。
如图1所示，本实施方式的多层印刷配线板10包括：核心基板20，其通过通孔导体24将形成于上下两面的配线图案22彼此电连接；积层30，其通过通孔34将隔着树脂绝缘层36在该核心基板20的上下层叠多个的导体图案32、32电连接；低弹性模量层40，其采用低弹性模量材料形成于积层30之上；焊盘(land)(安装用电极)52，其通过焊垫66安装作为电子部件的IC芯片70；以及导体柱50，其贯通低弹性模量层40，将焊盘52和形成于积层30上表面的导体图案32电连接。
核心基板20在由BT(双马来酰亚胺-三嗪)树脂或玻璃环氧树脂等构成的核心基板主体21的上下两面上具有由铜构成的配线图案22，22、以及在贯通核心基板主体21的上下的通孔的内周面上形成的由铜构成的通孔导体24，两个配线图案22、22通过通孔导体24电连接。
积层30是通过在核心基板20的上下两面交替层叠树脂绝缘层36和导体图案32而得到的，通过贯通树脂绝缘层36上下的通孔34来确保核心基板20的配线图案22与积层30的导体图案32之间的电连接、以及积层30的导体图案32、32彼此的电连接。这样的积层30由众所周知的减成法(subtractive methods)或加成法(additive methods)(包括半加成法和全加成法)形成。具体来讲，例如可以通过以下操作来形成。即，首先，在核心基板20的上下两面粘贴成为树脂绝缘层36的树脂片。该树脂片由改性环氧系树脂片、聚苯醚系树脂片、聚酰亚胺系树脂片、氰基酯系树脂片等形成，其厚度大致为20μm～80μm，常温下的杨氏模量为2GPa～7GPa。可以在该树脂片中分散无机填料。在本实施例中，使用味之素公司制造的热固性树脂膜(商品名：ABF-45SH、杨氏模量：3.0GPa)。然后，通过二氧化碳激光、UV激光、YAG激光、或准分子激光等在所粘贴的树脂片上形成贯通孔。接着，实施无电解镀铜，在无电解镀铜层之上形成抗蚀层(resist)，进行曝光/显影，然后在抗蚀层的非形成部实施电解镀铜后，剥离抗蚀层，通过使用硫酸-过氧化氢系的蚀刻液对该抗蚀层所存在的部分的无电解镀铜进行蚀刻，形成配线图案32。并且，贯通孔内部的导体层成为通孔34。然后，通过反复该步骤，形成积层30。
低弹性模量层40由低弹性模量材料形成，所述低弹性模量材料由在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂(日本化药(株)制，商品名：NC-7000L)、20重量份的苯酚-苯二甲醇缩合树脂(三井化学制，商品名：XLC-LL)、90重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR(JSR(株)制，商品名：XER-91)和4重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物而得。该低弹性模量材料为热固性膜(膜厚210μm)，通过在脱模处理的PET膜上涂布上述的树脂组合物，于90℃加热30分钟而得。并且，低弹性模量层40在30℃的杨氏模量为500MPa，玻璃转化温度Tg为160℃。若低弹性模量层40的杨氏模量处于该范围，则即使在焊盘52上产生由于通过焊垫66电连接的IC芯片70与核心基板20之间的热膨胀系数差而引起的应力，也能够使该应力得到缓和。
导体柱50以铜为主成分，沿上下方向贯通低弹性模量层40来形成导体柱50，将焊盘52和设于积层30上表面的导体图案32电连接。该导体柱50形成为具有缩颈的形状，具体来讲就是中间部的直径比上部的直径和下部的直径小的形状。本实施例中，上部的直径为80μm，下部的直径为80μm，中间部的直径为35μm，高度为200μm。因此，该导体柱50的长径比Rasp是指导体柱的高度与最细的中间部的直径之比，为5.7，最粗的上部的直径与最细的中间部的直径之比为2.3。
焊盘52是从低弹性模量层40露出的各导体柱50的顶部。该焊盘52在依次实施了镀镍和镀金之后，通过焊垫66与IC芯片70的电极部连接。
下面，对本实施方式的多层印刷配线板10的制造例进行说明。核心基板20和积层30的制作步骤是众所周知的，所以此处以制作低弹性模量层40、导体柱50以及焊盘52的顺序为中心进行说明。图2～图7是该顺序的说明图。
首先，准备形成有积层30的核心基板20。图2是形成于核心基板20上表面的积层30的局部剖面图。在该阶段中，最上部的树脂绝缘层36的表面处于被无电解镀铜层304覆盖的状态。即，处于如下的阶段：在形成贯通孔后的树脂绝缘层36上实施无电解镀铜，在无电解镀铜层304上形成光致抗蚀剂、并进行构图，之后对没有形成光致抗蚀剂的部分实施电解镀铜，从而形成无电解镀铜层304和电解镀铜层，之后，将光致抗蚀剂剥离。因此，导体层中的电解镀铜层被构图，成为构图电镀层302，而无电解镀铜层304仍保留。并且，无电解镀铜层304的厚度为几μm。然后，在这样的积层30上表面粘贴干膜306(厚度为240μm)，该干膜306通过重叠2片市售的干膜(旭化成公司制造的CX-A240)而成，利用二氧化碳激光在规定位置处形成φ120μm的开口308(参照图3)。
然后，对该制作途中的基板，通过从干膜306的开口308的底部开始进行电解镀铜，利用柱状的铜层310填充开口308，进一步在该铜层310上表面形成焊料层312(参照图4)。另外，电解镀铜液使用了以下组成的组合物。2.24mol/L的硫酸，0.26mol/L的硫酸铜，19.5ml/L的添加剂(ATOTECH JAPAN公司制造，Kaparacid GL)。另外，在下述条件下进行电解镀铜。电流密度为1A/dm2，时间为17小时，温度为22±2℃。
然后，剥离干膜306之后(参照图5)，通过将制作途中的基板浸渍于氨碱蚀刻液(商品名：A-Process，MELTEX公司制造)中，进行蚀刻。通过该蚀刻，由干膜306覆盖的部分、即没有用电解镀铜层302覆盖的部分的无电解镀铜层304被去除，并且，柱状的铜层310的中间部被侵蚀，成为具有缩颈的形状(参照图5)。其结果，电解镀铜层302和无电解镀铜层304中的树脂绝缘层36的上表面部分成为导体图案32，贯通孔部分成为通孔34。此时，焊料层312作为抗蚀层而发挥作用。此处，可以通过蚀刻时间来控制将铜层310的中间部侵蚀到什么程度。例如，若将蚀刻时间设定为10秒～60秒，则铜层310的最大直径(上部或下部的直径)为60μm～120μm，中间部的直径为30μm～60μm。但是，最大直径和中间部的直径可以通过改变开口308的直径来设定为上述尺寸以外的尺寸。
然后，通过将焊料层312浸渍到焊料剥离剂(商品名：Enstrip TL-106，MELTEX公司制造)中而去除，之后在该制作中途的基板上层叠树脂膜316(参照图6)，在150℃下固化60分钟，然后进行研磨，直到导体柱50的表面露出为止(参照图7)。该树脂膜316是在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂(日本化药(株)制，商品名：NC-7000L)、20重量份的苯酚-苯二甲醇缩合树脂(三井化学制，商品名：XLC-LL)、90重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR(JSR(株)制，商品名：XER-91)和4重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物。此外，研磨后的树脂膜316成为低弹性模量层40。并且，从低弹性模量层40露出的导体柱50的顶部成为焊盘52。最终，导体柱50的高度为200μm。
然后，将该制作中途的基板浸渍于含有将铜表面活化的钯催化剂的酸性溶液中，之后在含有30g/L的氯化镍、10g/L的次磷酸钠、10g/L的柠檬酸钠的pH5的无电解镀镍液中浸渍20分钟，从而在焊盘52之上形成厚度为5μm的镀镍层。然后，在93℃的条件下，将该基板在含有2g/L的氰化金钾、75g/L的氯化铵、50g/L的柠檬酸钠、10g/L的次磷酸钠的无电解镀金液中浸渍23秒，以在镀镍层之上形成厚度为0.03μm的镀金层。然后，使用掩模图案印刷焊料膏，通过在200℃下进行回流焊(reflow)，在焊盘52上形成焊垫66，从而制造成多层印刷配线板10(参照图8和图1)。
根据上述的本实施方式的多层印刷配线板10，由含有环氧树脂、酚树脂、交联橡胶粒子以及固化催化剂的树脂组合物形成的低弹性模量层40的Tg高，所以即使在因制作多层印刷配线板10时的热处理工序或所安装的IC芯片70的发热等导致低弹性模量层40到达高温，低弹性模量层40也不会超过Tg，不会发生过剩膨胀。因此，即使在高温时，也能够防止低弹性模量层40的剥离，能够确保贯通低弹性模量层40的导体柱50的连接可靠性。此外，由于导体柱50的长径比Rasp适中，即使产生由核心基板20与IC芯片70之间的热膨胀系数差所引起的应力，也能够使该应力得到可靠的缓和，所以能够防止由于热膨胀/热收缩导致的与IC芯片70的连接破坏，能够减小反复加热/冷却时的电阻的变化率，从而能够稳定地向IC芯片70供电。并且，由于导体柱50的最细部分的直径超过30μm，所以能够抑制向IC芯片70供电时的电压降，进而能够防止IC芯片70发生误动作。尤其是在搭载了大于等于3GHz的IC芯片70时，其效果显著。而且，导体柱50形成为具有缩颈的形状，并且最粗部分的直径与最细部分的直径之比(最粗部分/最细部分)为大于等于2，因此，与大致笔直形状的导体柱相比，能够进一步抑制反复加热/冷却时的电阻的变化率。这是因为低弹性模量层40和导体柱50一起变形。对于这些效果，如后述的实验例中的说明那样，已得到证实。而且，由于将与低弹性模量层40的上表面形成为同一平面的导体柱50的顶部用作焊盘52，所以与独立于导体柱50而形成焊盘的情况相比，能够进行简单地制作。而且，低弹性模量层40在30℃下的杨氏模量为10MPa～1GPa，所以能够更加可靠地缓和热膨胀系数差引起的应力。
并且，本发明不限于上述实施方式，只要属于本发明的技术范围，可以以各种方式实施。
例如，在上述实施方式中，导体柱50的形状为具有缩颈的形状，但也可以是大致笔直的柱状。这样，在将导体柱50设为大致笔直的柱状时，例如，只要通过狭缝喷嘴等将蚀刻液直线地喷雾喷射，进行蚀刻即可。该情况下，只要导体柱50的长径比Rasp为4≤Rasp＜20，就能与上述的实施方式同样地防止由于热膨胀/热收缩引起的与IC芯片70的连接破坏、并能防止IC芯片70的误动作。此时，优选导体柱50的横截面的直径超过30μm，因为这样可减少电压降量。但是，若超过80μm，则导体柱50有可能妨碍到低弹性模量层40的变形，所以更优选大于30μm且小于等于80μm。并且，对此，如后述的实验例中的说明那样，已得到证实。
并且，也可以在上述的实施方式的低弹性模量层40上形成阻焊层。该情况下，在阻焊层上设置开口，使得焊盘52在外部露出。并且，可以通过通常方法形成此种阻焊层。
而且，在上述的实施方式中，在积层30之上仅形成一层具有导体柱50的低弹性模量层40，但也可以层叠多层。
另外，在上述的实施方式中，将焊盘52设为导体柱50的顶部即导体柱50的一部分，但也可以使焊盘52和导体柱50相互独立。
实验例
下面，对用于证实本实施方式的多层印刷配线板10的效果的实验例进行说明。首先，对导体柱的长径比Rasp与反复加热/冷却之后的电阻的变化率之间的关系进行说明。此处，根据上述的实施方式，制作了具有图9的表所示的实验例1～12的导体柱的多层印刷配线板。具体来讲，在各实施例中，结合导体柱的最大直径设定开口308的孔径，开口308是使用二氧化碳激光在图3的干膜306(厚度240μm)上形成的，并结合导体柱的最小直径设定图5的铜层310的蚀刻时间。并且，最小直径和最大直径相同的是大致笔直的柱状的导体柱，最小直径和最大直径不同的是具有缩颈的形状的导体柱。并且，笔直形状的导体柱使用了狭缝喷嘴进行喷雾蚀刻。在这样制作的各实施例的多层印刷配线板上安装IC芯片，之后，在IC芯片和多层印刷配线板之间填充密封树脂，以形成IC搭载基板。然后，测定隔着IC芯片的特定电路的电阻(在与IC搭载基板的IC芯片搭载面相反侧的面上露出并与IC芯片导通的一对电极间的电阻)，将该值设定为初始值。然后，在这些IC搭载基板上进行热循环试验，该热循环试验以-55℃×5分钟、125℃×5分钟为1循环，反复1500循环。在该热循环试验中，测定第500次循环、第750次循环、第1000次循环、第1500次循环的电阻，求得与初始值的变化率(100×(测定值-初始值)/初始值(％))。将其结果示于图9的表中。在该表中，电阻的变化率在±5％以内为“良好”(○)，±5％～10％为“一般”(△)，超过±10％为“差”(×)。并且，将目标规格设定为第1000次循环的变化率在±10％以内(即，评价中的“一般”或“良好”)。由该表可知，长径比Rasp大于等于4时，至少在第1000次循环以内的评价为“良好”，相对于此，长径比Rasp小于等于3.3时，评价几乎都是“差”。并且，长径比Rasp为20时，导体柱上产生裂纹，导致断线。并且，在导体柱的长径比Rasp相同的情况下，具有缩颈的形状要比大致笔直状优异。
接着，对导体柱的最小直径与电压降之间的关系进行说明。此处，根据上述的实施方式，制作了图10的表所示的实验例13～18的多层印刷配线板。具体地讲，在各实验例中，结合导体柱的最大直径设定开口308的孔径，开口308是使用二氧化碳激光在图3的干膜306(厚度240μm)上形成的，并结合导体柱的最小直径设定图5的铜层310的蚀刻时间。在这样制作的各实施例的多层印刷配线板上安装以3.1GHz的高速驱动的IC芯片，供给恒定量的电源，测定该IC芯片起动时的电压降量。顺便提及，由于不能直接测定IC芯片的电压，所以在多层印刷配线板上形成能够测定IC芯片的电压的电路，使用该电路测定电压降量。图10的表和曲线图示出其结果。并且，若IC芯片的晶体管导通，则该晶体管的电压随着时间的经过而有多次下降，测定其中的第一次的电压降量。并且，图10的表中的电压降量为将电源电压设为1.0V、5次起动IC芯片时的电压降量的平均值。另一方面，对于图10的表中的导体柱的最小直径，在截面研磨后进行测定，对于有无IC芯片的误动作，反复同时开关100次，确认在此期间是否发生了误动作。由图10的曲线图可知，在导体柱的最小直径超过30μm的附近，电压降量显著变小。并且，在实验例13(参照图10的表)的多层印刷配线板上安装1GHz的IC芯片，并以同样的操作来确认是否有发生误动作，其结果为没有发生误动作。并且，若导体柱的最小直径超过80μm，则由于长径比Rasp需要大于等于4，所以导体柱变高，配线长度变长，所以优选最小直径为大于30μm且小于等于80μm。
下面，对导体柱的长径比与施加于IC芯片的绝缘层的应力之间的关系进行说明。在将IC芯片、低弹性模量层、焊垫、导体柱、核心基板等各种构成材料的热膨胀系数和弹性模量、泊松比设定为恒定的状态下，改变导体柱的长径比Rasp，进行三维条带模拟(3D strip simulation)，计算各种长径比Rasp的导体柱的施加于IC芯片的绝缘层上的应力与导体柱的长径比Rasp为1时的施加于IC芯片的绝缘层上的应力之比(简称为应力比)。图11的表和曲线图示出其结果。由该表和曲线图可知，以长径比Rasp是4为边界应力比产生大变化。即，应力比在长径比Rasp大于等于4时较小，相对于此，在小于4时变大。
接着，说明形成低弹性模量层时使用的树脂组合物。此处，作为用于形成低弹性模量层的材料，使用上述的低弹性模量材料，即由在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂(日本化药(株)制，商品名：NC-7000L)、20重量份的苯酚-苯二甲醇缩合树脂(三井化学制，商品名：XLC-LL)、90重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR(JSR(株)制，商品名：XER-91)和4重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物得到的低弹性模量材料，按照上述实施方式，制作图1的多层印刷配线板，作为实施例1。并且，作为用于形成低弹性模量层的材料，使用烯烃系树脂膜(巴川制纸所制，品名TLF-YM2)，按照上述实施方式，制作图1的多层印刷配线板，作为比较例1。然后，对实施例1和比较例1进行油浸洗(oil dip)(在室温放置30秒后，于260℃放置10秒，将此作为1个循环，反复进行100次循环)，采用与上述相同的方式，求出电阻的变化率。其结果，实施例1的电阻变化率在±10％以内，相对于此，比较例1的导体柱断线。
下面对进一步的实验例进行说明。首先，对导体柱的长径比Rasp与反复加热/冷却后的电阻的变化率之间的关系进行说明。此处，根据上述的实施方式，制作了具有图13的表所示的实验例19～73的导体柱的多层印刷配线板。具体地讲，在各实验例中，结合导体柱的最大直径设定开口308的孔径，开口308是使用二氧化碳激光形成于根据导体柱的高度进行各种厚度变更的干膜306(参照图3，例如可以利用膜片的数量来调整厚度)上的，并结合导体柱的最小直径设定图5的铜层310的蚀刻时间。并且，最小直径和最大直径相同的是大致笔直的柱状的导体柱，最小直径和最大直径不同的是具有缩颈的形状的导体柱。并且，笔直形状的导体柱使用狭缝喷嘴进行喷雾蚀刻。在这样制作的各实施例的多层印刷配线板上安装IC芯片，之后，在IC芯片与多层印刷配线板之间填充密封树脂，以形成IC搭载基板。然后，进行与上述的实施例1～18相同的热循环实验。但是，还对第1750次循环、第2000次循环、第2500次循环测定电阻，进行评价。图13的表示出其结果。该表中的○、△、×的意义与图9中的相同。
由图13的结果可知，若长径比Rasp大于等于4且小于20，则至少第1000次循环以内的评价为“一般”(△)或“良好”(○)。相对于此，长径比Rasp小于4或大于等于20时，在第1000次循环中为“差”(×)。可以预料到这是因为：长径比Rasp若小于4，则即使低弹性模量层要变形，导体柱也会妨碍其变形，若大于等于20，则导体柱变形过度，导致疲劳劣化。并且，尤其在长径比Rasp大于等于4且小于等于6.5时，在较长的循环数中均得到了良好的结果。并且，在长径比Rasp大于等于4且小于20的情况下，若比较导体柱的形状，则具有缩颈的形状的导体柱至少在第1500次循环以内的评价为“一般”或“良好”，相对于此，笔直形状的导体柱至少在第1000次循环以内的评价为“一般”或“良好”，在第1500次循环中的评价为“差”或“一般”。可以预料到这是因为：具有缩颈的形状的导体柱以缩颈部为中心，更容易与低弹性模量层一起变形。另一方面，对于导体柱的最小直径，在大于30μm且小于等于60μm时，得到了理想的结果。可以预料到这是因为：在小于等于30μm时，由于直径细，反复的变形导致疲劳劣化，若超过60μm，则导体柱难以变形。并且，若比较导体柱的最大直径/最小直径之比为大于等于2的实验例22～24、35～37和小于2的实验例25～27、38～40，则前者的长期可靠性高。可以预料到这是因为：由于最大直径/最小直径之比大，所以导体柱更容易适当变形。
并且，替代低弹性模量层，采用形成积层时所使用的树脂绝缘层(味之素公司制造、产品名：ABF-45SH、杨氏模量：3.0GPa)，制作与实验例22相同的导体柱，进行与上述的各实验例相同的评价实验，其结果，在第500次循环中就已经成为“差”(×)。可以预料到这是因为：由于使用了弹性模量高的树脂绝缘层来替代低弹性模量层，所以不能缓和应力。
在实验例21～30中，改变低弹性模量层40的树脂组合物的混合量，按照上述实施方式，制作了试验例74～83。具体讲，使用了在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂、10重量份的苯酚-苯二甲醇缩合树脂、7重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR和0.5重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物。该树脂组合物的玻璃转化温度Tg为165℃。
在实验例21～30中，改变低弹性模量层40的树脂组合物的混合量，按照上述实施方式，制作了实验例84～93。具体讲，使用了在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂、5重量份的苯酚-苯二甲醇缩合树脂、180重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR和10重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物。该树脂组合物的玻璃转化温度Tg为125℃。
在实验例21～30中，改变低弹性模量层40的树脂组合物的混合量，按照上述实施方式，制作了实验例94～103。具体讲，使用了在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂、5重量份的苯酚-苯二甲醇缩合树脂、5重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR和0.1重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物。该树脂组合物的玻璃转化温度Tg为140℃。
在实验例21～30中，改变低弹性模量层40的树脂组合物的混合量，按照上述实施方式，制作了实验例104～113。具体讲，使用了在300重量份的乳酸乙酯中溶解了100重量份的萘型环氧树脂、100重量份的苯酚-苯二甲醇缩合树脂、200重量份的作为交联橡胶粒子的Tg为-50℃的羧酸改性NBR和20重量份的作为固化催化剂的1-氰乙基-2-乙基-4-甲基咪唑而形成的树脂组合物。该树脂组合物的玻璃转化温度Tg为155℃。
在实验例74～113中使用的萘型环氧树脂、苯酚-苯二甲醇缩合树脂、羧酸改性NBR均使用了与实验例1相同的市售品。对于这些实验例74～113，也进行了与上述的实施例1～18相同的热循环试验。将其结果示于图14的表。在表中的○、△、×的意思与图9中的相同。由该表可知，满足长径比为4.0、最大直径/最小直径之比为2.0以上、导体柱的最小直径大于30μm且小于等于60μm这样的条件时(实验例75～77、85～87、95～97、105～107)，得到了特别理想的结果。此外，对于实验例74～113，导体柱的形状相同的实验例进行相互比较(即，像实验例74、84、94、104那样尾数相同的实验例)时，与实验例94～103、104～113相比，实验例74～83、84～93得到了良好的结果。
本发明以2004年5月27日申请的日本国专利申请2004-157459号为优选权主张的基础，将其内容全部编入本发明。
产业上的可利用性
本发明的多层印刷配线板是用于搭载IC芯片等的半导体元件的多层印刷配线板，可用于例如电气相关产业或通信相关产业等。

Claims (8)

1.一种多层印刷配线板，所述多层印刷配线板包括：
核心基板；
积层，其形成于该核心基板上，并在该积层的上表面设置有导体图案；
低弹性模量层，其形成于该积层上，所述低弹性模量层在30℃时的杨氏模量为10MPa～1GPa；
安装用电极，其设置在该低弹性模量层的上表面，通过连接部与电子部件连接；以及
导体柱，其贯通所述低弹性模量层，将所述安装用电极和所述导体图案电连接；
其中，所述低弹性模量层由树脂组合物形成，所述树脂组合物含有环氧树脂、酚树脂、交联橡胶粒子以及固化催化剂，相对于100重量份的所述环氧树脂，所述树脂组合物含有5重量份～100重量份的所述酚树脂、5重量份～200重量份的所述交联橡胶粒子、0.1重量份～20重量份的所述固化催化剂；
所述交联橡胶的玻璃转化温度Tg为-80℃～-20℃；
所述树脂组合物的玻璃转化温度Tg为100℃～200℃。
2.根据权利要求1所述的多层印刷配线板，其中，相对于100重量份的所述环氧树脂，所述树脂组合物含有10重量份～50重量份的所述酚树脂、7重量份～180重量份的所述交联橡胶粒子、0.5重量份～10重量份的所述固化催化剂。
3.根据权利要求1或2所述的多层印刷配线板，其中，所述导体柱的长径比Rasp为4≤Rasp＜20。
4.根据权利要求1～3的任意一项所述的多层印刷配线板，其中，所述导体柱的直径大于30μm。
5.根据权利要求1～4的任意一项所述的多层印刷配线板，其中，所述导体柱形成为具有缩颈的形状。
6.根据权利要求5所述的多层印刷配线板，其中，所述导体柱的最粗部分的直径与最细部分的直径之比大于等于2。
7.根据权利要求5或6所述的多层印刷配线板，其中，所述导体柱的最小直径大于30μm且小于等于60μm。
8.根据权利要求1～7的任意一项所述的多层印刷配线板，其中，所述安装用电极是所述导体柱的顶部，所形成的导体柱的顶部与所述低弹性模量层的上表面处于同一平面。
CNB2005800169521A 2004-05-27 2005-05-26 多层印刷配线板 Active CN100531528C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004157459 2004-05-27
JP157459/2004 2004-05-27

Publications (2)

Publication Number Publication Date
CN1957649A CN1957649A (zh) 2007-05-02
CN100531528C true CN100531528C (zh) 2009-08-19

Family

ID=35451307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800169521A Active CN100531528C (zh) 2004-05-27 2005-05-26 多层印刷配线板

Country Status (7)

Country Link
US (1) US7495332B2 (zh)
EP (1) EP1753278A4 (zh)
JP (1) JP4846572B2 (zh)
KR (1) KR100870216B1 (zh)
CN (1) CN100531528C (zh)
TW (1) TW200607427A (zh)
WO (1) WO2005117510A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4824397B2 (ja) 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
EP1956648A4 (en) * 2006-09-13 2011-09-21 Sumitomo Bakelite Co SEMICONDUCTOR DEVICE
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
JP5823117B2 (ja) * 2010-11-16 2015-11-25 デクセリアルズ株式会社 異方性導電フィルム、接合体、及び接合体の製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP5218686B2 (ja) * 2011-08-08 2013-06-26 Ｊｓｒ株式会社 フラックス組成物、電気的接続構造の形成方法、電気的接続構造および半導体装置
CN104160497B (zh) * 2011-12-20 2017-10-27 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
CN109616485B (zh) * 2012-06-22 2024-08-27 株式会社尼康 基板、拍摄单元及拍摄装置
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
WO2016009392A1 (en) 2014-07-18 2016-01-21 Sabic Global Technologies B.V. Methods of forming dynamic cross-linked polymer compositions
CN104093272B (zh) * 2014-07-25 2018-01-16 华进半导体封装先导技术研发中心有限公司 一种半导体封装基板结构及其制作方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
WO2016151551A1 (en) * 2015-03-26 2016-09-29 Sabic Global Technologies B.V. Use of dynamic cross-linked polymer compositions in soldering applications
JP6735505B2 (ja) * 2016-09-06 2020-08-05 パナソニックＩｐマネジメント株式会社 プリント配線板、プリント回路板、プリプレグ
US20220199574A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2097998B (en) 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JPH0547842A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 半導体装置
EP0805614B1 (en) 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JPH1041633A (ja) 1996-07-25 1998-02-13 Hitachi Ltd 多層配線板とそれに用いる感光性樹脂組成物
JPH10173102A (ja) * 1996-12-12 1998-06-26 Nitto Denko Corp 半導体装置
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
JP3944795B2 (ja) * 1997-06-20 2007-07-18 日立化成工業株式会社 多層配線板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2001288336A (ja) * 2000-04-06 2001-10-16 Techno Polymer Co Ltd エポキシ樹脂組成物
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板
JP4045083B2 (ja) * 2000-12-25 2008-02-13 株式会社ルネサステクノロジ 半導体モジュールおよび実装構造体
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US20030034565A1 (en) 2001-08-18 2003-02-20 Lan James Jaen-Don Flip chip substrate with metal columns
JP2004281695A (ja) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd 多層プリント配線板、多層プリント配線板の製造方法、及び実装構造体
JP4504925B2 (ja) * 2004-01-30 2010-07-14 イビデン株式会社 多層プリント配線板及びその製造方法
WO2005107350A1 (ja) 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板

Also Published As

Publication number Publication date
US20070085203A1 (en) 2007-04-19
KR20070027562A (ko) 2007-03-09
WO2005117510A1 (ja) 2005-12-08
EP1753278A1 (en) 2007-02-14
US7495332B2 (en) 2009-02-24
CN1957649A (zh) 2007-05-02
TWI334755B (zh) 2010-12-11
JPWO2005117510A1 (ja) 2008-04-03
KR100870216B1 (ko) 2008-11-24
JP4846572B2 (ja) 2011-12-28
EP1753278A4 (en) 2010-05-19
TW200607427A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
CN100531528C (zh) 多层印刷配线板
CN102474993B (zh) 多层线路板和多层线路板的制造方法
CN100539106C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
US7754978B2 (en) Multilayer printed wiring board and method of manufacturing the same
CN101583489A (zh) 绝缘树脂片层叠体、层叠该绝缘树脂片层叠体而成的多层印刷布线板
US20080257597A1 (en) Printed circuit board manufacturing method and printed circuit board
US6009620A (en) Method of making a printed circuit board having filled holes
JP5309352B2 (ja) 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP2016196557A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
CN100411163C (zh) 芯片在薄膜上的半导体器件
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
JP2009212101A (ja) 多層配線板用の部材、及び、多層配線板の製造方法
CN100581326C (zh) 多层印刷配线板及其制造方法
JP2018056296A (ja) 支持基板、回路基板の製造方法及び半導体装置の製造方法
JP2009212099A (ja) 多層配線板用の部材、及び、多層配線板の製造方法
KR101741794B1 (ko) 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법
JP2019095719A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2011187999A (ja) 多層配線板
JP4547866B2 (ja) 半導体用接着剤付きテープおよび半導体接続用基板ならびに半導体装置
KR20100097247A (ko) 비유동성 언더필용 수지조성물 및 이를 이용한 비유동성 언더필 필름
KR101870191B1 (ko) 회로 기판 제조방법
JP2009212095A (ja) 多層配線板用の部材およびその製造方法
JP2019033205A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2019033206A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2017228614A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210521

Address after: Gifu County, Japan

Patentee after: IBIDEN Co.,Ltd.

Address before: Gifu County, Japan

Patentee before: IBIDEN Co.,Ltd.

Patentee before: JSR Corp.