JP4291729B2 - 基板及び半導体装置 - Google Patents

基板及び半導体装置 Download PDF

Info

Publication number
JP4291729B2
JP4291729B2 JP2004128462A JP2004128462A JP4291729B2 JP 4291729 B2 JP4291729 B2 JP 4291729B2 JP 2004128462 A JP2004128462 A JP 2004128462A JP 2004128462 A JP2004128462 A JP 2004128462A JP 4291729 B2 JP4291729 B2 JP 4291729B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
thermal expansion
expansion coefficient
connection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004128462A
Other languages
English (en)
Other versions
JP2005311182A (ja
Inventor
貴幸 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004128462A priority Critical patent/JP4291729B2/ja
Publication of JP2005311182A publication Critical patent/JP2005311182A/ja
Application granted granted Critical
Publication of JP4291729B2 publication Critical patent/JP4291729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、基板及び半導体装置に係り、特に熱膨張係数の異なる半導体素子と実装基板とを電気的に接続する基板及び半導体装置に関する。
従来、熱膨張係数の異なる半導体素子と実装基板との間を電気的に接続するために、半導体素子の熱膨張係数と実装基板の熱膨張係数との略中間の熱膨張係数を有した基板が用いられている。このような基板には、基材が樹脂の基板や、板状の金属基材の両面に樹脂を設けた基板がある。
図１は、半導体素子と実装基板とを接続した従来の金属基材を備えた基板の断面図である。図１に示すように、半導体素子１４は、基板１０に対してはんだバンプ１５によりフリップチップ実装されており、半導体素子１４と基板１０との間には、アンダーフィル樹脂１６が設けられている。実装基板１８は、基板１０に対してはんだボール１７を介して接続されている。また、半導体素子１４は、複数の配線及び絶縁層を有した多層配線構造とされている。
基板１０は、金属基材１１と、樹脂部材１２，１３と、図示していないビアとを有した構成とされている。金属基材１１は、平板状の金属板であり、その両面には樹脂部材１２，１３が設けられている。また、金属基板１１には、半導体素子１４と実装基板１８との間を電気的に接続するためのビアが形成されている（例えば、特許文献１参照。）。
このように、基板１０に金属基材１１を設け、金属基板１１の材料や厚さ等を適宜選択することで、基板１０全体の熱膨張係数を所望の値に変えることができる。また、このような基板１０は、大きな板状のパネルに複数の基板１０を形成した後に個々の基板１０を切り出すことで製造される。
特開２００３−３０４０６３号公報
近年の半導体素子１４の高速動作化の要求に伴い、半導体素子１４の絶縁層として誘電率の低いＳｉＯＦ等のウルトラロウＫ材料が適用されている。しかし、このようなウルトラロウＫ材料により形成された絶縁層は、強度が弱くもろいため、従来のように基板１０の熱膨張係数を半導体素子１４と実装基板１８との熱膨張係数の略中間の値に設定した場合には、半導体素子１４と基板１０との間の熱膨張係数の差により、半導体素子１４に設けられた絶縁層が剥がれて、半導体素子１４が破損するという問題があった。
また、基板１０の熱膨張係数を半導体素子１４の熱膨張係数に近づけて、ウルトラロウＫ材料により形成された絶縁層の剥がれを抑制した場合には、基板１０と実装基板１８との間の熱膨張係数の差が大きくなってしまい、実装基板１８が破損してしまうという問題があった。
さらに、基板１０に設けられた金属基材１１は、平板状の金属板であるため、曲げ剛性が弱いため、基板１０の製造工程において、パネルに反りが発生してしまい、基板１０を精度良く加工できないというという問題や、パネルの反りが大きい場合には、加工装置で搬送できないという問題があった。また、金属基材１１が平板状の金属板であるため、基板１０の重量が重くなり、加工装置で吸着等により搬送する際、吸着部からパネルが落ちてしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、基板と半導体素子との間の熱膨張係数の差、及び基板と実装基板との間の熱膨張係数の差を小さくして、半導体素子及び実装基板が破損することを防止すると共に、基板を精度良く加工することのできる基板及び半導体装置を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
本発明の一観点によれば、板状の金属基材と、半導体素子が接続される第１の接続領域と、実装基板が接続される第２の接続領域とを備え、前記半導体素子及び実装基板が接続される基板であって、前記第１の接続領域に対応する前記金属基材に設けられた第１の貫通穴と、前記第２の接続領域に対応する前記金属基材に、前記第１の貫通穴と穴径及び／又は穴の配設ピッチの異なる第２の貫通穴を設け、前記第１及び第２の貫通穴に樹脂を埋め込むことを特徴とする基板が提供される。
本発明によれば、半導体素子が接続される第１の接続領域に対応する金属基材に第１の貫通穴を設け、実装基板が接続される第２の接続領域に対応する金属基材に第１の貫通穴と穴径及び／又は穴の配設ピッチの異なる第２の貫通穴を設けることにより、第１の接続領域の熱膨張係数と第２の接続領域の熱膨張係数とを異ならせて、第１の接続領域と半導体素子との熱膨張係数の差、及び第２の接続領域と実装基板との熱膨張係数の差を小さくして、半導体素子及び実装基板の破損を防止することができる。また、基板に第１及び第２の貫通穴を設けたことにより、基板の反りを抑制することができる。
また、第１及び第２の貫通穴に樹脂を埋め込むことで、金属基材を構成する金属と樹脂との熱膨張係数の違いにより、第１の接続領域の熱膨張係数と第２の接続領域の熱膨張係数とを異ならせることができる。
また、請求項１に記載の基板と、前記基板に接続される半導体素子とを備えてもよい。
このように、請求項１に記載の基板と、基板に接続される半導体素子とを備えることにより、基板と半導体素子との間の熱膨張係数の差を小さくすることが可能となるため、半導体素子の破損を防止できる。
本発明は、基板と半導体素子との間の熱膨張係数の差、及び基板と実装基板との間の熱膨張係数の差を小さくして、半導体素子及び実装基板が破損することを防止すると共に、基板を精度良く加工することのできる基板及び半導体装置を提供することができる。
次に、図面に基づいて本発明の実施例を説明する。
（実施例）
始めに、図２を参照して、本発明の実施例による半導体装置３０について説明する。図２は、実装基板に実装された本発明の実施例による半導体装置の断面図である。なお、図２において、Ａは半導体素子３１がはんだバンプ３２を介して基板３５に接続される領域（以下、接続領域Ａ）、Ｂは実装基板４１がはんだボール３９を介して基板３５に接続される領域（以下、接続領域Ｂ）をそれぞれ示している。接続領域Ａは、第１の接続領域であり、接続領域Ｂは、第２の接続領域である。
半導体装置３０は、半導体素子３１と、基板３５とを有した構成とされている。半導体素子３１は、複数の配線及び絶縁層から構成されており、絶縁層には、半導体素子３１の高速動作を可能とするための低誘電率のウルトラロウＫ材料が適用されている。ウルトラロウＫ材料には、例えば、ＳｉＯ２に数％程度のフッ素をドーピングしたＳｉＯＦ膜がある。
このような構成とされた半導体素子３１は、基板３５の接続領域Ａにおいて、はんだバンプ３２を介して基板３５にフリップチップ実装されている。また、半導体素子３１と基板３５との間には、アンダーフィル樹脂３３が設けられている。
実装基板４１は、複数の基板３５を取り付ける大きさがあり、基板３５と接続できる接続端子を有したプリント配線板であり、より具体的には、例えば、マザーボード等である。実装基板４１は、基板３５の接続領域Ｂにおいて、はんだボール３９を介して基板３５に接続されている。
基板３５は、多層配線構造を有したプリント回路板であり、大略すると金属基材４２と、樹脂３８と、ビア（図示せず）とを有した構成とされている。基板３５は、異なる熱膨張係数を有した半導体素子３１と実装基板４１とを電気的に接続するためのものである。半導体素子３１と実装基板４１との間は、金属基材４２を貫通するビアにより電気的に接続される。
図３は、金属基材の平面図である。図２及び図３に示すように、金属基材４２は、平板状の金属板であり、金属基材４２には、例えば、Ｆｅ−Ｎｉ合金（混合比１：１）を用いることができる。金属基材４２の両面には、樹脂３８が設けられている。金属基材４２の接続領域Ａに対応する部分には、第１の貫通穴である貫通穴３７が複数形成されており、この貫通穴３７には樹脂３８が充填されている。貫通穴３７は、従来のエッチング法により形成することができる。樹脂３８には、例えば、エポキシ系樹脂を用いることができる。
このように、半導体素子３１がはんだバンプ３２を介して基板３５に接続される接続領域Ａに対応する金属基材４２に複数の貫通穴３７を形成し、これら複数の貫通穴３７に樹脂３８を充填することで、接続領域Ａに対応した金属基材４２の熱膨張係数を貫通穴が設けられていない金属部材４２部分の熱膨張係数と異ならせることができる。
このように、接続領域Ａに対応した金属基材４２に複数の貫通穴３７を形成し、これら複数の貫通穴３７に樹脂３８を充填することで、接続領域Ａに対応した金属基材４２の熱膨張係数と半導体素子３１の熱膨張係数との差が小さくなるように、接続領域Ａに対応した金属基材４２の熱膨張係数を設定して、熱膨張係数の差により半導体素子３１の絶縁層が損傷し、半導体素子３１が破損することを防止できる。また、貫通穴３７の穴径、形状、配設ピッチ等を適宜選択することで、接続領域Ａに対応した金属基材４２の熱膨張係数を所望の値に変えることができる。
金属基材４２の接続領域Ｂに対応する部分には、第２の貫通穴である貫通穴３６が複数形成されており、この貫通穴３６には樹脂３８が充填されている。一般的に、実装基板４１の熱膨張係数は、半導体素子３１の熱膨張係数よりも大きいので、貫通穴３７の穴径は、貫通穴３６よりも小さく形成すると良い。貫通穴３６は、従来のエッチング法により形成することができる。
このように、実装基板４１がはんだボール３９を介して基板３５に接続される接続領域Ｂに対応した金属基材４２に貫通穴３７よりも大きい複数の貫通穴３６を形成し、これら複数の貫通穴３６に樹脂３８を充填することで、接続領域Ｂに対応した金属基材４２の熱膨張係数を、接続領域Ａに対応した金属基材４２の熱膨張係数と異なる値とすることができる。
これにより、接続領域Ｂに対応した金属基材４２の熱膨張係数と実装基板４１の熱膨張係数との差が小さくなるように、接続領域Ｂに対応した金属基材４２の熱膨張係数を設定して、熱膨張係数の差により実装基板４１が破損することを防止できる。また、貫通穴３６の穴径、形状、配設ピッチ等を適宜選択することで、接続領域Ｂに対応した金属基材４２の熱膨張係数を所望の値に変えることができる。
上記説明したように、金属基材４２の半導体素子３１が接続される接続領域Ａに貫通穴３７を形成し、金属基材４２の実装基板４１が接続される接続領域Ｂに貫通穴３７よりも穴径の大きな貫通穴３６を形成して、貫通穴３６，３７に樹脂３８を充填することで、半導体素子３１と基板３５との間の熱膨張係数の差と、実装基板４１と基板３５との間の熱膨張係数の差とを小さくして、半導体素子３１及び実装基板４１が破損することを防止することができる。また、接続領域Ａに対応する金属基材４２には、例えば、穴径が０．３０ｍｍの円筒状の貫通穴３６を配設ピッチ１．０で設け、接続領域Ｂに対応する金属基材４２には、穴径が０．７５ｍｍの円筒状の貫通穴３７を配設ピッチ１．０で設けることができる。
次に、図４及び図５を参照して、本実施例の基板３５と、比較例である貫通穴を有していない金属基材１１を備えた従来の基板１０とについて評価した熱膨張係数の差について説明する。なお、評価する際、半導体素子及び実装基板については同一のものを用いた。また、半導体素子の絶縁層には、ウルトラロウＫ材料を用いた。
図４は、半導体素子、実装基板、比較例の基板、及び本実施例の基板の熱膨張係数を示した図である。図４に示すように、半導体素子の熱膨張係数は３．２、実装基板の熱膨張係数は１７．０、比較例の基板１０の熱膨張係数は１２．０、本実施例の基板３５の接続領域Ａに対応する部分の熱膨張係数は８．０、本実施例の基板３５の接続領域Ｂに対応する部分の熱膨張係数は１４．０であった。また、接続領域Ａに対応する金属基材４２には、穴径が０．３０ｍｍの円筒状の貫通穴３６を配設ピッチ１．０で設け、接続領域Ｂに対応する金属基材４２には、穴径が０．７５ｍｍの円筒状の貫通穴３７を配設ピッチ１．０で設けた。
図５は、熱膨張係数の差を示した図である。図５に示すように、比較例の基板１０を用いた場合には、半導体素子と基板１０との間の熱膨張係数の差は８．８であり、実装基板と基板１０との間の熱膨張係数の差は５．０であった。一方、本実施例の基板３５を用いた場合には、半導体素子と基板３５との間の熱膨張係数の差は４．８であり、実装基板と基板３５との間の熱膨張係数の差は３．０であった。この評価結果から、本実施例の基板３５を適用することで、半導体素子と基板３５との間の熱膨張係数の差と、実装基板と基板３５との間の熱膨張係数の差とを従来よりも小さくできることが確認できた。
次に、上記熱膨張係数を有した半導体素子、実装基板、比較例の基板１０、及び本実施例の基板３５を用いて、高低温サイクル試験を行った。この高低温サイクル試験では、温度サイクル試験装置を用いて、−６５℃から１２５℃までの温度範囲で、温度の上げ下げを繰り返し行い、繰り返し回数が及ぼす影響について評価した。
この高低温サイクル試験による評価結果から、比較例の基板１０に接続された半導体素子は、繰り返し回数が２００回程度で半導体素子の破損が確認されたが、本実施例の基板３５に接続された半導体素子は、繰り返し回数が５００回以上でも破損が見られなかった。このことから、本実施例の基板３５を適用することにより、半導体素子の破損を防止できることが確認できた。また、実装基板と基板３５との間の接続部分のストレス、及び半導体素子と基板３５との間の接続部分のストレスは、従来の基板１０を用いた場合と比較して１／５程度となることが確認できた。
図６は、複数の基板を設けたパネルの平面図であり、図７は、図６に示したパネルのＤ１−Ｄ２方向の断面図である。図６に示すように、基板３５は、板状のパネル４５に複数の基板３５を形成し、最後に、パネル４５から基板３５を切り出すことで製造される。パネル４５は、基板３５が形成される基板形成領域（以下、基板形成領域Ｅ）と、基板３５が形成されない非形成領域（以下、非形成領域Ｆ）とを有している。なお、図６において、基板形成領域Ｅには、先に説明した貫通穴３６，３７（図示せず）が形成されている。
図７に示すように、基板３５が形成される基板形成領域Ｅのみに貫通穴３６，３７を形成するだけでなく、非形成領域Ｆにも貫通穴４７を形成することで、パネル４５全体に貫通穴が形成され、貫通穴を有していない金属基材１１を備えた従来の基板１０と比較して、パネル４５の重量を軽くして、パネル４５を加工装置に設けられた吸着部で搬送する際、安定してパネル４５を搬送することができる。また、上記貫通穴３６，３７，４７を設けることで、パネル４５の曲げ剛性を強くすることができ、基板３５を製造する際、パネル４５及び基板３５の反りを抑制して、基板３５を精度良く加工することができる。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、金属基材４２に設ける貫通穴の穴径、形状、配設ピッチ等については、上記実施例の貫通穴３６，３７の形状に限定されない。
本発明は、基板と半導体素子との間及び基板と実装基板との間の熱膨張係数の差を小さくして、半導体素子及び実装基板が破損することを防止すると共に、基板を精度良く加工することのできる基板及び半導体装置に適用できる。
半導体素子と実装基板とを接続した従来の基板の断面図である。 実装基板に実装された本発明の実施例による半導体装置の断面図である。 金属基材の平面図である。 半導体素子、実装基板、比較例の基板、及び本実施例の基板の熱膨張係数を示した図である。 熱膨張係数の差を示した図である。 複数の基板を設けたパネルの平面図である。 図６に示したパネルのＤ１−Ｄ２方向の断面図である。
符号の説明
１０，３５ 基板
１１，４２ 金属基材
１２，１３ 樹脂部材
１４，３１ 半導体素子
１５，３２ はんだバンプ
１６，３３ アンダーフィル樹脂
１７，３９ はんだボール
１８，４１ 実装基板
３０ 半導体装置
３６，３７，４７ 貫通穴
３８ 樹脂
４５ パネル
Ａ，Ｂ 接続領域
Ｅ 基板形成領域
Ｆ 非形成領域

Claims (2)

  1. 板状の金属基材と、
    半導体素子が接続される第１の接続領域と、
    実装基板が接続される第２の接続領域とを備え、
    前記半導体素子及び実装基板が接続される基板であって、
    前記第１の接続領域に対応する前記金属基材に設けられた第１の貫通穴と、
    前記第２の接続領域に対応する前記金属基材に、前記第１の貫通穴と穴径及び／又は穴の配設ピッチの異なる第２の貫通穴を設け、
    前記第１及び第２の貫通穴に樹脂を埋め込むことを特徴とする基板。
  2. 請求項１に記載の基板と、
    前記基板に接続される半導体素子とを備えたことを特徴とする半導体装置。
JP2004128462A 2004-04-23 2004-04-23 基板及び半導体装置 Expired - Fee Related JP4291729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004128462A JP4291729B2 (ja) 2004-04-23 2004-04-23 基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004128462A JP4291729B2 (ja) 2004-04-23 2004-04-23 基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005311182A JP2005311182A (ja) 2005-11-04
JP4291729B2 true JP4291729B2 (ja) 2009-07-08

Family

ID=35439572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004128462A Expired - Fee Related JP4291729B2 (ja) 2004-04-23 2004-04-23 基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP4291729B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108076586A (zh) * 2016-11-10 2018-05-25 南亚电路板股份有限公司 电路板及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP4521415B2 (ja) * 2007-02-26 2010-08-11 株式会社東芝 半導体装置
KR101740878B1 (ko) * 2011-03-22 2017-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
KR102411997B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810374Y2 (ja) * 1979-06-04 1983-02-25 三洋電機株式会社 混成集積回路基板
JP3635205B2 (ja) * 1998-10-29 2005-04-06 新光電気工業株式会社 配線基板
JP2002222897A (ja) * 2001-01-29 2002-08-09 Hitachi Metals Ltd 半導体用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108076586A (zh) * 2016-11-10 2018-05-25 南亚电路板股份有限公司 电路板及其制造方法
CN108076586B (zh) * 2016-11-10 2020-06-05 南亚电路板股份有限公司 电路板及其制造方法

Also Published As

Publication number Publication date
JP2005311182A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US7745736B2 (en) Interconnecting substrate and semiconductor device
JP5644242B2 (ja) 貫通電極基板及びその製造方法
KR100821154B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20060079079A1 (en) Method of manufacturing of thin based substrate
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
JP5154611B2 (ja) 電子素子内蔵型印刷回路基板
US20110061911A1 (en) Interposer and method for manufacturing the same
US10129980B2 (en) Circuit board and electronic component device
US20080036085A1 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
US20110061906A1 (en) Printed circuit board and fabrication method thereof
JP4291729B2 (ja) 基板及び半導体装置
US6002590A (en) Flexible trace surface circuit board and method for making flexible trace surface circuit board
US20160247696A1 (en) Interposer and method for producing the same
US20120098129A1 (en) Method of making a multi-chip module having a reduced thickness and related devices
JP2007149836A (ja) 半導体装置
JP4750080B2 (ja) 配線基板
US8975742B2 (en) Printed wiring board
US8304665B2 (en) Package substrate having landless conductive traces
JP2001015882A (ja) 歪みゲージ内蔵回路基板およびその製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US9299666B2 (en) Stacked semiconductor device
KR101061175B1 (ko) 반도체 패키지용 기판
US11373968B2 (en) Via structure for semiconductor dies
JP2005183868A (ja) 半導体装置およびその実装構造
JP2007067129A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees