JP2015146401A - ガラスインターポーザー - Google Patents

Abstract

【課題】ストレスの緩和能力が高く良好な緩衝性を生むガラスインターポーザーの提供。
【解決手段】第１面と第２面とを有し、第１面から第２面に貫通する孔が該第１面内で複数行、複数列をもつように複数設けられ、第２面上が、半導体チップが位置すべき領域である第１領域と該第１領域以外の領域である第２領域とに分けられ、第１領域における孔の部分が占める面積比が、第２領域における孔の部分が占める面積比より小さくされている、ガラス製の基層と、基層の孔それぞれの内部に位置する縦方向導電体と、基層の第１面に連なる面である縦方向導電体の下面に接触して設けられた第１の導体と、基層の第２面上に設けられた絶縁層と、基層の第２面の第１領域上に絶縁層を介して設けられた、半導体チップを接続するためのランドと、基層の第２面に連なる面である縦方向導電体の上面に接触しつつ該上面からランドまで延設された第２の導体とを具備する。
【選択図】図１

Description

本発明は、電子デバイスの端子配置密度を変換するための基板である、少なくともガラス層を含んだガラスインターポーザーに係り、特に、ガラス層に貫通導体を有するガラスインターポーザーに関する。

近年、半導体チップ部品を大型の配線基板（マザーボード）に実装する簡便化のため、端子配置を粗ピッチに変換するインターポーザーに半導体チップが取り付けられた形態の電子デバイスが用いられている。インターポーザーは端子配置密度の変換が主たる機能であるものの、同時に、半導体チップ自体と配線基板との熱膨張率の違いから生じるストレスの緩和にも活用できる。

半導体はその素材としてシリコンが主であり、一方配線基板の素材にはエポキシ樹脂などの有機材料が多く用いられているため熱膨張率の違いが大きく、直に実装している場合には、電気的機械的に接続するための部材にせん断方向の大きなストレスが生じ信頼性に影響する。そこで、インターポーザーを介在させることにより、熱膨張率の点で半導体チップと配線基板とが緩衝される。

一例であるインターポーザーとして、基板材料に有機材料ではなく半導体チップと同様のシリコンを素材とするものが存在する。シリコン素材の場合、貫通導体を含め微細な配線の形成方法として半導体製造プロセスで培った技術を活用できるため有用性が大きい。しかしながら、有機材料と比較してコスト的に不利であるため利用拡大には限界があると考えられる。

その点で、シリコンと同じく無機材料であるガラスを基板材料とするインターポーザーは素材コスト的に非常に安く有望と考えられる。そこで、ガラスを基板材料にインターポーザーを構成することを前提とした場合、その素材特性に応じて、ストレスの緩和能力がより高く良好な緩衝性を生むように考えることは、インターポーザーとして高い信頼性を得る上で基本的で重要な課題になる。

特開２００１−２７４５５６号公報 特開２００５−３５３９５３号公報

本発明は、電子デバイスの端子配置密度を変換するための基板であって少なくともガラス層を含んだガラスインターポーザーにおいて、ストレスの緩和能力がより高く良好な緩衝性を生むガラスインターポーザーを提供することを目的とする。

上記の課題を解決するため、本発明の一態様であるガラスインターポーザーは、第１面と該第１面の反対の側の第２面とを有し、前記第１面から前記第２面に貫通する孔が該第１面内で複数行、複数列をもつように複数設けられ、前記第２面上が、半導体チップが位置すべき領域である第１領域と該第１領域以外の領域である第２領域とに分けられ、前記第１領域における前記孔の部分が占める割合である第１の面積比が、前記第２領域における前記孔の部分が占める割合である第２の面積比より小さくされている、ガラス製の基層と、前記基層の前記孔それぞれの内部に位置する縦方向導電体と、前記基層の前記第１面に連なる面である前記縦方向導電体の下面に接触して設けられた第１の導体と、前記基層の前記第２面上に設けられた絶縁層と、前記基層の前記第２面の前記第１領域上に前記絶縁層を介して設けられた、前記半導体チップを接続するためのランドと、前記基層の前記第２面に連なる面である前記縦方向導電体の上面に接触しつつ該上面から前記ランドまで延設された第２の導体とを具備する。

すなわち、このガラスインターポーザーでは、ガラス製の基層の、半導体チップが接続されるべき第２面において、半導体チップが位置すべき領域である第１領域とこの第１領域以外の領域である第２領域との比較として、第１領域と第２領域とで貫通する孔の部分の占める面積割合に違いがある。第１領域における孔の部分が占める割合である第１の面積比は、第２領域における孔の部分が占める割合である第２の面積比より小さくされている。

このような構成により、基層の、半導体チップが位置すべき第１領域においては実効的な横方向の膨張率はガラス素材それ自体の膨張率からそれほど変化しない一方、第２領域における実効的な横方向の膨張率は、縦方向導電体の材質に応じて、縦方向導電体の膨張率に近づくように大きくなる。これにより、半導体チップの配置領域（第１領域）で半導体チップとこのインターポーザーとにおける横方向の膨張率を局所的に揃える一方で、このインターポーザーとこのインターポーザー自体が実装される配線基板とにおける横方向の膨張率もより揃えるように構成できる。すなわち、熱膨張率の点で半導体チップと配線基板とのストレスの緩和能力がより高く良好な緩衝性を生むガラスインターポーザーとすることができる。

本発明によれば、電子デバイスの端子配置密度を変換するための基板であって少なくともガラス層を含んだガラスインターポーザーにおいて、ストレスの緩和能力がより高く良好な緩衝性を生むガラスインターポーザーを提供することができる。

一実施形態であるガラスインターポーザーの構成を模式的に示す断面図。 図１中に示したガラス基層１１の構成を示す平面図。 図１に示したガラスインターポーザーを仲介として半導体チップを配線基板上に接続した態様を模式的に示す断面図。 図２に示したガラス基層の変形例を示す平面図。 図２に示したガラス基層の別の変形例を示す平面図。 図２に示したガラス基層のさらに別の変形例を示す平面図。

本発明の実施態様として、前記縦方向導電体が、導電性組成物でできている、とすることができる。導電性組成物は膨張率がガラスより相当に高く、よって、ガラス基層に設けた孔に充填することにより、基層としての膨張率を効果的に増加させることができる。なお、導電性組成物ではなく、例えばめっきで成長させた銅による縦方向導電体であってもその膨張率はガラスより数倍は高いため、導電性組成物ほどではないが、基層としての膨張率を増加させる効果がある。

また、実施態様として、前記基層が、無アルカリガラスでできている、とすることができる。無アルカリガラスは、ソーダガラスとは異なりＮａ、Ｋなどのアルカリ成分を含まないので、ガラス表面にアルカリ成分が溶出することがない。したがって、この態様では、インターポーザーに接続されるべき半導体チップの端子を腐食させる信頼性劣化要因が原理的に生じない利点がある。また、無アルカリガラスは、膨張率がシリコンのそれと同程度の大きさであり、接続される半導体チップとの関係で膨張率の点で整合性がよい。

また、実施態様として、前記基層が、前記孔の形成位置が前記第２面において前記第２領域に限られており前記第２面の前記第１領域には孔が形成されていない基層である、とすることができる。このように、半導体チップが位置すべき領域である第１領域には孔をまったく設けないようにすることが可能である。つまり、膨張率の点で生のガラス基層と半導体チップとの関係がもともと揃っている場合は、このように構成することでストレス緩和能力をより高くできる利点がある。半導体チップと電気的につながるべき縦方向導電体については、第２領域に存在するものを利用すればよい。

また、実施態様として、前記基層が、前記孔が前記第２面の前記第２領域において少なくとも２つの方向のそれぞれにおいて等ピッチでアレイ状に設けられている基層である、とすることができる。等ピッチにアレイ状で孔を設けることは、カスタム設計が不要であり標準化して低コスト化できる意味で非常に好ましい。

また、実施態様として、前記基層が、前記孔が前記第２面の前記第１領域において少なくとも２つの方向のそれぞれにおいて等ピッチでアレイ状に設けられている基層である、とすることができる。等ピッチにアレイ状で孔を設けることは、カスタム設計が不要であり標準化して低コスト化できる意味で非常に好ましい。

また、実施態様として、前記基層が、前記第１領域にある前記孔と前記第２領域にある前記孔とが同じ径で形成されている基層である、とすることができる。同じ径で形成する場合には、基層全体において、孔開けの工程をどの孔でも同一の工程とすることができるので、工程の複雑化を防止できる。

また、実施態様として、前記基層が、前記第１領域にある前記孔が前記第２領域にある前記孔より小さい径で形成されている基層である、とすることができる。このように径の大小関係が設定される場合は、孔の配置密度については第１領域と第２領域とで変更せず、もっぱら孔の径の違いにより、第１領域と第２領域とで第１の面積比と第２の面積比とを異ならせることが可能になる。構成が単純化されているとも言える。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、一実施形態であるガラスインターポーザーの構成を模式的に示す断面図である。同図に示すように、このインターポーザー１０は、ガラス基層１１、樹脂層（配線層間絶縁層）１２、１３、１４、１５、ビアホール内めっきビア２１ａ、２１ｃ、２２ａ、２２ｃ、配線パターン２１ｂ、２１ｄ、２２ｂ、２２ｄ、ニッケル金めっき層２１ｅ、２２ｅ、縦方向導電体（貫通導体）３１、配線カバー膜（はんだレジスト膜）４１、４２、はんだボール５１を有する。

概略として、このインターポーザー１０は、図示上面にあるニッケル金めっき層２２ｅの部分を接続ランドに利用して半導体チップ６１（仮想線で示す）が例えばフリップチップボンディングにより実装され、一方、図示下面にあるはんだボール５１を使用して他のより大型の樹脂製配線基板（不図示）に全体が表面実装され得る構成である。ニッケル金めっき層２２ｅを有するランドの配置ピッチは半導体チップ６１の端子のそれに合わせて狭ピッチであり、はんだボール５１は、これより広いピッチで配置されている。

インターポーザー１０により、狭端子ピッチの半導体チップ６１のような部品の、大型の配線基板（マザーボードなど）への実装が簡便化される。なお、ニッケル金めっき層２２ｅは、これを形成せず、代わりに配線パターン２２ｄ上に銅の金属バンプを形成する形態も考えられる。この場合、この金属バンプは、半導体 チップ６１の実装のため、その半導体チップ６１の面上に設けられた別の金属バンプ（端子）に接続される。

ニッケル金めっき層２２ｅを有する接続ランドは、電気的に、配線パターン２２ｄ、ビアホール内めっきビア２２ｃ、配線パターン２２ｂ、ビアホール内めっきビア２２ａ、縦方向導電体３１、ビアホール内めっきビア２１ａ、配線パターン２１ｂ、ビアホール内めっきビア２１ｃ、配線パターン２１ｄ、ニッケル金めっき層２１ｅを経て、はんだボール５１に導通している。

以上の縦方向および横方向の導体部分が存在する一方、ガラス基層１１、樹脂層１２、１３、１４、１５、配線カバー膜４１、４２は絶縁体であり、これらの積層構成により、上記の導体をそれぞれ図示するように所望に配置させる（あるいは保護する）ことができる。絶縁体のうち、ガラス基層１１は、その名称のとおりガラスを使用したコア層に相当する層であり、樹脂素材よりも熱膨張率が相当に小さいことにより、このインターポーザー１０に取り付ける半導体チップ６１との熱膨張率の違いで生じるストレスを大きく軽減させることができる。この点についてはさらに後述する。

樹脂層についてより具体的に、樹脂層１２（１３）は、縦方向導電体３１の下面（上面）に対して凸状に接触する複数のビアホール内めっきビア２１ａ（２２ａ）どうしの間を埋めるように機能する樹脂層になっている。樹脂層１２（１３）上には、配線パターン２１ｂ（２２ｂ）が形成されている。樹脂層１２（１３）および配線パターン２１ｂ（２２ｂ）上に設けられた樹脂層１４（１５）には、ビア２１ｃ（２２ｃ）が貫通形成され、さらにそれらの上に配線パターン２１ｄ（２２ｄ）が設けられる。

ガラス基層１１を貫通して設けられた縦方向導電体３１は、ガラス基層１１に貫通形成されたビア孔１１ａ内に配置させた、導電性組成物による導体である。そして、図示するように、縦方向導電体３１は、ガラス基層１１のどの領域に存在するものであるかに従ってその配置密度が異なっている。なお前提として、この形態は、ガラス基層１１の面上に直接接する配線パターンを設けないようにした構成であり、これにより、実際に電気的に用いられる縦方向導電体３１のみがビアホール内めっきビア２１ａ、２２ａで接触され、電気的に機能する。

配置密度が異なる点に関してより具体的に、縦方向導電体３１は、その配置が、半導体チップ６１が位置すべき領域（第１領域）とこの領域以外の領域（第２領域）との比較として以下になっている。すなわち、第１領域におけるそのビア孔１１ａの部分が占める割合（面積比）は、第２領域におけるそのビア孔１１ａの部分が占める割合（面積比）より小さくなっている。

この点をさらに説明するため図２を参照する。図２は、図１中に示したガラス基層１１の構成を示す平面図である。図２において、図１中に示したものと同一のものには同一符号を付してある。図２に示すように、このガラス基層１１は、基層１１を貫通してビア孔１１ａが複数行、複数列をもつように複数設けられている。そして、ガラス基層１１を半導体チップ６１が配置されるべき領域とそれ以外の領域とに分けて比較したとき、ビア孔１１ａを配置するピッチが異なっており、これにより前者でのビア孔１１ａの部分が占める面積比が、後者でのビア孔１１ａの部分が占める面積比より小さくされている。

このような構成により、ガラス基層１１の、半導体チップ６１が位置すべき領域においては実効的な横方向の膨張率はガラス素材それ自体の膨張率からそれほど変化しない一方、それ以外の領域における実効的な横方向の膨張率は、縦方向導電体３１の材質に応じて、縦方向導電体３１の膨張率に近づくように大きくなる。これにより、半導体チップ６１とこのインターポーザー１０とにおける横方向の膨張率を局所的に揃える一方で、このインターポーザー１０とこのインターポーザー１０自体が実装される配線基板とにおける横方向の膨張率もより揃えるように構成できる。この点を補足として図３に示す。

図３は、図１に示したガラスインターポーザー１０を仲介として半導体チップ６１を配線基板１００上に接続した態様を模式的に示す断面図である。すなわち、図３に示すように、半導体チップ６１とこのインターポーザー１０とにおける横方向の膨張率は、インターポーザー１０の中央領域で局所的に揃えられている。一方、このインターポーザー１０とこのインターポーザー１０自体が実装される配線基板１００とにおける横方向の膨張率も、インターポーザー１０の縁に近い領域の側で揃えられている。

したがって、全体として、熱膨張率の点で半導体チップ６１と配線基板１００との間で生じ得るストレスを緩和する能力がより高く良好な緩衝性を生むガラスインターポーザーとすることができる。特に、一般にインターポーザーは、その縁に近い領域ほど熱変形による変位が大きくなるため、この領域に対して、配線基板１００側との膨張率の差を小さくするように対処できるという点で大きな利点が得られている。

具体的な数値としての膨張率（線膨張率）の点で説明すると例えば以下である。半導体チップ６１の素材であるシリコンの熱膨張率は、一般に２〜４ｐｐｍ／Ｋである一方、ガラスは、その膨張率が含有されている添加物で左右される。例えば金属を含まない石英ガラスは熱膨張率が０．６ｐｐｍ／Ｋと低いが、Ｎａ_２ＣＯ_３を含むソーダガラスでは８〜１０ｐｐｍ／Ｋでありシリコンより大きくなる。ＮａやＫを含まない無アルカリガラスの場合は、熱膨張率が一般に３．５〜４．０ｐｐｍ／Ｋでありシリコンに近く整合性がある。無アルカリガラスは、ガラス中のＮａやＫがガラス表面に溶出して半導体チップ６１の端子を腐食させる可能性が原理的にない点でも好ましいので、ガラス基層１１として無アルカリガラスを用いることが採り得る好適な選択である。

一方、導電性組成物でできた縦方向導電体３１は、線膨張率が３０〜１００ｐｐｍ／Ｋと大きい。このため、縦方向導電体３１がビア孔１１ａ内に位置することで熱によりガラス基層１１を膨張、変形させるように作用する。このような作用は、ビア孔１１ａの配置密度が大きいほど（ビア孔１１ａの部分の面積比が大きいほど）大きくなる。具体的にどの程度までこの作用を大きくするかについては、半導体チップ６１が実装される領域以外の領域の実効的な横方向の膨張率が、このインターポーザーがはんだボール５１を介して実装される配線基板１００のそれと揃うようにすれば好適である。一般的な樹脂製の配線基板１００の膨張率は、例えば１６〜１９ｐｐｍ／Ｋである。すなわち、実効的な膨張率がこの程度になるようにビア孔１１ａの配置密度（および孔径）を設定する。

なお、半導体チップ６１とガラス基層１１との間、およびガラス基層１１と配線基板１００との間には必然的に樹脂層１３、１５、同１２、１４が位置するので、説明したストレスの緩和能力に関してはこれらの樹脂層１３、１５、同１２、１４も厳密な意味で関係を有してはいる。ただし、これらはガラス基層１１に比較して相当に薄く形成され得るので、現実に横方向への膨張、変形に関してはガラス基層１１が律していると言うことができる。さらに、樹脂層１３、１５、同１２、１４にヤング率が低い（柔らかい）ものを使用すれば、これらは周りの構成物の変形に容易に倣う存在として捉えることができる。

以上、一実施形態について説明したが、以下補足を行う。配線層間絶縁層である樹脂層１２〜１５の構成や、縦方向導電体３１に接触または電気的につながる導体（ビアホール内めっきビア２１ａ、配線パターン２１ｂ、ビアホール内めっきビア２１ｃ、配線パターン２１ｄ、ビアホール内めっきビア２２ａ、配線パターン２２ｂ、ビアホール内めっきビア２２ｃ、配線パターン２２ｄ）の構成については、公知の種々の構成を利用することができる。絶縁層や配線パターンの層数も必要に応じて任意に選択することができる。

例えばビアホール内めっきビアは、これに代えて導電性組成物によるビアを採用してもよい。配線パターンについては、金属箔（例えば銅箔など）のエッチングによるサブトラクティブな形成のほか、導電性ペースト（例えば金属ナノペーストなど）の塗布やめっきによる形成などアディティブな形成を採用することもできる。樹脂層の具体的な材料や、各導体の具体的な材料についても公知の種々のものを活用することができる。

また、ビア孔１１ａについては、その内壁面のガラス素材に導電性組成物による縦方向導電体３１をそのまま対向させる以外に、内壁面上に金属（例えば銅）のめっき層を形成するようにしてから導電性組成物を充填して縦方向導電体３１を形成するようにしてもよい。このようにすれば縦方向導電体としてより低抵抗のものを形成できる。この場合、めっき層の形成厚さの分、縦方向導電体が横方向に大型化するため、めっき層をより薄く形成するなどして縦方向導電体３１の配置密度の低下を防止するように留意する。

また、縦方向導電体３１を導電性組成物で形成すると、その被貫通層であるガラス基層１１の材料が樹脂でなく無機材料であるため、導電性組成物を発生源とする水分やガスの放出経路としてガラス基層１１は機能しない。このため、ビアホール内めっきビア２１ａ、２２ａは、縦方向導電体３１の上面、下面において、図示するように、その一部の領域上を覆わないように設けるのが好ましい。これにより、少なくとも、ビアホール内めっきビア２１ａ、２２ａに覆われない領域から、樹脂層１２、１３を介して導電性組成物を発生源とする水分やガスを放出することができ、さらに信頼性の向上がもたらされる。

また、縦方向導電体３１に関しては、その素材として導電性組成物を用いる以外に、例えばめっきによってビア孔１１ａ内に成長させた銅を素材とする構成とすることも考えられる。説明したように、導電性組成物は膨張率がガラスより相当に高く、よって、ガラス基層１１に設けたビア孔１１ａに充填することにより、基層１１としての実効的な膨張率を効果的に増加させることができる。一方、めっきで成長させた銅による縦方向導電体であってもその膨張率は１７ｐｐｍ／Ｋ程度とガラスより数倍高くできるため、導電性組成物ほどではないが、基層１１としての実効的な膨張率を増加させる効果がある。

また、ビアホール内めっきビア２１ａ（２２ａ）および縦方向導電体３１については、複数の縦方向導電体３１でひとつの電気的なノードが構成されるようにこれらを設けてもよい。具体的には、配線パターン２１ｂ（２２ｂ）に接触して複数のビア２１ａ（２２ａ）を設け、その複数のビア２１ａ（２２ａ）に接触するように複数の縦方向導電体３１が存在する構成である。このように構成すると、ひとつのノードとして不良率が、個々の縦方向導電体３１自体の不良率をその複数分、掛け合わせて得られる値になるので、大幅に改善できる。

また、この形態は、半導体チップ６１が配置される領域およびそれ以外の領域である両領域において、それぞれ、図２に示すように、ビア孔が２つの方向のそれぞれに等ピッチでアレイ状に設けられているので、ビア孔配置のカスタム設計がほとんど不要であり標準化して低コスト化できる意味でも好ましい。すなわち、カスタム設計の要素としては、半導体チップ６１の配置領域の指定のみである。指定領域では粗ピッチ配置のビア孔を、指定領域外では狭ピッチ配置のビア孔をそれぞれ形成すればよい。また、両領域において、ビア孔１１ａが同じ径で形成されているので、基層１１の全体において、孔開けの工程をすべての孔で同一の工程とすることができ、工程の複雑化を防止できる。

次に、図１に示したインターポーザーを製造する手順については、例えば、概略以下である。まず、加工前のガラス基層１１（想定される厚さは例えば５０μｍ〜１０００μｍ。典型的には例えば５００μｍ）を用意し、その必要な個所にビア孔１１ａを例えばレーザ加工で形成する（その径は、例えば６０μｍ）。レーザ加工に加えフッ酸で孔の内壁をエッチングして拡げあるいは平滑化する処理を行ってもよい。また、ガラス基層１１として感光性ガラスなど、光反応性のガラスを利用すると孔開けの加工がより簡単になる。

次に、形成されたビア孔１１ａ内に、縦方向導電体３１とすべき導電性組成物を例えばスクリーン印刷を用いて充填する。このとき使用するスクリーン版には、ビア孔１１ａの位置に相当する位置に印刷孔（ピット）が設けられている。印刷する導電性組成物は、熱硬化性樹脂中に微細な金属粒子（例えば銀粒子）が分散され全体として導電性を有する、よく知られた組成物である。

ビア孔１１ａ内に導電性組成物を充填したら、次に、この導電性組成物を乾燥させ、さらに熱硬化する。導電性組成物が乾燥、硬化されることにより縦方向導電体３１になる。以上、ガラス基層１１の部分に関する製造過程である。この後は、以下のように周知のプロセスを用いて、樹脂層１２〜１５や各導体を含む配線層部分を形成することができる。なお、導電性組成物ではなく例えばめっき質により縦方向導電体を形成する場合には、スクリーン印刷に代えてめっきプロセスを行う。めっきプロセスを行う場合には、公知の方法に倣い、その前段階および後段階として一定の工程を要する。

樹脂層１２〜１５や各導体を含む配線層部分の形成について以下説明する。まず、導電性組成物が貫通充填された後のガラス基層１１の上下面上に樹脂層１２、１３を積層、形成する。樹脂層１２、１３は、例えば、熱硬化性樹脂を用い、当初は未硬化状態のものを積層し加熱加圧して硬化させることで形成できる。次に、形成された樹脂層１２、１３に、形成すべきビアホール内めっきビア２１ａ、２２ａの位置に相当して、ビア孔を例えばレーザ加工により形成する。そして、ビア孔内を充填するようにかつ配線パターン２１ｂ、２２ｂを形成するようにめっきプロセスを施す。

配線パターン２１ｂ、２２ｂについては、ビア２１ａ、２２ａとは別のプロセスまたは方法により設けることもできる。すなわち、例えば、（１）金属箔（銅箔）を積層してエッチングを行う、（２）スパッター、蒸着、めっきなどのプロセスを利用して金属（銅）パターンを形成する、（３）導電性ペースト（例えば金属ナノペーストなど）の塗布により導電パターンを形成する、などの中から適宜選択することができる。

配線パターン２１ｂ、２２ｂの形成後は、順次、樹脂層１４、１５の積層形成、ビア２１ｃ、２２ｃ用のビア孔の形成、ビア２１ｃ、２２ｃおよび配線パターン２１ｄ、２２ｄの形成を行う。これらの点については、それぞれ、樹脂層１２、１３の積層形成、ビア２１ａ、２２ａ用のビア孔の形成、ビア２１ａ、２２ａおよび配線パターン２１ｂ、２２ｂの形成についての説明と同様である。

配線パターン２１ｄ、２２ｄの形成まで終わったら、次に、配線カバー膜４１、４２をパターン形成し、さらにその後、ニッケル金メッキ層２１ｅ、２２ｅの形成を行う。以上より、図１に示したインターポーザーを製造することができる。なお、はんだボール５１の取り付けは、実際上、ニッケル金めっき層２２ｅが形成された接続ランドへの半導体チップ６１の実装後に行われることが多い。

次に、図１に示したインターポーザーの変形例について以下説明する。図４は、図２に示したガラス基層の変形例を示す平面図である。図４に示すように、図１に示したインターポーザーにおいては、図２に示すガラス基層１１に代えて図４に示す構成のガラス基層１１を組み込み構成してもよい。

すなわち、このガラス基層１１では、ビア孔１１ａの形成位置が半導体チップ６１の位置する領域以外の領域に限られており半導体チップ６１が位置する領域にはビア孔１１ａは形成されていない。つまり、膨張率の点で生のガラス基層１１と半導体チップ６１との関係がもともと揃っている場合は、このように構成することで半導体チップ６１とガラス基層１１との間の膨張率の差によるストレスを低減できる利点がある。

なお、この場合、半導体チップ６１の直下に縦方向導電体３１がまったく存在しない構成となるが、半導体チップ６１と電気的につながるべき縦方向導電体については、その領域外に存在するものを利用することができる。このときの電気的な接続には、配線パターン２２ｂ（図１を参照）を利用して、これによりすべて横方向に延ばすようにパターン設計すればよい。

次に、図５は、図２に示したガラス基層の別の変形例を示す平面図である。図５に示すように、図１に示したインターポーザーにおいては、図２に示すガラス基層１１に代えて図５に示す構成のガラス基層１１を組み込み構成してもよい。

すなわち、このガラス基層１１は、ビア孔が半導体チップ６１の位置する領域および半導体チップ６１の位置する領域以外の領域のいずれにおいても、２つの方向のそれぞれに等ピッチでアレイ状に設けられている点では、図２に示した構成と同じと言える。一方、このガラス基層１１では、半導体チップ６１の位置する領域にあるビア孔１１ａ１が、半導体チップ６１の位置する領域以外の領域にあるビア孔１１ａより小さい径で形成されている点で図２に示したものと異なっている。

図５に示すように、ビア孔１１ａ１、１１ａの配置密度については両領域で変更せず、もっぱら孔の径の違いにより、両領域で孔の部分が占める面積比を異ならせる構成も採用し得る。この構成は、ビア孔の配置が全領域で等ピッチであるため、見方によっては、構成が単純化されているとも言える。ここで、径の大きさは、例えば、小径３０μｍ（ビア孔１１ａ１）、大径６０μｍ（ビア孔１１ａ）とすることができる。

この形態は、両領域において、それぞれ、ビア孔が２つの方向のそれぞれに等ピッチでアレイ状に設けられている点で、図２に示したものと同様に、カスタム設計がほとんど不要であり標準化して低コスト化できる意味でも好ましい。すなわち、カスタム設計の要素としては、半導体チップ６１の配置領域の指定のみである。指定領域では小径のビア孔１１ａ１を、指定領域外では大径のビア孔１１ａをそれぞれ形成すればよい。

次に、図６は、図２に示したガラス基層のさらに別の変形例を示す平面図である。図６に示すように、図１に示したインターポーザーにおいては、図２に示すガラス基層１１に代えて図６に示す構成のガラス基層１１を組み込み構成してもよい。

すなわち、このガラス基層１１は、ビア孔１１ａが半導体チップ６１の位置する領域および半導体チップ６１の位置する領域以外の領域のいずれにおいても、縦横２つの方向のそれぞれに等ピッチでアレイ状に設けられていること自体は、図２に示した構成と同じと言える。ただし、ビア孔１１ａは、図２の図示とは異なりいわゆる千鳥配置になっており、それを前提として、縦横に、両領域それぞれにおいて等ピッチの配置である。図６の図示を４５°傾ければ、通常の縦横のグリッド状の配置になっているとして捉えることもできる。

以上、図４から図６には、基層１１に設けるビア孔の配置について変形例を示したが、これらは例であり、他にも種々挙げることができる。半導体チップ６１の位置する領域と半導体チップ６１の位置する領域以外の領域とで、ビア孔１１ａの部分の占める面積比として、前者より後者の方が大きいという条件が満たされれば、ビア孔１１ａは規則的に配置されなくてももちろん説明した効果は得られる。このようにビア孔１１ａの配置をカスタム設計する場合には、樹脂層１２、１４（１３、１５）の層数を図１に示したようにそれぞれ２層としなくても、少なくとも一方を１層とすることが可能である。この場合には、ガラス基層１１の面上に直接配線パターンを形成できるためである。

１０…ガラスインターポーザー、１１…ガラス基層、１１ａ，１１ａ１…ビア孔、１２，１３，１４，１５…樹脂層（配線層間絶縁層）、２１ａ，２１ｃ，２２ａ，２２ｃ…ビアホール内めっきビア、２１ｂ，２１ｄ，２２ｂ，２２ｄ…配線パターン、２１ｅ，２２ｅ…ニッケル金めっき層、３１…縦方向導電体、４１，４２…配線カバー膜（はんだレジスト膜）、５１…はんだボール、６１…半導体チップ、１００…配線基板。

Claims (8)

1. 第１面と該第１面の反対の側の第２面とを有し、前記第１面から前記第２面に貫通する孔が該第１面内で複数行、複数列をもつように複数設けられ、前記第２面上が、半導体チップが位置すべき領域である第１領域と該第１領域以外の領域である第２領域とに分けられ、前記第１領域における前記孔の部分が占める割合である第１の面積比が、前記第２領域における前記孔の部分が占める割合である第２の面積比より小さくされている、ガラス製の基層と、
   前記基層の前記孔それぞれの内部に位置する縦方向導電体と、
   前記基層の前記第１面に連なる面である前記縦方向導電体の下面に接触して設けられた第１の導体と、
   前記基層の前記第２面上に設けられた絶縁層と、
   前記基層の前記第２面の前記第１領域上に前記絶縁層を介して設けられた、前記半導体チップを接続するためのランドと、
   前記基層の前記第２面に連なる面である前記縦方向導電体の上面に接触しつつ該上面から前記ランドまで延設された第２の導体と
   を具備するガラスインターポーザー。
2. 前記縦方向導電体が、導電性組成物でできている請求項１記載のガラスインターポーザー。
3. 前記基層が、無アルカリガラスでできている請求項１記載のガラスインターポーザー。
4. 前記基層が、前記孔の形成位置が前記第２面において前記第２領域に限られており前記第２面の前記第１領域には孔が形成されていない基層である請求項１記載のガラスインターポーザー。
5. 前記基層が、前記孔が前記第２面の前記第２領域において少なくとも２つの方向のそれぞれにおいて等ピッチでアレイ状に設けられている基層である請求項１記載のガラスインターポーザー。
6. 前記基層が、前記孔が前記第２面の前記第１領域において少なくとも２つの方向のそれぞれにおいて等ピッチでアレイ状に設けられている基層である請求項１記載のガラスインターポーザー。
7. 前記基層が、前記第１領域にある前記孔と前記第２領域にある前記孔とが同じ径で形成されている基層である請求項１記載のガラスインターポーザー。
8. 前記基層が、前記第１領域にある前記孔が前記第２領域にある前記孔より小さい径で形成されている基層である請求項１記載のガラスインターポーザー。

Images