JP6361179B2 - 配線板、配線板の製造方法 - Google Patents

配線板、配線板の製造方法 Download PDF

Info

Publication number
JP6361179B2
JP6361179B2 JP2014045847A JP2014045847A JP6361179B2 JP 6361179 B2 JP6361179 B2 JP 6361179B2 JP 2014045847 A JP2014045847 A JP 2014045847A JP 2014045847 A JP2014045847 A JP 2014045847A JP 6361179 B2 JP6361179 B2 JP 6361179B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
base layer
conductors
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014045847A
Other languages
English (en)
Other versions
JP2015170784A (ja
Inventor
陽一 三浦
陽一 三浦
秀吉 高見澤
秀吉 高見澤
梅田 和夫
和夫 梅田
英範 吉岡
英範 吉岡
健史 下村
健史 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014045847A priority Critical patent/JP6361179B2/ja
Publication of JP2015170784A publication Critical patent/JP2015170784A/ja
Application granted granted Critical
Publication of JP6361179B2 publication Critical patent/JP6361179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子デバイスを実装するための配線板およびその製造方法に係り、特に、基層として無機材料層を有する配線板およびその製造方法に関する。
近年、配線板として、基板素材がエポキシ樹脂などの有機材料である一般的なものに代わり、無機材料のものもその用途を広げている。例えば、半導体チップ部品を大型の配線基板(マザーボードなど)に実装する簡便化するため使われる、端子配置を粗ピッチに変換するインターポーザーもそのひとつである。
インターポーザーは、その面上に電子デバイスである半導体チップが実装され、その形態でさらにこのインターポーザーより大きな配線基板を介して、またはこの形態のインターポーザーがそのまま大型の配線基板に実装される。インターポーザーには、半導体チップ自体と配線基板との面方向の熱膨張率の違いから生じるストレスを緩和する作用もあり、その点で板素材に無機材料を用いると有利である。
一例であるインターポーザーとして、基板材料に半導体チップと同様のシリコンを使用したものが存在する。シリコンの場合、微細な配線の形成という観点において半導体製造プロセスで培った技術を活用できる有用性がある。また、別の例のインターポーザーとして、同じく無機材料であるガラスを基板材料とするものも存在する。ガラスに対しては半導体への加工技術をそのまま活用できないものの、素材としてシリコンとの比較で非常に安価でコスト的に有望である。
インターポーザーを含め一般に配線板は、これに実装される部品や回路構成に応じて、横方向および縦方向の配線パターンや導電体のレイアウト配置に関しカスタム設計を要する。これは非常に大きくコストに影響する。したがって、このようなコスト増を少しでも軽減できれば大きな利点になる。
特開平10−308565号公報
本発明は、電子デバイスを実装するための、少なくとも基層として無機材料層を有する配線板およびその製造方法において、基層としての大きなコスト削減を達成できる配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である配線板は、第1面と該第1面の反対の側の第2面とを有し、前記第1面から前記第2面に貫通する孔が設けられておらずかつ半導体チップを配置すべき第1の領域と、前記第1の領域とは異なる領域であり前記第1面から前記第2面に貫通する複数の孔が設けられた第2の領域と、をさらに有する無機材料製の基層と、前記基層の前記第1面に連なるような下面と前記基層の前記第2面に連なるような上面とを有するように前記基層の前記孔それぞれの内部に配置された縦方向導電体と、前記基層の前記第1面上に設けられた第1の絶縁層と、前記第1の絶縁層を貫通して、前記縦方向導電体のうちの一部の縦方向導電体の前記下面にそれぞれ接触する一方で、該一部を除く縦方向導電体の前記下面に対しては接触することなく設けられている複数の第1絶縁層貫通導体と、前記第1絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第1の絶縁層上に設けられた第1の配線パターンと、前記基層の前記第2面上に設けられた第2の絶縁層と、前記第2の絶縁層を貫通して、前記縦方向導電体のうちの一部の縦方向導電体の前記上面にそれぞれ接触する一方で、該一部を除く縦方向導電体の前記上面に対しては接触することなく設けられている複数の第2絶縁層貫通導体と、前記第2絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第2の絶縁層上に設けられた第2の配線パターンと、を具備し、前記第1絶縁層貫通導体は、当該第1絶縁層貫通導体が接触する前記縦方向導電体の前記下面のうちの一部の領域を覆わないように前記縦方向導電体に接触しており、前記第2絶縁層貫通導体は、当該第2絶縁層貫通導体が接触する前記縦方向導電体の前記上面のうちの一部の領域を覆わないように前記縦方向導電体に接触している。
すなわち、この配線板では、基層を貫通するように縦方向導電体が設けられているところ、すべての縦方向導電体に対して必ず別の導体である第1絶縁層貫通導体、第2絶縁層貫通導体が接触するという構成になっていない。結果的に、基層に設けた縦方向導電体には電気的に孤立またはダミーになっているものが存在する。この点から、基層の構成としては、縦方向導電体の配置をカスタム設計せずあらかじめその配置を一定に設定しておく(標準化しておく)ことが可能な構成である。よって、基層として縦方向導電体に関するカスタム設計を不要にすることで、大きくコスト減を達成することができる。
また、本発明の別の態様である配線板の製造方法は、第1面と該第1面の反対の側の第2面とを有する無機材料製の基層上の、半導体チップを配置すべき第1の領域とは異なる第2の領域に複数の貫通孔を形成する工程と、前記基層の前記複数の貫通孔内に導電性組成物を充填して、前記基層の前記第1面に連なるような下面と前記基層の前記第2面に連なるような上面とを有する縦方向導電体を複数形成する工程と、前記縦方向導電体が形成された前記基層の前記第1面上に第1の絶縁層を積層する工程と、前記第1の絶縁層を貫通する導体である第1絶縁層貫通導体を、前記縦方向導電体のうちの一部のみの縦方向導電体の前記下面のそれぞれに接触するように複数形成する工程と、前記第1絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第1の絶縁層上に第1の配線パターンを形成する工程と、前記縦方向導電体が形成された前記基層の前記第2面上に第2の絶縁層を積層する工程と、前記第2の絶縁層を貫通する導体である第2絶縁層貫通導体を、前記縦方向導電体のうちの一部のみの縦方向導電体の前記上面のそれぞれに接触するように複数形成する工程と、前記第2絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第2の絶縁層上に第2の配線パターンを形成する工程と、を有し、前記第1絶縁層貫通導体は、当該第1絶縁層貫通導体が接触する前記縦方向導電体の前記下面のうちの一部の領域を覆わないように前記縦方向導電体に接触しており、前記第2絶縁層貫通導体は、当該第2絶縁層貫通導体が接触する前記縦方向導電体の前記上面のうちの一部の領域を覆わないように前記縦方向導電体に接触している。
この製造方法は、上記の配線板を製造するためのひとつの態様である。
また、本発明のさらに別の態様である配線板部材は、第1面と該第1面の反対の側の第2面とを有し、該第1、第2面の少なくとも一部の領域で前記第1面から前記第2面に貫通する孔が格子点状または千鳥配置状に同径で複数設けられている無機材料製の基層と、記基層の前記第1面に連なるような下面と前記基層の前記第2面に連なるような上面とを有するように前記基層の前記孔それぞれの内部に配置された縦方向導電体と、前記基層の前記第1面上に設けられた第1の絶縁層と、前記基層の前記第2面上に設けられた第2の絶縁層とを具備する。
このように基層に縦方向導電体を規則的に設けることは、典型として、基層としてのユニバーサル化(標準化)に適しており、その結果大きくコスト減を達成することができる。
本発明によれば、電子デバイスを実装するための、少なくとも基層として無機材料層を有する配線板およびその製造方法、ならびにその部材である配線板部材において、基層としての大きなコスト削減を達成できる。
一実施形態である配線板の例としてインターポーザーの場合の構成を模式的に示す断面図。 図1中に示したガラス基層11の一例を示す平面図。 図1中に示したガラス基層11の別の例を示す平面図。 図1に示したインターポーザーを製造する過程を模式的な断面で示す工程図。 図4の続図であって、図1に示したインターポーザーを製造する過程を模式的な断面で示す工程図。 図5の続図であって、図1に示したインターポーザーを製造する過程を模式的な断面で示す工程図。 図2、図3に示したガラス基層の変形例を示す平面図。 図2、図3に示したガラス基層の別の変形例を示す平面図。
本発明の実施態様として、前記基層が、ガラス製である、とすることができる。無機材料としてガラスは非常に安価であり、同じ無機材料であるシリコンと比較してその点で有利である。
また、実施態様として、前記縦方向導電体が、導電性組成物でできている、とすることができる。導電性組成物を利用することで例えばスクリーン印刷でこれを形成することが可能であり、製造効率が向上する。なお、導電性組成物ではなく、例えばめっきで成長させた銅による縦方向導電体とすることもできる。
また、実施態様として、前記縦方向導電体が、前記基層の少なくとも一部の領域で、格子点状または千鳥配置状に同径で複数設けられている、とすることができる。このように基層に縦方向導電体を規則的に設けることは、典型として、基層としてのユニバーサル化(標準化)に適している。
また、実施態様として、前記第1絶縁層貫通導体が接触する縦方向導電体が、格子点状または千鳥配置状に設けられた前記縦方向導電体のうちのいずれかに限られており、前記第2絶縁層貫通導体が接触する縦方向導電体が、格子点状または千鳥配置状に設けられた前記縦方向導電体のうちのいずれかに限られている、とすることができる。
この態様では、電気的に用いられる基層の縦方向導電体が、格子点状または千鳥配置状に設けられたもののうちから選択される構成になるので、縦方向導電体の配置に関するカスタム設計が必要ないという利点が徹底する。すなわち、格子点状または千鳥配置状に設けられたものでない縦方向導電体がもし存在する場合であっても、それは電気的には使われずカスタム設計することの意味を喪失している。
また、実施態様として、前記第1絶縁層貫通導体が、該第1絶縁層貫通導体が接触する前記縦方向導電体の前記下面のうちの一部の領域を覆わないように該縦方向導電体に接触しており、前記第2絶縁層貫通導体が、該第2絶縁層貫通導体が接触する前記縦方向導電体の前記上面のうちの一部の領域を覆わないように該縦方向導電体に接触している、とすることができる。
これは、縦方向導電体を導電性組成物で形成する一方でその被貫通層である基層の材料が樹脂でなく無機材料であるため、導電性組成物を発生源とする水分やガスの放出経路として基層は機能しないことに対応する態様である。このため、上記の第1、第2の絶縁層貫通導体は、縦方向導電体の上面、下面に対して、その一部の領域上は覆わないように設けられている。よって、少なくとも第1、第2の絶縁層貫通導体が覆わない領域から、導電性組成物を発生源とする水分やガスを放出することができ、信頼性の向上をもたらす。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、一実施形態である配線板の例としてインターポーザーの場合の構成を模式的に示す断面図である。
同図に示すように、このインターポーザーは、ガラス基層11、樹脂層(配線層間絶縁層)12、13、14、15、ビアホール内めっきビア21a(第1絶縁層貫通導体)、ビアホール内めっきビア21c、ビアホール内めっきビア22a(第2絶縁層貫通導体)、ビアホール内めっきビア22c、配線パターン21b、21d、22b、22d、ニッケル金めっき層21e、22e、縦方向導電体(貫通導体)31、配線カバー膜(はんだレジスト膜)41、42、はんだボール51を有する。
概略として、このインターポーザーは、図示上面にあるニッケル金めっき層22eの部分を接続ランドに利用して半導体チップ(不図示)が例えばフリップチップボンディングにより実装され、一方、図示下面にあるはんだボール51を使用して他のより大型の樹脂製配線基板(不図示)に全体が表面実装され得る構成である。ニッケル金めっき層22eを有するランドの配置ピッチは半導体チップ(不図示)の端子のそれに合わせて狭ピッチであり、はんだボール51は、これより広いピッチで配置されている。
インターポーザーにより、狭端子ピッチの半導体チップ部品の、大型の配線基板(マザーボードなど)への実装が簡便化される。なお、ニッケル金めっき層22eは、これを形成せず、代わりに配線パターン22d上に銅の金属バンプを形成する形態も考えられる。この場合、この金属バンプは、半導体チップ(不図示)の実装のため、その半導体チップの面上に設けられた別の金属バンプ(端子)に接続される。
ニッケル金めっき層22eを有する接続ランドは、電気的に、配線パターン22d、ビアホール内めっきビア22c、配線パターン22b、ビアホール内めっきビア22a、縦方向導電体31、ビアホール内めっきビア21a、配線パターン21b、ビアホール内めっきビア21c、配線パターン21d、ニッケル金めっき層21eを経て、はんだボール51に導通している。
以上の縦方向および横方向の導体部分が存在する一方、ガラス基層11、樹脂層12、13、14、15、配線カバー膜41、42は絶縁体であり、これらの積層構成により、上記の導体をそれぞれ図示するように所望に配置させる(あるいは保護する)ことができる。絶縁体のうち、ガラス基層11は、その名称のとおりガラスを使用したコア層に相当する層であり、樹脂素材よりも熱膨張率が相当に小さいことにより、このインターポーザーに取り付ける半導体チップ(不図示)との熱膨張率の違いで生じるストレスを大きく軽減させることができる。
樹脂層についてより具体的に、樹脂層12(13)は、縦方向導電体31の下面(上面)に対して凸状に接触する複数のビアホール内めっきビア21a(22a)どうしの間を埋めるように機能する樹脂層になっている。樹脂層12(13)上には、配線パターン21b(22b)が形成されている。樹脂層12(13)および配線パターン21b(22b)上に設けられた樹脂層14(15)には、ビア21c(22c)が貫通形成され、さらにそれらの上に配線パターン21d(22d)が設けられる。
ガラス基層11を貫通して設けられた縦方向導電体31は、ガラス基層11に貫通形成されたビア孔11a内に配置させた、導電性組成物による導体であり、ガラス基層11の両面にそれぞれ連なるような上面と下面とを有している。縦方向導電体31として導電性組成物を利用することで例えばスクリーン印刷でこれを形成することができ、製造効率の向上を図ることができる。図示するように、縦方向導電体31は、そのすべてに対して必ず別の導体であるビアホール内めっきビア21a、22aが接触するという構成にはなっていない。
つまり、縦方向導電体31には、電気的に実際に使用されているものと、電気的には孤立しているまたはダミー化しているものとが存在する。換言すると、実際に電気的に用いられる縦方向導電体31のみがビアホール内めっきビア21a、22aで接触されて電気的に機能する。なお、「電気的に孤立」とは、その上面、下面ともにめっきビアが接触していない縦方向導電体の場合を意味し、「ダミー化している」とは上面、下面のうちの一方のみめっきビアが接触している縦方向導電体の場合を意味している。
図2は、図1中に示したガラス基層11の一例を示す平面図である。図2において、図1中に示したものと同一のものには同一符号を付してある。図2に示すように、このガラス基層11は、基層11を貫通してビア孔11aが複数行、複数列をもつように(格子点状に)同径で複数設けられている。
このような基層11の構成により、縦方向導電体31の配置がユニバーサル化されているということができ、基層11として縦方向導電体31の配置に関するカスタム設計はまったく不要である。すなわち、基層11を共通部材として多品種のインターポーザーを機動的に製造できる。その場合、もっぱらビアホール内めっきビア21a、22aの配置位置でインターポーザーとしてのカスタム設計を行う。これによれば工期短縮が可能であり、基層11として大きくコスト減が達成されたインターポーザーが得られることになる。
図3は、図1中に示したガラス基層11の別の例を示す平面図である。図3において、図1中に示したものと同一のものには同一符号を付してある。図3に示すように、このガラス基層11は、基層11を貫通してビア孔11aが千鳥配置状に同径で複数設けられている。このような基層11の構成によっても、図2に示した基層11の場合と同様の効果が得られる。
なお、図2に示した格子点配置に比較して図3に示した千鳥配置は、ビア孔11aの配置密度を高められる利点がある。配置密度の違いを説明すると以下になる。図2に示した格子点配置では、ビア孔11aの縦方向、横方向の配置ピッチが一定のルールに従って設定される。直近の2×2(正方形の頂点を構成する配置)のビア孔11aで見たときにもこれが適用されている。
一方、図3に示す千鳥配置では、横方向の配置ピッチが図2に示した配置の場合と同じであるとき、直近の正三角形の頂点に配置されたビア孔11aについて見ると、その正三角形の高さが図2における縦方向の配置ピッチより小さい。これは上記の正方形とこの正三角形とを比べれば容易に理解できる。これにより、図3に示す千鳥配置では、複数配置されたビア孔11aの行の数を図2に示す格子点配置の場合より多くできる。具体的に比較すると、図2に示す格子点配置では行の数が15であるところ、図3に示す千鳥配置では行の数が17になっている。ビア孔11aの数でみると、図2では225、図3では247になっており配置密度が高められている。
ちなみに、一般に千鳥配置は、直近の三角形の頂点にある配置として、正三角形には限らず二等辺三角形の場合も含んでいる。その場合には、正三角形の配置が集合している千鳥配置の場合より配置密度は少し劣ることになる。換言すると、正三角形の配置の集合は、隣のものとの一定の距離を保つ最密の配置である。ビア孔11aの配置密度が高められているほど、ビアホール内めっきビア21a、22aの配置位置をカスタム設計する自由度が大きくなり利点になる。
以上、一実施形態について説明したが、以下補足を行う。配線層間絶縁層である樹脂層12〜15の構成や、縦方向導電体31に接触または電気的につながる導体(ビアホール内めっきビア21a、配線パターン21b、ビアホール内めっきビア21c、配線パターン21d、ビアホール内めっきビア22a、配線パターン22b、ビアホール内めっきビア22c、配線パターン22d)の構成については、公知の種々の構成を利用することができる。絶縁層や配線パターンの層数も必要に応じて任意に選択することができる。
例えばビアホール内めっきビアは、これに代えて導電性組成物によるビアを採用してもよい。配線パターンについては、金属箔(例えば銅箔など)のエッチングによるサブトラクティブな形成のほか、導電性ペースト(例えば金属ナノペーストなど)の塗布やめっきによる形成などアディティブな形成を採用することもできる。樹脂層の具体的な材料や、各導体の具体的な材料についても公知の種々のものを活用することができる。
また、ビア孔11aについては、その内壁面のガラス素材に導電性組成物による縦方向導電体31をそのまま対向させる以外に、内壁面上に金属(例えば銅)のめっき層を形成するようにしてから導電性組成物を充填して縦方向導電体31を形成するようにしてもよい。このようにすれば縦方向導電体としてより低抵抗のものを形成できる。この場合、めっき層の形成厚さの分、縦方向導電体が横方向に大型化するため、めっき層をより薄く形成するなどして縦方向導電体31の配置密度の低下を防止するように留意する。
また、縦方向導電体31を導電性組成物で形成すると、その被貫通層であるガラス基層11の材料が樹脂でなく無機材料であるため、導電性組成物を発生源とする水分やガスの放出経路としてガラス基層11は機能しない。このため、ビアホール内めっきビア21a、22aは、縦方向導電体31の上面、下面に対して、図示するように、その一部の領域上を覆わないように設けるのが好ましい。これにより、少なくとも、ビアホール内めっきビア21a、22aに覆われない領域から、樹脂層12、13を介して導電性組成物を発生源とする水分やガスを放出することができ、それらの滞留を低減できるので信頼性の向上がもたらされる。
また、縦方向導電体31に関しては、その素材として導電性組成物を用いる以外に、例えばめっきによってビア孔11a内に成長させた銅を素材とする構成とすることも考えられる。
さらに、ビアホール内めっきビア21a(22a)および縦方向導電体31については、複数の縦方向導電体31でひとつの電気的なノードが構成されるように構成してもよい。具体的には、配線パターン21b(22b)に接触して複数のビア21a(22a)を設け、その複数のビア21a(22a)に接触するように複数の縦方向導電体31が存在する構成である。このように構成すると、ひとつのノードとして不良率が、個々の縦方向導電体31自体の不良率をその複数分、掛け合わせて得られる値になるので、大幅に改善できる。
また、ガラス基層11の素材については、この形態のようにガラスを用いるのが低コストを図る上で好ましい。ガラスは大判化することも容易であり、大判化した基層を用いれば多面付けでインターポーザーを効率的に多数製造することが可能である。ただし、ガラスに限らず、ほかの無機材料、例えばシリコンのような半導体の板を用いてもよい。シリコンを用いる場合は、例えば、シリコン基層にビア孔11aを形成した後、このシリコン基層を熱酸化工程に供して、ビア孔11aの内壁面上を含めて全表面上に熱酸化膜(=絶縁膜)を形成すればビア孔11a内に導体を位置させてもそれらの導体間の絶縁性は確保できる。
次に、図1に示したインターポーザーを製造する手順について概略を図4ないし図6を参照して説明する。これらの図において、図1中に示したものと同一または同一相当のものには同一符号を付してある。まず、加工前のガラス基層11(想定される厚さは例えば50μm〜1000μm。典型的には例えば500μm)を用意し、所定の個所にビア孔11aを例えばレーザ加工で形成する(図4(a)を参照)。ビア孔11aの径は例えば60μmである。レーザ加工に加えフッ酸で孔径の拡大化や孔内壁を平滑化する処理を行ってもよい。また、ガラス基層11として光反応性ガラスを利用すると孔開けの加工がより簡単になる。
次に、形成されたビア孔11a内に、縦方向導電体31とすべき導電性組成物を例えばスクリーン印刷を用いて充填する。このとき使用するスクリーン版には、ビア孔11aの位置に相当する位置に印刷孔(ピット)が設けられている。印刷する導電性組成物は、熱硬化性樹脂中に微細な金属粒子(例えば銀粒子)が分散され全体として導電性を有する、よく知られた組成物である。
ビア孔11a内に導電性組成物を充填したら、次に、この導電性組成物を乾燥させ、さらに熱硬化する。導電性組成物が乾燥、硬化されることにより縦方向導電体31になる(図4(b)を参照)。以上、ガラス基層11の部分に関する製造過程である。この後は、以下説明するように周知のプロセスを用いて、樹脂層12〜15や各導体を含む配線層部分を形成することができる。なお、導電性組成物ではなく例えばめっき質により縦方向導電体を形成する場合には、スクリーン印刷に代えてめっきプロセスを行う。めっきプロセスを行う場合には、公知の方法に倣い、その前段階および後段階として一定の工程を要する。
次段階である樹脂層12〜15や各導体を含む配線層部分の形成については以下である。まず、導電性組成物が貫通充填された後のガラス基層11の上下面上に樹脂層12、13を積層、形成する(図4(c)を参照)。樹脂層12、13としては、例えば、熱硬化性樹脂を用い、当初は未硬化状態のものを積層し加熱加圧して硬化させることで形成できる。あるいは、液状の樹脂を塗布した上でこれを加熱硬化して形成するようにしてもよい。樹脂層12、13として感光性を有するもの(例えば感光性ポリイミド樹脂)を用いると次の工程でこれを活用できる。
樹脂層12、13を形成したら、次に、樹脂層12、13に、形成すべきビアホール内めっきビア21a、22aの位置に相当して、ビア孔21h、22hを例えばレーザ加工により形成する(図5(a)を参照)。ここで樹脂層12、13として感光性を有する樹脂層を用いている場合には、感光させるパターンによりビア孔21h、22hを形成することが可能である。ビア孔21h、22hの形成後、ビア孔21h、22h内を充填するようにかつ配線パターン21b、22bを形成するようにめっきプロセスを施す(図5(b)を参照)。
配線パターン21b、22bについては、ビア21a、22aとは別のプロセスまたは方法により設けることもできる。すなわち、例えば、(1)金属箔(銅箔)を積層してエッチングを行う、(2)スパッター、蒸着、めっきなどのプロセスを利用して金属(銅)パターンを形成する、(3)導電性ペースト(例えば金属ナノペーストなど)の塗布により導電パターンを形成する、などの中から適宜選択することができる。
配線パターン21b、22bの形成後は、順次、樹脂層14、15の積層形成、ビア21c、22c用のビア孔21g、22gの形成(以上、図6(a)を参照)、ビア21c、22cおよび配線パターン21d、22dの形成を行う(図6(b)を参照)。これらの点については、それぞれ、樹脂層12、13の積層形成、ビア21a、22a用のビア孔21h、22hの形成、ビア21a、22aおよび配線パターン21b、22bの形成についての説明と同様である。
配線パターン21d、22dの形成まで終わったら、次に、配線カバー膜41、42をパターン形成し、さらにその後、ニッケル金メッキ層21e、22eの形成を行う。以上より、図1に示したインターポーザーを製造することができる。なお、はんだボール51の取り付けは、実際上、ニッケル金めっき層22eが形成された接続ランドへの半導体チップの実装後に行われることが多い。
ちなみに、製造工程上特筆すべき点として、図4(c)に示した製造途上の中間部材である配線板部材は、多品種のインターポーザーを機動的に製造する共通部材として活用できる構成になっている。したがって、これを中間製品として流通させることは有用であると考えられる。この中間部材には、樹脂層12、13に埋もれて配置された縦方向導電体31の位置を案内するためのアライメントマークを設けておくとその後扱いやすい。アライメントマークは、例えば、樹脂層12、13の表面に縦方向導電体31の位置を反映、整合するように設けておくことができる。樹脂層12、13が透明性を有し(例えばポリイミドが挙げられる)かつ薄い(例えば5μm厚程度の)樹脂層の場合には、ガラス基層11の表面にアライメントマークを設けておくこともできる。
次に、図1に示したインターポーザーの変形例について以下説明する。図7は、図2、図3に示したガラス基層の変形例を示す平面図である。図1に示したインターポーザーにおいては、図2、図3に示すガラス基層11に代えて図7に示すような構成のガラス基層11を組み込み構成してもよい。
このガラス基層11では、格子点状に配置されたビア孔11aが存在する一方、一部の領域でこの規則的な配置に従わない配置のビア孔11aが存在する。後者のビア孔11aについては、カスタム設計による配置とすることができる。このような構成の場合であっても、格子点状に配置されたビア孔11aの存在する領域では、説明したようにユニバーサル化が実現されているので、図2、図3に示したものとの比較では譲るものの基層11としてコスト減が達成される利点を有している。
規則的な配置に従わない配置のビア孔11aについては、当然ながら、そのすべてが、実際に電気的に機能させる縦方向導電体31用のものであるという前提で設けることができる。しかしながら、その一部に設けられる縦方向導電体31については、電気的に孤立しているまたはダミーになっていても機能上何ら不都合が生じるわけではない。さらには、規則的な配置に従わない配置のビア孔11aについて、そのすべての縦方向導電体31が、電気的に孤立しているまたはダミーになっていてもやはり機能上何ら不都合は生じない。
規則的な配置に従わない配置のビア孔11aに設けたすべての縦方向導電体31が電気的に孤立しているまたはダミーになっているような場合は、もはやそのビア孔11aの配置をカスタム配置することの意味を喪失していると言え、その配置は一見カスタム設計であるが実はカスタム設計ではないという位置づけとして捉えることもできる。
次に、図8は、図2、図3に示したガラス基層の別の変形例を示す平面図である。図1に示したインターポーザーにおいては、図2、図3に示すガラス基層11に代えて図8に示すような構成のガラス基層11を組み込み構成してもよい。
このガラス基層11では、格子点状に配置されたビア孔11aが存在する一方、一部の領域でビア孔11aが設けられていない。ビア孔11aの存在する領域と存在しない領域とは、一般には、一種のカスタム設計によってどのようにも振り分け配置することができる。この例では、特に、基層11の中央部にビア孔11aを設けていないが、これは、取り付けられる半導体チップ(不図示)の配置位置を考慮しているためである。
半導体チップがガラス基層11の中央部に相当して取り付けられる場合には、図8に示すような配置のビア孔11aを有する基層11が有利である。これは、ガラス基層11の、半導体チップが位置すべき領域においては実効的な横方向の膨張率はガラス素材それ自体の膨張率から変化しない一方、それ以外の領域における実効的な横方向の膨張率が、縦方向導電体31の材質に応じて、縦方向導電体31の膨張率に近づくように大きくなるからである。
つまり、これにより、半導体チップ(不図示)とインターポーザーとの横方向の膨張率を局所的に揃える一方で、インターポーザーとインターポーザー自体が実装される配線基板(不図示;樹脂製)との横方向の膨張率もより揃えるように構成できる。特に縦方向導電体31の配置密度が高い場合、ガラス基層11の等価的な膨張率は樹脂製配線基板のそれにより近づく。すなわち、熱膨張率の点で半導体チップ(不図示)と樹脂製配線基板(不図示)とのストレスの緩和能力がより高く良好な緩衝性を生むガラスインターポーザーとすることができる。
図8に示すガラス基層11を有する構成の場合であっても、もちろん、格子点状に配置されたビア孔11aの存在する領域で、説明したようにユニバーサル化が実現されているので、基層11としてコスト減が達成される利点を有している。
以上の実施形態の説明は、例としてインターポーザーの場合を挙げたが、インターポーザーに限らず一般的な配線板の場合であっても、説明したように、基層としての大きなコスト削減を達成できるという効果の点は変わらない。
11…ガラス基層、11a…ビア孔、12,13,14,15…樹脂層(配線層間絶縁層)、21a,21c,22a,22c…ビアホール内めっきビア、21b,21d,22b,22d…配線パターン、21e,22e…ニッケル金めっき層、21h,21g,22h,22g…ビア孔、31…縦方向導電体、41,42…配線カバー膜(はんだレジスト膜)、51…はんだボール。

Claims (6)

  1. 第1面と該第1面の反対の側の第2面とを有し、前記第1面から前記第2面に貫通する孔が設けられておらずかつ半導体チップを配置すべき第1の領域と、前記第1の領域とは異なる領域であり前記第1面から前記第2面に貫通する複数の孔が設けられた第2の領域と、をさらに有する無機材料製の基層と、
    前記基層の前記第1面に連なるような下面と前記基層の前記第2面に連なるような上面とを有するように前記基層の前記孔それぞれの内部に配置された縦方向導電体と、
    前記基層の前記第1面上に設けられた第1の絶縁層と、
    前記第1の絶縁層を貫通して、前記縦方向導電体のうちの一部の縦方向導電体の前記下面にそれぞれ接触する一方で、該一部を除く縦方向導電体の前記下面に対しては接触することなく設けられている複数の第1絶縁層貫通導体と、
    前記第1絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第1の絶縁層上に設けられた第1の配線パターンと、
    前記基層の前記第2面上に設けられた第2の絶縁層と、
    前記第2の絶縁層を貫通して、前記縦方向導電体のうちの一部の縦方向導電体の前記上面にそれぞれ接触する一方で、該一部を除く縦方向導電体の前記上面に対しては接触することなく設けられている複数の第2絶縁層貫通導体と、
    前記第2絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第2の絶縁層上に設けられた第2の配線パターンと、を具備し、
    前記第1絶縁層貫通導体は、当該第1絶縁層貫通導体が接触する前記縦方向導電体の前記下面のうちの一部の領域を覆わないように前記縦方向導電体に接触しており、
    前記第2絶縁層貫通導体は、当該第2絶縁層貫通導体が接触する前記縦方向導電体の前記上面のうちの一部の領域を覆わないように前記縦方向導電体に接触している、配線板。
  2. 前記基層が、ガラス製である請求項1記載の配線板。
  3. 前記縦方向導電体が、導電性組成物でできている請求項1又は2に記載の配線板。
  4. 前記縦方向導電体が、前記基層の少なくとも一部の領域で、格子点状または千鳥配置状に同径で複数設けられている請求項1から3までのいずれか1項に記載の配線板。
  5. 前記第1絶縁層貫通導体が接触する縦方向導電体が、格子点状または千鳥配置状に設けられた前記縦方向導電体のうちのいずれかに限られており、
    前記第2絶縁層貫通導体が接触する縦方向導電体が、格子点状または千鳥配置状に設けられた前記縦方向導電体のうちのいずれかに限られている
    請求項4記載の配線板。
  6. 第1面と該第1面の反対の側の第2面とを有する無機材料製の基層上の、半導体チップを配置すべき第1の領域とは異なる第2の領域に複数の貫通孔を形成する工程と、
    前記基層の前記複数の貫通孔内に導電性組成物を充填して、前記基層の前記第1面に連なるような下面と前記基層の前記第2面に連なるような上面とを有する縦方向導電体を複数形成する工程と、
    前記縦方向導電体が形成された前記基層の前記第1面上に第1の絶縁層を積層する工程と、
    前記第1の絶縁層を貫通する導体である第1絶縁層貫通導体を、前記縦方向導電体のうちの一部のみの縦方向導電体の前記下面のそれぞれに接触するように複数形成する工程と、
    前記第1絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第1の絶縁層上に第1の配線パターンを形成する工程と、
    前記縦方向導電体が形成された前記基層の前記第2面上に第2の絶縁層を積層する工程と、
    前記第2の絶縁層を貫通する導体である第2絶縁層貫通導体を、前記縦方向導電体のうちの一部のみの縦方向導電体の前記上面のそれぞれに接触するように複数形成する工程と、
    前記第2絶縁層貫通導体に接触するように、前記基層に対向する側とは反対の側の前記第2の絶縁層上に第2の配線パターンを形成する工程と、を有し、
    前記第1絶縁層貫通導体は、当該第1絶縁層貫通導体が接触する前記縦方向導電体の前記下面のうちの一部の領域を覆わないように前記縦方向導電体に接触しており、
    前記第2絶縁層貫通導体は、当該第2絶縁層貫通導体が接触する前記縦方向導電体の前記上面のうちの一部の領域を覆わないように前記縦方向導電体に接触している、配線板の製造方法。
JP2014045847A 2014-03-10 2014-03-10 配線板、配線板の製造方法 Active JP6361179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014045847A JP6361179B2 (ja) 2014-03-10 2014-03-10 配線板、配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045847A JP6361179B2 (ja) 2014-03-10 2014-03-10 配線板、配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2015170784A JP2015170784A (ja) 2015-09-28
JP6361179B2 true JP6361179B2 (ja) 2018-07-25

Family

ID=54203235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045847A Active JP6361179B2 (ja) 2014-03-10 2014-03-10 配線板、配線板の製造方法

Country Status (1)

Country Link
JP (1) JP6361179B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6672859B2 (ja) * 2016-02-09 2020-03-25 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP6263286B1 (ja) * 2017-01-13 2018-01-17 日本特殊陶業株式会社 スパークプラグの製造方法
JP6936965B2 (ja) * 2017-03-29 2021-09-22 大日本印刷株式会社 配線基板及びその製造方法
JP7182856B2 (ja) * 2017-05-11 2022-12-05 大日本印刷株式会社 配線基板及びその製造方法
CN108281379B (zh) * 2017-12-29 2021-02-12 申宇慈 一种用于制造包含导电通孔的基板的方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
CN108417496B (zh) * 2018-01-26 2020-06-12 申宇慈 一种用于制造包含导电通孔的基板的方法
JP2020082170A (ja) * 2018-11-29 2020-06-04 デクセリアルズ株式会社 レーザ加工方法及びレーザ加工装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112262U (ja) * 1984-06-27 1986-01-24 富士通株式会社 プリント配線板用セラミツク基板
US6495912B1 (en) * 2001-09-17 2002-12-17 Megic Corporation Structure of ceramic package with integrated passive devices
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2015170784A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
JP6361179B2 (ja) 配線板、配線板の製造方法
TWI573229B (zh) 配線基板
US9559045B2 (en) Package structure and method for manufacturing the same
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2012033974A (ja) 配線基板及び半導体パッケージ
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2015207580A (ja) 配線基板およびその製造方法
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2015146401A (ja) ガラスインターポーザー
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6361145B2 (ja) 配線板
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP5363377B2 (ja) 配線基板及びその製造方法
JP5959395B2 (ja) 配線基板
TWI658557B (zh) 線路載板及其製造方法
JP2016051747A (ja) 配線基板
JP2001060638A (ja) 半導体装置
JP2015170676A (ja) 配線板、配線板の製造方法
TWI520295B (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
JP6926983B2 (ja) 電子部品内蔵構造体及び電子部品内蔵構造体の製造方法
JP2008192740A (ja) 配線基板及びその製造方法と半導体装置
JP5789872B2 (ja) 多層配線基板
JP5997200B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180611

R150 Certificate of patent or registration of utility model

Ref document number: 6361179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150