JP5959395B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5959395B2
JP5959395B2 JP2012218914A JP2012218914A JP5959395B2 JP 5959395 B2 JP5959395 B2 JP 5959395B2 JP 2012218914 A JP2012218914 A JP 2012218914A JP 2012218914 A JP2012218914 A JP 2012218914A JP 5959395 B2 JP5959395 B2 JP 5959395B2
Authority
JP
Japan
Prior art keywords
pad
resin layer
insulating resin
conductor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012218914A
Other languages
English (en)
Other versions
JP2014072467A (ja
Inventor
満三 横山
満三 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012218914A priority Critical patent/JP5959395B2/ja
Publication of JP2014072467A publication Critical patent/JP2014072467A/ja
Application granted granted Critical
Publication of JP5959395B2 publication Critical patent/JP5959395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、配線基板およびその製造方法に関するものであり、より詳細には、半導体素子をフリップチップ接続により搭載するのに好適な配線基板に関するものである。
従来から、半導体素子である半導体集積回路素子として、多数の電極を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドを半導体集積回路素子の電極の配置に対応した並びに露出させ、この半導体素子接続パッドと半導体集積回路素子の電極とを対向させた状態で両者間を半田を介して電気的に接続する方法である。さらに、搭載された半導体集積回路素子と配線基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されて半導体集積回路素子が封止される。なお、近時では、配線基板の半導体素子接続パッド上に円柱状の導体柱を設け、この導体柱と半導体集積回路素子の電極とを半田を介して接続する方法も採用されている。
図4は、半導体素子としてのエリアアレイ型の半導体集積回路素子Sをフリップチップ接続により搭載する従来の配線基板100を示す概略断面図である。
図4に示すように、従来の配線基板100は、コア用の絶縁板101の上下面に複数のビルドアップ用の絶縁樹脂層102が積層されて成る絶縁基板103の内部および表面にコア用の配線導体104およびビルドアップ用の配線導体105が被着されている。この例では、絶縁板101の上面側に3層、下面側に2層の絶縁樹脂層102が積層されている。また、絶縁基板103の下面には保護用のソルダーレジスト層106が被着されている。絶縁板101の厚みは200〜800μm程度であり、絶縁樹脂層102の厚みは20〜50μm程度である。ソルダーレジスト層106の厚みは20〜40μm程度である。配線基板100の大きさとしては、数mm角〜数十mm角が一般的である。
コア用の絶縁板101の上面から下面にかけては、複数のスルーホール107が形成されている。スルーホール107の内面には、コア用の配線導体104が被着されている。さらに、スルーホール107の内部には、埋め込み樹脂108が充填されている。この埋め込み樹脂108上を含む絶縁板101の上下面にもコア用の配線導体104が被着されており、スルーホール107内の配線導体104に接続されている。スルーホール107の大きさは50〜200μm程度であり、配線導体104の厚みは10〜50μm程度である。
また、ビルドアップ用の絶縁樹脂層102には、それぞれに複数のビアホール109が形成されている。各絶縁樹脂層102の表面およびビアホール109の内面には、ビルドアップ用の配線導体105が被着形成されている。そしてビルドアップ用の配線導体105はビアホール109を介してコア用の配線導体104に電気的に接続されている。ビアホール109の大きさは30〜100μm程度であり、配線導体105の厚みは10〜30μm程度である。
ビルドアップ用の配線導体105のうち、配線基板100の上面側における最外層から2番目の絶縁樹脂層102上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される半導体素子接続パッド110を形成している。半導体素子接続パッド110には、半導体集積回路素子Sの1個ずつの電極Tに対して電気的に独立して接続される独立パッド110aと、半導体集積回路素子Sの複数個の電極Tに対して電気的に共通して接続されるベタ状の統合パッド110bとがある。独立パッド110aは、主として信号用のパッドであり、統合パッド110bは、主として接地または電源用のパッドである。独立パッド110aの大きさは75〜150μm程度であり、統合パッド110bの大きさは数百μm〜数mm程度である。
上面側の最外層の絶縁樹脂層102には、半導体素子接続パッド110のそれぞれに対応して円形の開口部113が形成されている。開口部113の大きさは50〜100μm程度である。開口部113は、全て同じ大きさであり、独立パッド11aに対しては1つずつ、統合パッド110bに対しては複数ずつが形成されている。
さらに、開口部113内の半導体素子接続パッド110の上には導体柱111が形成されている。導体柱111は、最外層の絶縁樹脂層102上に突出する高さであり、絶縁樹脂層102から突出した部位の直径は開口部113の直径よりも若干大きくなっている。導体柱111における突出した部位の直径は75〜150μm程度であり、突出する高さは10〜100μm程度である。
また、配線基板100の下面側における最外層の絶縁樹脂層102上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド112を形成している。外部接続パッド112は、それぞれが独立した円形であり、対応する半導体素子接続パッド110に配線導体104および105を介して電気的に接続されている。
そして、この配線基板100によれば、図5に示すように、各導体柱111上に半導体集積回路素子Sの各電極Tを載置するとともに両者間を半田を介して接合し、さらに半導体集積回路素子Sと配線基板100との間に封止樹脂114を充填することにより、半導体集積回路素子Sが配線基板100上に実装される。なお、封止樹脂114の充填は、半導体集積回路素子Sと配線基板100との間にペースト状の熱硬化性樹脂を注入するとともに熱硬化させる方法が採用される。
しかしながら、接地または電源用として使用される統合パッド110bからは、小さな導体柱111を介して半導体集積回路素子Sに接地または電源電位が供給されることとなり、そのため配線基板100における電源供給能力が低いものとなってしまうという問題点があった。さらに、半導体集積回路素子Sが作動時に発生する熱は、小さな導体柱111を介して統合パッド110bに伝達されるため、導体柱111から統合パッド110bまでの熱抵抗が高く、そのため放熱性に劣るという問題点があった。
特開2007−103878号公報
本発明は、半導体集積回路素子への電源供給能力が高いとともに、放熱性に優れる配線基板を提供することを目的とするものである。
本発明の配線基板は、第1の絶縁樹脂層と、該第1の絶縁樹脂層上に形成されており、半導体集積回路素子の1個ずつの電極に対して電気的に独立して接続される独立パッドおよび半導体集積回路素子の複数個の電極に対して電気的に共通して接続される統合パッドを含む複数の半導体素子接続パッドと、前記第1の絶縁樹脂層および前記半導体素子接続パッド上に形成されており、前記半導体素子接続パッドの上面中央部を露出させる開口部を有する第2の絶縁樹脂層と、前記開口部内の前記半導体素子接続パッド上に形成されており、前記第2の絶縁樹脂層の上面から突出する銅めっき層から成る導体柱とを具備して成る配線基板であって、前記統合パッド上に形成された前記導体柱は、複数個の前記電極に対応する部分が1つに繋がった状態で前記第2の絶縁樹脂層の上面から前記開口部の大きさよりも大きな大きさで突出していることを特徴とするものである。
さらに本発明の配線基板は、前記統合パッド上に形成された前記導体柱における前記第2の絶縁樹脂層の上面から突出する部分が間隙を介して複数の導体柱に分かれていることを特徴とするものである。
本発明の配線基板によれば、統合パッド上に形成された導体柱は、銅めっき層から成り、半導体集積回路素子の複数個の電極に対応する部分が1つに繋がった状態で第2の絶縁樹脂層の上面から第2の絶縁樹脂層の開口部の大きさよりも大きな大きさで突出していることから、その大きさが大きなものとなる。したがって、各導体柱上に半導体集積回路素子の電極を載置するとともに両者間を半田を介して接合すると、接地または電源用として使用される統合パッドからは、大きさの大きな導体柱を介して半導体集積回路素子に接地または電源電位を供給することができるので、半導体集積回路素子に対する電源供給能力が高いものとなる。また、半導体集積回路素子が作動時に発生する熱は、大きさの大きな導体柱を介して統合パッドに伝達されるため、導体柱から統合パッドまでの熱抵抗が低く、放熱性に優れたものとなる。
さらに、本発明の配線基板において、統合パッド上に形成された導体柱における第2の絶縁樹脂層の上面から突出する部分が間隙を介して複数の導体柱に分かれている場合、配線基板上に搭載された半導体集積回路素子と配線基板との間に封止樹脂を充填する際に、前記間隙を通して封止樹脂を良好に充填することができる。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2は、図1に示す配線基板に半導体集積回路素子を実装した場合を示す概略断面図である。 図3は、図1に示す配線基板の上面斜視図である。 図4は、従来の配線基板を示す概略断面図である。 図5は、図4に示す配線基板に半導体集積回路素子を実装した場合を示す概略断面図である。
次に、本発明の配線基板の実施形態の一例を図1〜3を基に説明する。図1に示すように、本例の配線基板50は、コア用の絶縁板1の上下面に複数のビルドアップ用の絶縁樹脂層2が積層されて成る絶縁基板3の内部および表面にコア用の配線導体4およびビルドアップ用の配線導体5が被着されている。この例では、絶縁板1の上面側に3層、下面側に2層の絶縁樹脂層2が積層されている。また、絶縁基板3の下面には保護用のソルダーレジスト層6が被着されている。
コア用の絶縁板1は、厚みが200〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。
コア用の絶縁板1の上面から下面にかけては、直径が50〜200μm程度の複数のスルーホール7が形成されている。このようなスルーホール7は、絶縁板1にドリル加工やレーザ加工を施すことにより形成される。スルーホール7の内面にはコア用の配線導体4が被着されている。スルーホール7内の配線導体4は、無電解銅めっき上に電解銅めっきを施した銅めっき層から成る。スルーホール7内の配線導体4の厚みは10〜30μm程度である。さらに、配線導体4で囲まれたスルーホール7の内部には、埋め込み樹脂8が充填されている。埋め込み樹脂8は、例えばエポキシ樹脂等の熱硬化性樹脂から成り、スルーホール7内にペースト状の熱硬化性樹脂をスクリーン印刷法等で充填した後、熱硬化させることにより形成される。なお、充填された埋め込み樹脂8の上下端は、平坦に研磨されることが好ましい。この埋め込み樹脂8上を含む絶縁板1の上下面にもコア用の配線導体4が被着されている。絶縁板1の上下面の配線導体4は、銅箔および銅めっき層から成る。銅箔は絶縁板1の上下面に予め張着しておく。そして、この銅箔上および埋め込み樹脂8上に無電解銅めっきおよび電解銅めっきを施して銅めっき層を形成した後、銅箔および銅めっき層を所定のパターンにエッチングすることにより絶縁板1上下面の配線導体4が形成される。絶縁板1の上下面の配線導体4の厚みは10〜50μm程度である。
ビルドアップ用の絶縁樹脂層2は、厚みが20〜50μm程度であり、例えばエポキシ樹脂等の熱硬化性樹脂から成る。各絶縁樹脂層2には、それぞれに直径が30〜100μm程度の複数のビアホール9が形成されている。これらのビアホール9は、レーザ加工により形成されている。各絶縁樹脂層2の表面およびビアホール9の内部には、ビルドアップ用の配線導体5が被着形成されている。配線導体5は、無電解銅めっき上に電解銅めっきを施した銅めっき層からなり、10〜30μm程度の厚みである。これらの配線導体5は、周知のセミアディティブ法により形成されており、ビアホール9の一部を介してコア用の配線導体4に電気的に接続している。
ビルドアップ用の配線導体5のうち、上面側の最外層から2番目の絶縁樹脂層2上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される半導体素子接続パッド10を形成している。半導体素子接続パッド10には、半導体集積回路素子Sの1個ずつの電極Tに対して電気的に独立して接続される独立パッド10aと、半導体集積回路素子Sの複数個の電極Tに対して電気的に共通して接続されるベタ状の統合パッド10bとがある。独立パッド10aは、主として信号用のパッドであり、統合パッド10bは、主として接地または電源用のパッドである。独立パッド10aの大きさは75〜150μm程度であり、統合パッド10bの大きさは数百μm〜数mm程度である。
半導体素子接続パッド10の上に積層された最外層の絶縁樹脂層2には、各独立パッド10aの上に開口部13aが形成されているとともに統合パッド10bの上に開口部13bが形成されている。開口部13aは、直径が50〜100μm程度の円形である。これに対して開口部13bは、半導体集積回路素子Sの複数個の電極Tに対応する部分が一つに繋がった大きさが数百μmから数mm程度の不定形である。これらの開口部13a、13bは、レーザ加工により形成される。あるいは、上面側の最外層の絶縁樹脂層2に感光性のものを用い、それにフォトリソグラフィー技術を用いて開口部13a、13bを形成してもよい。
さらに、開口部13a内の独立パッド10aの上には、導体柱11aが形成されている。また、開口部13b内の統合パッド10bの上には、導体柱11bが形成されている。導体柱11a、11bは、最外層の絶縁樹脂層2上に10〜100μm程度突出する高さであり、絶縁樹脂層102から突出した部位の大きさは開口部13a、13bの大きさよりも若干大きくなっている。例えば、導体柱11aにおける突出した部位の直径は75〜150μm程度である。なお、これらの導体柱11a、11bは、配線導体5と同様の銅めっき層から成り、セミアディティブ法により形成されている。
また、配線基板50の下面側における最外層の絶縁樹脂層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド12を形成している。外部接続パッド12は、それぞれが独立した円形であり、対応する半導体素子接続パッド10に配線導体4および5を介して電気的に接続されている。さらに絶縁基板3の下面にはソルダーレジスト層6が被着されている。ソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。ソルダーレジスト層6は、外部接続パッド12の外周部を覆うととともに外部接続パッド12の中央部に対応する位置に開口部6aを有している。ソルダーレジスト層6の厚みは20〜40μmである。このようなソルダーレジスト層6は、外部接続パッド12が形成された絶縁基板3の下面にフィルム状あるいはペースト状の感光性樹脂層を被着するとともに、フォトリソグラフィー技術により開口部6aを有するように露光および現像した後、紫外線硬化および熱硬化することにより形成される。
そして、この配線基板50によれば、図2に示すように、各導体柱11上に半導体集積回路素子Sの各電極Tを載置するとともに両者間を半田を介して接合し、さらに半導体集積回路素子Sと配線基板50との間に封止樹脂14を充填することにより、半導体集積回路素子Sが配線基板50上に実装される。なお、封止樹脂14の充填は、半導体集積回路素子Sと配線基板50との間にペースト状の熱硬化性樹脂を注入するとともに熱硬化させる方法が採用される。
このとき、本発明の配線基板50によれば、統合パッド10b上に形成された導体柱11bは、半導体集積回路素子Sの複数個の電極Tに対応する部分が1つに繋がった状態で最上層の絶縁樹脂層2の上面から突出していることから、その大きさが大きなものとなる。したがって、接地または電源用として使用される統合パッド10bからは、大きさの大きな導体柱11bを介して半導体集積回路素子Sに接地または電源電位を供給することができるので、半導体集積回路素子Sに対する電源供給能力が高いものとなる。また、半導体集積回路素子Sが作動時に発生する熱は、大きさの大きな導体柱11bを介して統合パッド10bに伝達されるため、導体柱11bから統合パッド10bまでの熱抵抗が低く、放熱性に優れたものとなる。
さらに、図3に示すように、統合パッド10b上に形成された導体柱11bにおける絶縁樹脂層2から突出する部分が間隙Gを介して複数の導体柱11bに分かれるように形成すると、配線基板50上に搭載された半導体集積回路素子Sと配線基板50との間に封止樹脂14を充填する際に、間隙Gを通して封止樹脂14を良好に充填することができる。したがって、統合パッド10b上に形成された導体柱11bにおける絶縁樹脂層2から突出する部分が間隙Gを介して複数の導体柱11bに分かれるように形成しておくことが好ましい。なお、間隙Gの幅としては、20〜100μmの範囲が好ましいが、これに限定されるものではない。
2 絶縁樹脂層
10 半導体素子接続パッド
10a 独立パッド
10b 統合パッド
11 導体柱
11b 統合パッド上に形成された導体柱
G 間隙
S 半導体集積回路素子
T 半導体集積回路素子の電極

Claims (2)

  1. 第1の絶縁樹脂層と、該第1の絶縁樹脂層上に形成されており、半導体集積回路素子の1個ずつの電極に対して電気的に独立して接続される独立パッドおよび半導体集積回路素子の複数個の電極に対して電気的に共通して接続される統合パッドを含む複数の半導体素子接続パッドと、前記第1の絶縁樹脂層および前記半導体素子接続パッド上に形成されており、前記半導体素子接続パッドの上面中央部を露出させる開口部を有する第2の絶縁樹脂層と、前記開口部内の前記半導体素子接続パッド上に形成されており、前記第2の絶縁樹脂層の上面から突出する銅めっき層から成る導体柱とを具備して成る配線基板であって、前記統合パッド上に形成された前記導体柱は、複数個の前記電極に対応する部分が1つに繋がった状態で前記第2の絶縁樹脂層の上面から前記開口部の大きさよりも大きな大きさで突出していることを特徴とする配線基板。
  2. 前記統合パッド上に形成された前記導体柱は、前記第2の絶縁樹脂層の上面から突出する部分が間隙を介して複数に分かれていることを特徴とする請求項1記載の配線基板。
JP2012218914A 2012-09-29 2012-09-29 配線基板 Expired - Fee Related JP5959395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012218914A JP5959395B2 (ja) 2012-09-29 2012-09-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218914A JP5959395B2 (ja) 2012-09-29 2012-09-29 配線基板

Publications (2)

Publication Number Publication Date
JP2014072467A JP2014072467A (ja) 2014-04-21
JP5959395B2 true JP5959395B2 (ja) 2016-08-02

Family

ID=50747379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218914A Expired - Fee Related JP5959395B2 (ja) 2012-09-29 2012-09-29 配線基板

Country Status (1)

Country Link
JP (1) JP5959395B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6324336B2 (ja) 2014-03-31 2018-05-16 三ツ星ベルト株式会社 歯付きベルト
JP6394136B2 (ja) * 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605887B2 (ja) * 2000-10-30 2011-01-05 京セラ株式会社 実装用配線基板および半導体装置の実装構造
JP2003142817A (ja) * 2001-10-30 2003-05-16 Kyocera Corp 半田印刷用マスクおよびこれを用いた配線基板の製造方法
JP2005268637A (ja) * 2004-03-19 2005-09-29 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI286829B (en) * 2006-01-17 2007-09-11 Via Tech Inc Chip package
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP5164160B2 (ja) * 2008-09-25 2013-03-13 日立マクセル株式会社 半導体装置とその製造方法
JP2010147418A (ja) * 2008-12-22 2010-07-01 Fujitsu Ltd 半導体装置及びその製造方法
US20130105329A1 (en) * 2010-08-02 2013-05-02 Atotech Deutschland Gmbh Method to form solder deposits and non-melting bump structures on substrates

Also Published As

Publication number Publication date
JP2014072467A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
JP5280309B2 (ja) 半導体装置及びその製造方法
JP6013960B2 (ja) 配線基板
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
JP2012054297A (ja) 配線基板およびその製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6092752B2 (ja) 配線基板
JP2012054295A (ja) 配線基板およびその製造方法
KR101893839B1 (ko) 배선 기판
JP5959395B2 (ja) 配線基板
JP6051143B2 (ja) 配線基板
JP2016127134A (ja) 配線基板
JP5426261B2 (ja) 半導体装置
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP5761664B2 (ja) 配線基板
JP5835732B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2010109104A (ja) 配線基板およびその製造方法
JP2013175518A (ja) 配線基板
JP2012119361A (ja) 配線基板
JP6466722B2 (ja) 配線基板
JP2014192363A (ja) 配線基板およびその製造方法
JP2013115060A (ja) 配線基板
JP2016225473A (ja) 半導体装置
JP2017152449A (ja) 配線基板
JP2015103779A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160621

R150 Certificate of patent or registration of utility model

Ref document number: 5959395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees