JP6051143B2

JP6051143B2 - 配線基板

Info

Publication number: JP6051143B2
Application number: JP2013225187A
Authority: JP
Inventors: 満三横山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2013-10-30
Filing date: 2013-10-30
Publication date: 2016-12-27
Anticipated expiration: 2033-10-30
Also published as: JP2015088584A

Description

本発明は、配線基板に関するものであり、より詳細には、半導体素子をフリップチップ接続により搭載するのに好適な配線基板に関するものである。

従来から、半導体素子として、多数の電極を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体素子がある。

このような半導体素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドを半導体素子の電極の配置に対応した並びに露出させ、この半導体素子接続パッドと半導体素子の電極とを対向させた状態で両者間を半田を介して電気的に接続する方法である。さらに、搭載された半導体素子と配線基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されて半導体素子が封止される。なお、近時では、配線基板の半導体素子接続パッド上に円柱状の導体柱を設け、この導体柱と半導体素子の電極とを半田を介して接続する方法も採用されている。

図４は、半導体素子としてのエリアアレイ型の半導体素子Ｓをフリップチップ接続により搭載する従来の配線基板１００を示す概略断面図である。

図４に示すように、従来の配線基板１００は、コア用の絶縁板１０１の上下面に複数のビルドアップ用の絶縁樹脂層１０２が積層されて成る絶縁基板１０３の内部および表面にコア用の配線導体１０４およびビルドアップ用の配線導体１０５が被着されている。この例では、絶縁板１０１の上面側に２層、下面側に２層の絶縁樹脂層１０２が積層されている。また、絶縁基板１０３の上下面には保護用のソルダーレジスト層１０６が被着されている。絶縁板１０１の厚みは２００〜８００μｍ程度であり、絶縁樹脂層１０２の厚みは２０〜５０μｍ程度である。ソルダーレジスト層１０６の厚みは２０〜４０μｍ程度である。配線基板１００の大きさとしては、数ｍｍ角〜数十ｍｍ角が一般的である。

コア用の絶縁板１０１の上面から下面にかけては、複数のスルーホール１０７が形成されている。スルーホール１０７の内面には、コア用の配線導体１０４が被着されている。さらに、スルーホール１０７の内部には、埋め込み樹脂１０８が充填されている。この埋め込み樹脂１０８上を含む絶縁板１０１の上下面にもコア用の配線導体１０４が被着されており、スルーホール１０７内の配線導体１０４に接続されている。スルーホール１０７の大きさは５０〜２００μｍ程度であり、配線導体１０４の厚みは１０〜５０μｍ程度である。

また、ビルドアップ用の絶縁樹脂層１０２には、それぞれに複数のビアホール１０９が形成されている。各絶縁樹脂層１０２の表面およびビアホール１０９の内面には、ビルドアップ用の配線導体１０５が被着形成されている。そしてビルドアップ用の配線導体１０５はビアホール１０９を介してコア用の配線導体１０４に電気的に接続されている。ビアホール１０９の大きさは３０〜１００μｍ程度であり、配線導体１０５の厚みは１０〜３０μｍ程度である。

ビルドアップ用の配線導体１０５のうち、配線基板１００の上面側における最外層の絶縁樹脂層１０２上に被着された一部は、半導体素子Ｓの電極Ｔに電気的に接続される半導体素子接続パッド１１０を形成している。半導体素子接続パッド１１０には、半導体素子Ｓの１個ずつの電極Ｔに対して電気的に独立して接続される独立パッド１１０ａと、半導体素子Ｓの複数個の電極Ｔに対して電気的に共通して接続されるベタ状の統合パッド１１０ｂとがある。独立パッド１１０ａは、主として信号用のパッドであり、統合パッド１１０ｂは、主として接地または電源用のパッドである。独立パッド１１０ａの大きさは７５〜１５０μｍ程度であり、統合パッド１１０ｂの大きさは数百μｍ〜数ｍｍ程度である。

さらに、半導体素子接続パッド１１０の上には円柱状の導体柱１１１が形成されている。導体柱１１１は、上面側のソルダーレジスト層１０６上に３５μｍ以上突出する高さである。導体柱１１１は、全て同じ大きさであり、独立パッド１１０ａに対しては１つずつ、統合パッド１１０ｂに対しては複数ずつが形成されている。

また、配線基板１００の下面側における最外層の絶縁樹脂層１０２上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１１２を形成している。外部接続パッド１１２は、それぞれが独立した円形であり、対応する半導体素子接続パッド１１０に配線導体１０４および１０５を介して電気的に接続されている。

そして、この配線基板１００によれば、図５に示すように、各導体柱１１１上に半導体素子Ｓの各電極Ｔを載置するとともに両者間を半田を介して接合し、さらに半導体素子Ｓと配線基板１００との間に封止樹脂１１４を充填することにより、半導体素子Ｓが配線基板１００上に実装される。なお、封止樹脂１１４の充填は、半導体素子Ｓと配線基板１００との間にペースト状の熱硬化性樹脂を注入するとともに熱硬化させる方法が採用される。

しかしながら、接地または電源用として使用される統合パッド１１０ｂからは、小さな導体柱１１１を介して半導体素子Ｓに接地または電源電位が供給されることとなり、そのため配線基板１００における電源供給能力が低いものとなってしまうという問題点があった。さらに、半導体素子Ｓが作動時に発生する熱は、小さな導体柱１１１を介して統合パッド１１０ｂに伝達されるため、導体柱１１１から統合パッド１１０ｂまでの熱抵抗が高く、そのため放熱性に劣るという問題点があった。

特開２００７−１０３８７８号公報

本発明は、半導体素子への電源供給能力が高いとともに、放熱性に優れる配線基板を提供することを目的とするものである。さらに本発明の目的は、配線基板と半導体素子との間に封止樹脂を良好に充填することが可能な配線基板を提供することにある。

本発明の配線基板は、上面に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に形成されており、半導体素子の１個ずつの電極に対して電気的に独立して接続される独立パッドおよび前記半導体素子の複数個の電極に対して電気的に一つに繋がった状態で接続される統合パッドを含む複数の半導体素子接続パッドと、前記独立パッド上に形成された独立導体柱および前記統合パッド上に形成されており、前記独立導体柱を環状に取り囲んで一つに繋がった統合導体柱を含む導体柱と、前記絶縁基板および前記半導体素子接続パッド上に形成されており、前記半導体素子接続パッドおよび前記導体柱の下端部を埋設するソルダーレジスト層と、を具備して成り、前記ソルダーレジスト層は、前記独立導体柱とこれを取り囲む前記統合導体柱との間の高さが前記導体柱の上端よりも１０μｍ以下低い第１の高さであり、それ以外の前記搭載部における高さが前記導体柱の上端よりも３５μｍ以上低い第２の高さであることを特徴とするものである。

本発明の配線基板によれば、統合パッド上に形成された統合導体柱は、半導体素子の複数個の電極に対応する部分が１つに繋がっていることから、その大きさが大きなものとなる。したがって、各導体柱上に半導体素子の電極を載置するとともに両者間を半田を介して接合すると、接地または電源用として使用される統合パッドからは、大きな統合導体柱を介して半導体素子に接地または電源電位を供給することができるので、半導体素子に対する電源供給能力が高いものとなる。また、半導体素子が作動時に発生する熱は、大きな統合導体柱を介して統合パッドに伝達されるため、統合導体柱から統合パッドまでの熱抵抗が低く、放熱性に優れたものとなる。さらに、絶縁基板の上面に形成されたソルダーレジスト層は、独立導体柱とこれを取り囲む統合導体柱との間の高さがこれらの導体柱の上端よりも１０μｍ以下低い第１の高さであり、それ以外の搭載部における高さが導体柱の上端よりも３５μｍ以上低い第２の高さであることから、配線基板上に搭載された半導体素子と配線基板との間に封止樹脂を充填する際に、封止樹脂の充填が容易となるとともに、半導体素子と配線基板との間の封止樹脂にボイドが形成されることを有効に防止することができる。

図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２は、図１に示す配線基板の上面斜視図である。図３は、図１に示す配線基板に半導体素子を実装した場合を示す概略断面図である。図４は、従来の配線基板を示す概略断面図である。図５は、図４に示す配線基板に半導体素子を実装した場合を示す概略断面図である。

次に、本発明の配線基板の実施形態の一例を図１〜３を基に説明する。図１に示すように、本発明の配線基板５０は、コア用の絶縁板１の上下面に複数のビルドアップ用の絶縁樹脂層２が積層されて成る絶縁基板３の内部および表面にコア用の配線導体４およびビルドアップ用の配線導体５が被着されている。この例では、絶縁板１の上下面側に２層ずつの絶縁樹脂層２が積層されている。絶縁基板３の上面には、半導体素子Ｓが搭載される搭載部３Ａが形成されている。また、絶縁基板３の下面は、外部電気回路基板に接続するための接続面となっている。さらに、絶縁基板３の上下面には保護用のソルダーレジスト層６が被着されている。

コア用の絶縁板１は、厚みが２００〜８００μｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。

コア用の絶縁板１の上面から下面にかけては、直径が５０〜２００μｍ程度の複数のスルーホール７が形成されている。このようなスルーホール７は、絶縁板１にドリル加工やレーザ加工を施すことにより形成される。スルーホール７の内面にはコア用の配線導体４が被着されている。スルーホール７内の配線導体４は、無電解銅めっき上に電解銅めっきを施した銅めっき層から成る。スルーホール７内の配線導体４の厚みは１０〜３０μｍ程度である。さらに、配線導体４で囲まれたスルーホール７の内部には、埋め込み樹脂８が充填されている。埋め込み樹脂８は、例えばエポキシ樹脂等の熱硬化性樹脂から成り、スルーホール７内にペースト状の熱硬化性樹脂をスクリーン印刷法等で充填した後、熱硬化させることにより形成される。なお、充填された埋め込み樹脂８の上下端は、平坦に研磨されることが好ましい。この埋め込み樹脂８上を含む絶縁板１の上下面にもコア用の配線導体４が被着されている。絶縁板１の上下面の配線導体４は、銅箔および銅めっき層から成る。銅箔は絶縁板１の上下面に予め張着しておく。そして、この銅箔上および埋め込み樹脂８上に無電解銅めっきおよび電解銅めっきを施して銅めっき層を形成した後、銅箔および銅めっき層を所定のパターンにエッチングすることにより絶縁板１上下面の配線導体４が形成される。絶縁板１の上下面の配線導体４の厚みは１０〜５０μｍ程度である。

ビルドアップ用の絶縁樹脂層２は、厚みが２０〜５０μｍ程度であり、例えばエポキシ樹脂等の熱硬化性樹脂から成る。各絶縁樹脂層２には、それぞれに直径が３０〜１００μｍ程度の複数のビアホール９が形成されている。これらのビアホール９は、レーザ加工により形成されている。各絶縁樹脂層２の表面およびビアホール９の内部には、ビルドアップ用の配線導体５が被着形成されている。配線導体５は、無電解銅めっき上に電解銅めっきを施した銅めっき層からなり、１０〜３０μｍ程度の厚みである。これらの配線導体５は、周知のセミアディティブ法により形成されており、ビアホール９の一部を介してコア用の配線導体４に電気的に接続している。

ビルドアップ用の配線導体５のうち、上面側の最外層の絶縁樹脂層２上に被着された一部は、半導体素子Ｓの電極Ｔに電気的に接続される半導体素子接続パッド１０を形成している。半導体素子接続パッド１０には、半導体素子Ｓの１個ずつの電極Ｔに対して電気的に独立して接続される独立パッド１０ａと、半導体素子Ｓの複数個の電極Ｔに対して電気的に一つに繋がった状態で接続されるベタ状の統合パッド１０ｂとがある。独立パッド１０ａは、主として信号用のパッドであり、統合パッド１０ｂは、主として接地または電源用のパッドである。独立パッド１０ａの大きさは７５〜１５０μｍ程度であり、統合パッド１０ｂの大きさは数百μｍ〜数ｍｍ程度である。

半導体素子接続パッド１０の上には、導体柱１１が形成されている。導体柱１１には、独立パッド１０ａの上に形成された独立導体柱１１ａと、統合パッド１０ｂの上に形成された統合導体柱１１ｂとがある。図２に示すように、独立導体柱１１ａは、円柱状である。また、統合導体柱１１ｂは、独立導体柱１１ａの少なくとも一つを環状に取り囲むようにして一つに繋がった形状をしている。独立導体柱１１ａ直径は７５〜１５０μｍ程度、高さは４０〜５５μｍ程度である。統合導体柱１１ｂの高さは独立導体柱１１ａと同じ高さである。これらの導体柱１１は、配線導体５と同様の銅めっき層から成り、セミアディティブ法により形成されている。

また、配線基板５０の下面側における最外層の絶縁樹脂層２上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１２を形成している。外部接続パッド１２は、それぞれが独立した円形であり、対応する半導体素子接続パッド１０に配線導体４および５を介して電気的に接続されている。

絶縁基板３の上下面にはソルダーレジスト層６が被着されている。上面側のソルダーレジスト層６は、半導体素子接続パッド１０および導体柱１１の下端部を埋設している。上面側のソルダーレジスト層６が導体柱１１を埋設する部分の高さは、独立導体柱１１ａとこれを取り囲む統合導体柱１１ｂとの間では、導体柱１１の上端よりも１０μｍ以下低い第１の高さであり、それ以外の搭載部３Ａにおいては、導体柱１１の上端よりも３５μ以上低い第２の高さである。第１の高さは、半導体素子接続パッド１０の上面から２５〜５０μｍ程度である。第２の高さは、半導体素子接続パッド１０の上面から５〜２０μｍ程度である。さらに、上面側のソルダーレジスト層６は、搭載部３Ａの周囲を第１の高さで取り囲む枠状の領域６Ａを有している。

下面側のソルダーレジスト層６は、外部接続パッド１２の外周部を覆うととともに外部接続パッド１２の中央部に対応する位置に開口部６ａを有している。下面側のソルダーレジスト層６の厚みは外部接続パッド１２の下面から１０〜４０μｍ程度である。ソルダーレジスト層６は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。ソルダーレジスト層６は、絶縁基板３の上下面にフィルム状あるいはペースト状の感光性樹脂層を被着するとともに、フォトリソグラフィー技術により露光および現像した後、紫外線硬化および熱硬化することにより形成される。

そして、この配線基板５０によれば、図３に示すように、各導体柱１１上に半導体素子Ｓの各電極Ｔを載置するとともに両者間を半田を介して接合し、さらに半導体素子Ｓと配線基板５０との間に封止樹脂１４を充填することにより、半導体素子Ｓが配線基板５０上に実装される。なお、封止樹脂１４の充填は、半導体素子Ｓと配線基板５０との間にペースト状の熱硬化性樹脂を注入するとともに熱硬化させる方法が採用される。

このとき、本発明の配線基板５０によれば、統合パッド１０ｂ上に形成された統合導体柱１１ｂは、半導体素子Ｓの複数個の電極Ｔに対応する部分が１つに繋がった状態となっていることから、その大きさが大きなものとなる。したがって、接地または電源用として使用される統合パッド１０ｂからは、大きな統合導体柱１１ｂを介して半導体素子Ｓに接地または電源電位を供給することができるので、半導体素子Ｓに対する電源供給能力が高いものとなる。また、半導体素子Ｓが作動時に発生する熱は、大きな統合導体柱１１ｂを介して統合パッド１０ｂに伝達されるため、統合導体柱１１ｂから統合パッド１０ｂまでの熱抵抗が低く、放熱性に優れたものとなる。

また、絶縁基板３の上面に形成されたソルダーレジスト層６は、独立導体柱１１ａとこれを取り囲む統合導体柱１１ｂとの間の高さがこれらの導体柱１１の上端よりも１０μｍ以下低い第１の高さであり、それ以外の搭載部３Ａにおける高さが導体柱１１の上端よりも３５μｍ以上低い第２の高さであることから、配線基板５０上に搭載された半導体素子Ｓと配線基板５０との間に封止樹脂１４を充填する際に、封止樹脂１４の充填が容易となるとともに、半導体素子Ｓと配線基板５０との間の封止樹脂１４にボイドが形成されることを有効に防止することができる。これは、ソルダーレジスト層６の高さが導体柱１１の上端よりも３５μｍ以上低い第２の高さの部位から封止樹脂１４を注入することで封止樹脂の充填を容易となすことができるとともに、独立導体柱１１ａとこれを取り囲む統合導体柱１１ｂとの間は導体柱１１の上端よりも１０μｍ以下低い高さまでソルダーレジスト層６で予め埋められていることから、この間に封止樹脂１４を注入する際に気泡を巻き込む危険性が低下するためである。

さらに、上面側のソルダーレジスト層６は、搭載部３Ａの周囲を第１の高さで取り囲む枠状の領域６Ａを有することから、封止樹脂１４の充填時の粘度を低いものとしたり、充填圧力を高いものとしたりした場合であっても、封止樹脂１４が半導体素子Ｓの周囲のソルダーレジスト層６上に過剰にはみ出すことを枠状の領域６Ａの内周により有効に防止することができる。

なお、上述の実施形態の一例では、搭載部３Ａの周囲を第１の高さで取り囲む枠状の領域６Ａを設けたが、領域６Ａは必ずしも設ける必要はなく、搭載部３Ａの外側の領域の高さが上述した第２の高さと同じ高さであっても良い。

３絶縁基板
３Ａ搭載部
１０半導体素子接続パッド
１０ａ独立パッド
１０ｂ統合パッド
１１導体柱
１１ａ独立導体柱
１１ｂ統合導体柱
Ｓ半導体素子
Ｔ半導体素子の電極

Claims

上面に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に形成されており、半導体素子の１個ずつの電極に対して電気的に独立して接続される独立パッドおよび前記半導体素子の複数個の電極に対して電気的に一つに繋がった状態で接続される統合パッドを含む複数の半導体素子接続パッドと、前記独立パッド上に形成された独立導体柱および前記統合パッド上に形成されており、前記独立導体柱を環状に取り囲む統合導体柱を含む導体柱と、前記絶縁基板および前記半導体素子接続パッド上に形成されており、前記半導体素子接続パッドおよび前記導体柱の下端部を埋設するソルダーレジスト層と、を具備して成り、前記ソルダーレジスト層は、前記独立導体柱とこれを取り囲む前記統合導体柱との間の高さが前記導体柱の上端よりも１０μｍ以下低い第１の高さであり、それ以外の前記搭載部における高さが前記導体柱の上端よりも３５μｍ以上低い第２の高さであることを特徴とする配線基板。
前記ソルダーレジスト層は、前記搭載部の周囲を前記第１の高さで取り囲む枠状の領域を有すること特徴とする請求項１記載の配線基板。