JP2013247307A

JP2013247307A - 配線基板

Info

Publication number: JP2013247307A
Application number: JP2012121464A
Authority: JP
Inventors: Hisayoshi Wada; 久義和田
Original assignee: Kyocera SLC Technologies Corp
Current assignee: Kyocera SLC Technologies Corp
Priority date: 2012-05-29
Filing date: 2012-05-29
Publication date: 2013-12-09

Abstract

【課題】１０ＧＨｚ以上の高周波信号を極めて損失少なく伝送させることが可能な配線基板を提供すること。
【解決手段】ビルドアップ絶縁層２の各層間に配設されており、ビア導体９を取り囲む円形の開口部１３ａ，１３ｂを有する複数のビルドアップベタ導体１３と、コア絶縁板１の上下面に形成されており、ランド導体６を取り囲む開口部７ａ，７ｂを有するコアベタ導体７と、を具備して成る配線基板において、上面側のコアベタ導体７の開口部７ａは、ビルドアップベタ導体１３の開口部１３ａ，１３ｂおよび下面側のコアベタ導体７の開口部７ｂよりも小さい径を有する。
【選択図】図２

Description

本発明は、半導体集積回路素子等の半導体素子を搭載するための配線基板に関するものである。

従来、半導体素子を搭載するための小型の配線基板は、図３に示すように、コア絶縁板３１の上下面にビルドアップ絶縁層３２が複数層ずつ積層されている。コア絶縁板３１には、複数のスルーホール３１ａが形成されている。また、各ビルドアップ絶縁層３２には、ビアホール３２ａがそれぞれ複数形成されている。さら最表層のビルドアップ絶縁層３２上には、ソルダーレジスト層３３が被着されている。

コア絶縁板３１におけるスルーホール３１ａの内壁には、スルーホール導体３４が形成されている。また、コア絶縁板３１の上下面には、スルーホール導体３４に電気的に接続されたコア導体層３５がスルーホール導体３４を覆うようにして被着されている。コア導体層３５には、ランド導体３６とコアベタ導体３７とが形成されている。ランド導体３６はスルーホール３１ａと中心を略同一とする円形のパターンであり、スルーホール３１ａよりも大きな径をしている。コアベタ導体３７は、ランド導体３６を取り囲む広面積のパターンである。

各ビルドアップ絶縁層３２の表面には、ビルドアップ導体層３８が形成されている。また、各ビルドアップ絶縁層３２における各ビアホール３２ａ内には、ビア導体３９が充填されている。これらのビルドアップ導体層３８とビア導体３９とは、それぞれのビルドアップ絶縁層３２毎に一体的に形成されている。またビア導体３９はビアホール３２ａ内を実質的に完全に充填している。

上面側の最表層のビルドアップ絶縁層３２の上面に形成されたビルドアップ導体層３８の一部は、配線基板の上面中央部において半導体素子接続パッド４０を形成している。この半導体素子接続パッド４０には、半導体素子Ｓの電極が半田バンプＢ１を介して接続される。

また、下面側の最表層のビルドアップ絶縁層３２の上面に形成されたビルドアップ導体層３８の一部は、スルーホール３１ａの下方において外部接続パッド４１を形成している。この外部接続パッド４１は、外部の電気回路基板の配線導体に半田ボールＢ２を介して接続される。

各ビルドアップ絶縁層３２の表面に形成されたビルドアップ導体層３８には、半導体素子Ｓと外部の電気回路基板との間で信号を伝送するための帯状の配線導体４２や、半導体素子Ｓに接地電位や電源電位を提供するためのビルドアップベタ導体４３が形成されている。

帯状の配線導体４２は、上面側のビルドアップ導体層３８に形成されており、配線基板の上面中央部に形成された半導体素子接続パッド４０の下方から配線基板の下面外周部に形成された外部接続パッド４１の上方に延在するように配設されている。そして、この帯状の配線導体４２は、その一端部が半導体素子接続パッド４０に上面側のビア導体３９を介して電気的に接続されている。また、帯状の配線導体４２の他端部は、上面側のビア導体３９およびランド導体３６を介してスルーホール導体３４に電気的に接続されており、さらに下面側のランド導体３６およびビア導体３９を介してスルーホール３１ａの下方に位置する外部接続パッド４１に電気的に接続されている。

上面側のビルドアップベタ導体４３は、帯状の配線導体４２の上下のビルドアップ導体層３８において、帯状の配線導体４２を上下から広い幅で挟むように配置されているとともに、帯状の配線導体４２と同じビルドアップ導体層３８において、帯状の配線導体４２の周囲を帯状の配線導体４２から所定の間隔をあけて取り囲むように配置されている。

さらに、上面側および下面側におけるビルドアップベタ導体４３およびコアベタ導体３７には、帯状の配線導体４２に電気的に接続されたビア導体３９をおよびランド導体３６の周囲を、これらのビア導体３９およびランド導体３６から所定の間隔をあけて取り囲む開口部４３ａ、４３ｂおよび３７ａ、３７ｂがそれぞれ形成されている。なお、開口部４３ａ、３７ａは上面側の開口部であり、開口部４３ｂ、３７ｂは下面側の開口部である。

ここで、スルーホール導体３４およびコア導体層３５およびビルドアップ導体層３８およびビア導体３９の一部のみを抜き出して示した部分断面斜視図を図４に示す。なお、図４おいては、上面側の最表層のビルドアップ導体層３８および上面側の最表層のビア導体３９を破線で示している。図４に示すように、開口部４３ａ、４３ｂおよび３７ａ、３７ｂは、帯状の配線導体４２が電気的に接続された外部接続パッド４１よりも大きい直径を有している。これらの開口部４３ａ、４３ｂおよび３７ａ、３７ｂは、帯状の配線導体４２に接続された外部接続パッド４１とビルドアップベタ導体４３およびコアベタ導体３７との間に大きな静電容量が形成されるのを防止し、それにより帯状の配線導体４２に接続された半導体素子接続パッド４０と外部接続パッド４１との間に高周波信号を低損失で伝送可能とするために設けられるものである。

なお、上面側の最表層のビルドアップベタ導体４３には、開口部４３ａが形成されていない。これは、帯状の配線導体４２に高周波の信号を伝播させる際に帯状の配線導体４２から発生するノイズが外部に放射されるのを最表層のビルドアップベタ導体４３で防止するためである。その結果、帯状の配線導体４２を上面側のランド導体３６に接続するビア導体３９と帯状の配線導体４２との接続部には最表層のビルドアップベタ導体４３との間に配線導体４２およびビア導体３９の両方との間で静電容量が形成される。そこで、この静電容量を減らすため、最表層のビルドアップ導体層３８より内側のビルドアップベタ導体４３においては、開口部４３の径をある程度以上大きくすることが行なわれている。

しかしながら、上面側のビルドアップベタ導体４３において、開口部４３ａの開口径を大きくした場合、帯状の配線導体４２を上面側のランド導体３６に接続するビア導体３９と帯状の配線導体４２との接続部における静電容量は低減できるものの、その接続部より下のビア導体３９から上面側のランド導体３６までの間では容量成分が少なくなるので、その分、インダクタンス成分が相対的に増加してしまう。そのため、帯状の配線導体４２に接続された半導体素子接続パッド４０と外部接続パッド４１との間に高周波信号を伝送させる際に更なる低損失化が困難であった。

特開２０１１−１３８８４６号公報

本発明は、１０ＧＨｚ以上の高周波信号を極めて損失少なく伝送させることが可能な配線基板を提供することを目的とするものである。

本発明の配線基板は、
コア絶縁板と、
該コア絶縁板の上下面に複数層ずつ積層されたビルドアップ絶縁層と、
上面側の最表層の前記ビルドアップ絶縁層の上面に形成された円形の導体から成る半導体素子接続パッドと、
下面側の最表層の前記ビルドアップ絶縁層の下面に、前記半導体素子接続パッドから水平方向に離間した位置に形成された円形の導体から成る外部接続パッドと、
前記コア絶縁板における前記外部接続パッドの上方に、前記コア絶縁板を上下に貫通するように形成された円筒状のスルーホール導体と、
前記コア絶縁板の上下面に前記スルーホール導体を覆うように形成された円形のランド導体と、
上面側の前記ビルドアップ絶縁層の間を、前記半導体素子接続パッドに接続されて該半導体素子接続パッドの下方から前記外部接続パッドの上方まで延在する帯状の配線導体と、
前記外部接続パッドの上方において、上面側の前記ビルドアップ絶縁層を貫通して上面側の前記ランド導体と前記配線導体とを接続する上面側のビア導体および下面側の前記ビルドアップ絶縁層を貫通して下面側の前記ランド導体と前記外部接続パッドとを接続する下面側のビア導体と、
前記ビルドアップ絶縁層の各層間に配設されており、前記ビア導体を取り囲む円形の開口部を有する複数のビルドアップベタ導体と、
前記コア絶縁板の上下面に形成されており、前記ランド導体を取り囲む開口部を有するコアベタ導体と、
を具備して成る配線基板において、
上面側の前記コアベタ導体の前記開口部は、前記ビルドアップベタ導体の前記開口部および下面側の前記コアベタ導体の前記開口部よりも小さい径を有することを特徴とするものである。

本発明の配線基板によれば、上記構成において、上面側のコアベタ導体の開口部をその他のベタ導体の開口部よりも小さい径としたことから、帯状の配線導体と上面側のランド導体とを接続するビア導体において、帯状の配線導体とビア導体との接続部における静電容量を低減しつつ、その接続部より下のビア導体から上面側のランドよりも上までの間のビア導体における容量成分が少なくなったために相対的に増加するインダクタ成分を、ランド導体とコアベタ導体との間の静電容量を増加させて相殺することができる。その結果、帯状の配線導体に接続された半導体素子接続パッドと外部接続パッドとの間に、１０ＧＨｚ以上の高周波信号を極めて損失少なく伝送させることが可能となる。

図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２は、図１に示す配線基板のスルーホール導体およびコア導体層およびビルドアップ導体層およびビア導体の一部のみを抜き出して示した部分断面斜視図である。図３は、従来の配線基板を示す概略断面図である。図４は、図３に示す配線基板のスルーホール導体およびコア導体層およびビルドアップ導体層およびビア導体の一部のみを抜き出して示した部分断面斜視図である。

次に、本発明の配線基板における実施形態の一例を説明する。図１は、本例の配線基板を示す概略断面図であり、図中、１はコア絶縁板、２はビルドアップ絶縁層、４はスルーホール導体、６はランド導体、７はコアベタ導体、９はビア導体、１０は半導体素子接続パッド、１１は外部接続パッド、１２は帯状の配線導体、１３はビルドアップベタ導体である。

図１に示すように、本例の配線基板は、コア絶縁板１の上下面にビルドアップ絶縁層２が複数層ずつ積層されている。さら最表層のビルドアップ絶縁層２上には、ソルダーレジスト層３が被着されている。

コア絶縁板１は、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて熱硬化させた平板状であり、その上面から下面にかけて複数のスルーホール１ａが形成されている。コア絶縁板１の厚みは０．２〜０．８ｍｍ程度であり、スルーホール１ａの直径は１００〜２００μｍ程度である。このようなコア絶縁板１は、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてスルーホール１ａをドリル加工することにより製作される。

スルーホール１ａの内壁には、スルーホール導体４が形成されている。さらに、スルーホール導体４が被着されたスルーホール１ａ内は樹脂により充填されている。スルーホール導体４の厚みは１０〜３０μｍ程度である。なお、スルーホール導体４は、スルーホール内面に無電解めっき法および電解めっき法により銅めっき膜を析出させることにより形成される。また、スルーホール１ａ内を樹脂により充填するには、スルーホール導体４が形成されたスルーホール１ａ内に未硬化のペースト状の熱硬化性樹脂をスクリーン印刷法により充填し、その後、充填された樹脂を熱硬化させる方法が採用される。

さらに、コア絶縁板１の上下面には、スルーホール導体４に電気的に接続されたコア導体層５がスルーホール導体４を覆うようにして被着されている。コア導体層５の厚みは１０〜５０μｍ程度である。コア導体層５には、ランド導体６とコアベタ導体７とが形成されている。ランド導体６はスルーホール１ａと中心を略同一とする円形のパターンであり、スルーホール１ａよりも２０〜５０μｍ程度大きな半径をしている。コアベタ導体７はランド導体６を取り囲む広面積のパターンである。このようなコア導体層５は、コア絶縁板１の上下全面に厚みが１０〜３０μｍ程度の銅箔を貼着しておき、コア絶縁板１にスーホール１ａおよびスルーホール導体４を形成するとともにスルーホール１ａの内部を樹脂により充填した後、スルーホール１ａ上および銅箔の表面に銅めっき膜を析出させ、しかる後、コア絶縁板１上の銅箔および銅めっき膜を周知のサブトラクティブ法により所定のパターンにエッチングすることにより形成される。

また、ビルドアップ絶縁層２は、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを３０〜７０質量％程度分散させた絶縁材料から成る。各ビルドアップ絶縁層２には、その上面が下面にかけて複数のビアホール２ａが形成されている。各ビルドアップ絶縁層２の厚みは２０〜６０μｍ程度である。ビアホール２ａの直径は５０〜１００μｍ程度である。このようなビルドアップ絶縁層２は、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムをコア絶縁板１の上下面に貼着し、それを熱硬化させるとともにレーザ加工によりビアホール２ａを穿孔する工程を順次繰り返すことにより形成される。

各ビルドアップ絶縁層２の表面には、ビルドアップ導体層８が形成されている。また、各ビルドアップ絶縁層２における各ビアホール２ａ内には、ビア導体９が充填されている。これらのビルドアップ導体層８とビア導体９とは、それぞれのビルドアップ絶縁層２毎に一体的に形成されている。各ビルドアップ絶縁層２上におけるビルドアップ導体層８の厚みは、１０〜３０μｍ程度である。またビア導体９は、ビアホール２ａ内を実質的に完全に充填している。なお、各ビルドアップ絶縁層２の表面に被着されたビルドアップ導体層８およびビアホール２ａ内に充填されたビア導体９は、各ビルドアップ絶縁層２を形成する毎に各ビルドアップ絶縁層２の表面およびビアホール２ａ内に無電解銅めっきおよび電解銅めっきから成る銅めっきを周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。

上面側の最表層のビルドアップ絶縁層２の上面に形成されたビルドアップ導体層８の一部は、配線基板の上面中央部において半導体素子接続パッド１０を形成している。半導体素子接続パッド１０は、直径が５０〜１５０μｍ程度の円形である。この半導体素子接続パッド１０には、半導体素子Ｓの電極が半田バンプＢ１を介して接続される。

また、下面側の最表層のビルドアップ絶縁層２の上面に形成されたビルドアップ導体層８の一部は、スルーホール１ａの下方において外部接続パッド１１を形成している。外部接続パッド１１は、直径が５００〜１０００μｍ程度の円形である。この外部接続パッド１１は、外部の電気回路基板の配線導体に半田ボールＢ２を介して接続される。

各ビルドアップ絶縁層２の表面に形成されたビルドアップ導体層８には、半導体素子Ｓと外部の電気回路基板との間で信号を伝送するための帯状の配線導体１２や、半導体素子Ｓに接地電位や電源電位を提供するためのビルドアップベタ導体１３が形成されている。

帯状の配線導体１２は、上面側のビルドアップ導体層８に形成されており、配線基板の上面中央部に形成された半導体素子接続パッド１０の下方から配線基板の下面外周部に形成された外部接続パッド１１の上方に延在するように配設されている。この帯状の配線導体１２の幅は、１０〜３０μｍ程度である。そして、この帯状の配線導体１２は、その一端部が半導体素子接続パッド１０に上面側のビア導体９を介して電気的に接続されている。また、帯状の配線導体１２の他端部は、上面側のビア導体９およびランド導体６を介してスルーホール導体４に電気的に接続されており、さらに下面側のランド導体６およびビア導体９を介してスルーホール１ａの下方に位置する外部接続パッド１１に電気的に接続されている。

上面側のビルドアップベタ導体１３は、帯状の配線導体１２の上下のビルドアップ導体層８において、帯状の配線導体１２を上下から広い幅で挟むように配置されているとともに、帯状の配線導体１２と同じビルドアップ導体層８において、帯状の配線導体１２の周囲を帯状の配線導体１２から所定の間隔をあけて取り囲むように配置されている。

さらに、上面側および下面側におけるビルドアップベタ導体１３およびコアベタ導体７には、帯状の配線導体１２に電気的に接続されたビア導体９をおよびランド導体６の周囲を、これらのビア導体９およびランド導体６から所定の間隔をあけて取り囲む開口部１３ａ、１３ｂおよび７ａ、７ｂがそれぞれ形成されている。なお、開口部１３ａ、７ａは上面側の開口部であり、開口部１３ｂ、７ｂは下面側の開口部である。

ここで、スルーホール導体４およびコア導体層５およびビルドアップ導体層８およびビア導体９の一部のみを抜き出して示した部分断面斜視図を図２に示す。なお、図２おいては、上面側の最表層のビルドアップ導体層８および上面側の最表層のビア導体９を破線で示している。

図２に示すように、本例の配線基板においては、下面側のビルドアップベタ導体１３に形成された開口部１３ｂおよび下面側のコアベタ導体７に形成された開口部７ｂは、その直径が外部接続パッド１１よりも大きなものとなっている。具体的には開口部１３ｂおよび７ｂの直径は、外部接続パッドより２００〜４００μｍ程度大きいものとなっている。これにより、外部接続パッド１１と下面側のビルドアップベタ導体１３およびコアベタ導体７との間の静電容量が低減されるので、それにより外部接続パッド１１における信号の反射が抑制されて半導体素子接続パッド１０と外部接続パッド１１との間に１０ＧＨｚ以上の高周波信号を効率よく伝送させることが可能となる。

また、上面側の最表層のビルドアップベタ導体１３には、開口部１３ａが形成されていない。これは、帯状の配線導体１２に高周波の信号を伝播させる際に帯状の配線導体１２から発生するノイズが外部に放射されるのを最表層のビルドアップベタ導体１３で防止するためである。その結果、帯状の配線導体１２を上面側のランド導体６に接続するビア導体９と帯状の配線導体１２との接続部には最表層のビルドアップベタ導体１３との間に配線導体１２およびビア導体９の両方との間で静電容量が形成される。

そこで、この静電容量を減らすため、本例の配線基板では、最表層のビルドアップ導体層８より内側のビルドアップベタ導体１３においては、開口部１３ａの直径を５００〜１０００μｍ程度の大きなもとしている。これによって、帯状の配線導体１２を上面側のランド導体６に接続するビア導体９と帯状の配線導体１２との接続部における静電容量が低減されて半導体素子接続パッド１０と外部接続パッド１１との間に１０ＧＨｚ以上の高周波信号を効率よく伝送させることが可能となる。

さらに、本例の配線基板においては、上面側のコア導体層７における開口部７ａは、その直径が開口部１３ａ、１３ｂおよび７ｂよりも５０〜５００μｍ程度小さいものとなっている。これにより、帯状の配線導体１２とビア導体９との接続部より下のビア導体９から上面側のランド導体６よりも上までの間のビア導体９における容量成分が少なくなったために相対的に増加したインダクタ成分を、上面側のランド導体６とコアベタ導体７との間の静電容量を増加させて相殺することができる。その結果、帯状の配線導体１２に接続された半導体素子接続パッド１０と外部接続パッド１１との間に、１０ＧＨｚ以上の高周波信号を極めて損失少なく伝送させることが可能となる。なお、本発明者が図２に対応する本発明による解析モデルと、図４に対応する従来技術による解析モデルとで電磁界シミュレータを用いて解析した結果、従来技術による解析モデルでは、半導体素子接続パッド４０から外部接続パッド４１までにおける反射損失が３０ＧＨｚまでに−１５ｄＢよりも高くなったのに対して、本発明による解析モデルでは、半導体素子接続パッド１０から外部接続パッド１１までにおける反射損失が３０ＧＨｚまでに−２０ｄＢ以下と低いものであった。

１・・・コア絶縁板
２・・・ビルドアップ絶縁層
４・・・スルーホール導体
６・・・ランド導体
７・・・コアベタ導体
７ａ・・・上面側のコアベタ導体の開口部
７ｂ・・・下面側のコアベタ導体の開口部
９・・・ビア導体
１０・・・半導体素子接続パッド
１１・・・外部接続パッド
１２・・・帯状の配線導体
１３・・・ビルドアップベタ導体
１３ａ・・・上面側のビルドアップベタ導体の開口部
１３ｂ・・・下面側のビルドアップベタ導体の開口部

Claims

コア絶縁板と、
該コア絶縁板の上下面に複数層ずつ積層されたビルドアップ絶縁層と、
上面側の最表層の前記ビルドアップ絶縁層の上面に形成された円形の導体から成る半導体素子接続パッドと、
下面側の最表層の前記ビルドアップ絶縁層の下面に、前記半導体素子接続パッドから水平方向に離間した位置に形成された円形の導体から成る外部接続パッドと、
前記コア絶縁板における前記外部接続パッドの上方に、前記コア絶縁板を上下に貫通するように形成された円筒状のスルーホール導体と、
前記コア絶縁板の上下面に前記スルーホール導体を覆うように形成された円形のランド導体と、
上面側の前記ビルドアップ絶縁層の間を、前記半導体素子接続パッドに接続されて該半導体素子接続パッドの下方から前記外部接続パッドの上方まで延在する帯状の配線導体と、
前記外部接続パッドの上方において、上面側の前記ビルドアップ絶縁層を貫通して上面側の前記ランド導体と前記配線導体とを接続する上面側のビア導体および下面側の前記ビルドアップ絶縁層を貫通して下面側の前記ランド導体と前記外部接続パッドとを接続する下面側のビア導体と、
前記ビルドアップ絶縁層の各層間に配設されており、前記ビア導体を取り囲む円形の開口部を有する複数のビルドアップベタ導体と、
前記コア絶縁板の上下面に形成されており、前記ランド導体を取り囲む開口部を有するコアベタ導体と、
を具備して成る配線基板において、
上面側の前記コアベタ導体の前記開口部は、前記ビルドアップベタ導体の前記開口部および下面側の前記コアベタ導体の前記開口部よりも小さい径を有することを特徴とする配線基板。