JP5992825B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5992825B2
JP5992825B2 JP2012289204A JP2012289204A JP5992825B2 JP 5992825 B2 JP5992825 B2 JP 5992825B2 JP 2012289204 A JP2012289204 A JP 2012289204A JP 2012289204 A JP2012289204 A JP 2012289204A JP 5992825 B2 JP5992825 B2 JP 5992825B2
Authority
JP
Japan
Prior art keywords
insulating layer
conductor
wiring
power supply
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012289204A
Other languages
English (en)
Other versions
JP2014130974A (ja
Inventor
俊弘 樋渡
俊弘 樋渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012289204A priority Critical patent/JP5992825B2/ja
Publication of JP2014130974A publication Critical patent/JP2014130974A/ja
Application granted granted Critical
Publication of JP5992825B2 publication Critical patent/JP5992825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子を搭載するための配線基板に関するものである。
一般に、現在の電子機器は、移動体通信機器に代表されるように、小型・薄型・軽量・高性能・高機能・高品質・高信頼性が要求されている。これに伴い、電子機器に搭載される半導体装置も小型・高密度化が要求さている。そのため、半導体装置を構成する配線基板にも小型化・薄型化・多端子化が求められてきている。それを実現するために配線基板における信号配線等の配線の幅を細くするとともにその間隔を狭くし、さらに配線の多層化により配線基板の高密度配線化が図られている。
このような高密度配線が可能な配線基板として、ビルドアップ法を採用して製作された多層配線基板が知られている。ビルドアップ法は、まず、図4(a)に示すように、ガラスクロスやアラミド不布織等の補強材に熱硬化性樹脂を含浸させて複合化したコア用の絶縁層11上に銅箔や銅めっき層から成るコア用の配線導体12を形成する。次に、図4(b)に示すように、その上にエポキシ樹脂等の熱硬化性樹脂から成るビルドアップ用の絶縁層13を積層するとともに絶縁層13にビアホール14を形成する。次に、図4(c)に示すように、その上にビルドアップ用の配線導体15を例えばセミアディティブ法により形成する。さらに図4(d)に示すように、必要に応じてその上にビルドアップ用の絶縁層13とビルドアップ用の配線導体層15を交互に積層していく方法である。
なお、セミアディティブ法は、まず、図5(a)に示すように、絶縁層13の表面に例えば無電解銅めっき法により0.1〜1μm程度の下地金属膜15aを形成する。次に、図5(b)に示すように、下地金属膜15a上にビルドアップ用の配線導体15のパターンに対応する開口部16aを有するめっきレジスト層16を形成する。次に、図5(c)に示すように、開口部16a内の下地金属膜15a上に例えば電解銅めっき法により主導体層15bを形成する。そして最後に、図5(d)に示すように、めっきレジスト層16を除去するとともに主導体層15bから露出する下地金属膜15aをエッチング除去することにより下地金属膜15aおよび主導体層15bから成る配線導体15を形成する方法である。
このような配線基板における配線導体12および配線導体15は、図6に示すように、電源導体Pと信号配線Sとに分かれている。なお、電源導体Pには接地電位に接続されるものや、接地電位とは異なる電源電位に接続されるものが存在する。このうち電源導体Pは、配線基板に実装される半導体素子に電源電位や接地電位を供給するために機能する。これらの電源導体Pは、絶縁層11上や絶縁層13上の広い領域を占めるベタ状パターンから構成されている。また、信号配線Sは、電気信号を伝播させるために機能する。信号配線Sは、絶縁層13上を延在する細い帯状パターンから構成されている。なお、同一絶縁層13上における信号配線Sの周囲には電源導体Pが信号配線Sを所定の間隔をあけて取り囲むように配置されている。また、信号配線Sが形成された絶縁層13の上下の絶縁層11や絶縁層13上には信号配線Sと対向するように電源導体Pが配置されている。これにより信号配線Sは、電磁的にシールドされるとともに所定の特性インピーダンスが付与されることになる。
なお、ビルドアップ用の絶縁層13を挟んで上下に位置するビルドアップ用の配線導体15同士およびビルドアップ用の配線導体15とコア用の配線導体12とは、その絶縁層13に設けられたビアホール14に充填されたビア導体17により接続されている。このようなビア導体17は、ビルドアップ用の絶縁層13上にビルドアップ用の配線導体15を形成する際にその配線導体15と一体的に同時に形成される。また、このビア導体17には、直径が80〜150μmの円形のビアランド18が付設されている。そして、信号用のビアランド18とその周囲を取り囲む電源導体Pとの間、および電源用のビアランド18とこれらを取り囲む他の電源導体Pとの間には、幅が30〜100μm程度のクリアランスCが形成されている。
さらに、電源導体Pのベタパターンには、絶縁層13の樹脂が硬化する際に発生するガスを逃すために格子状に配列された方形の開口部Aが設けられている。このような格子状に配列された開口部Aは、配線基板を平面視した時に、電源導体Pのうち、信号配線Sと対向しない領域の全面にわたって略均一に配列されている。開口部Aは一辺が100〜300μm程度の正方形であり、300〜1000μmのピッチで格子状に配列されている。
しかしながら、従来の配線基板では、これを平面視した時に、開口部Aが信号配線Sと対向しないように配置されているものの、上層のクリアランスCに対してはその形成位置が特に考慮されていなかった。そのため、開口部Aによっては、上層のクリアランスCと重なる位置に形成されることがあった。
ところで、開口部Aを有する配線導体12や配線導体15上にビルドアップ用の絶縁層13を形成する場合、図7(a)に示すように、絶縁層13は、配線導体12や配線導体15の凹凸に追従して開口部Aに対応する部位が若干凹んだ状態となる。そのため、この開口部Aに追従して凹んだ位置に上層のクリアランスCを形成しようとすると、図7(b)に示すように、めっきレジスト層16が開口部Aに対応する位置で下地金属膜15aに十分に密着せずに浮いた状態となることがある。このようにめっきレジスト層16が浮いた状態になると、図7(c)に示すように、開口部16a内の下地金属膜15a上に主導体層15bを形成する際に、主導体層15bの一部がめっきレジスト層16と下地金属膜15aとの隙間に入り込んで形成される。その結果、図7(d)に示すように、クリアランスCの部分に主導体層15bが残ってしまい、これが信号配線Sと電源導体Pとの間または異なる電源導体P同士の間に電気的な短絡を引き起こしてしまう。
特許第3801180号
本発明の課題は、クリアランス部において信号配線と電源導体との間、または異なる電源導体同士の間が電気的に短絡することのない配線基板を提供することにある。
本発明の配線基板は、下層の絶縁層上に形成されており、一辺の長さが100〜300μmである方形のガス抜き用の開口部が300〜1000μmの配列ピッチで格子状に複数形成された下層の電源導体と、前記下層の絶縁層上に前記下層の電源導体を覆うように積層された上層の絶縁層と、該上層の絶縁層上にセミアディティブ法により形成されており、直径が80〜150μmの円形の上層のビアランドおよび該ビアランドの周囲を幅が30〜100μmのクリアランスを介して取り囲むように配置された上層の電源導体と、を具備して成る配線基板であって、前記開口部と前記クリアランスとは、互いに上下に対向することがないように配置されていることを特徴とするものである。
本発明の配線基板によると、下層の電源導体に形成された開口部と、上層のビアランドおよび上層の電源導体間に形成されたクリアランスとは、互いに上下に重ならない位置に形成されていることから、上層の絶縁層上にセミアディティブ法により上層のビアランドおよび電源導体を形成する際に、クリアランスを形成する部位の上層の絶縁層が凹むことがなく、それにより信号配線と電源導体との間または異なる電源導体同士の間が電気的に短絡することのない配線基板を提供することができる。
図1は、本発明の配線基板の実施形態の一例を示す断面図である。 図2は、図1に示す配線基板の要部概略斜視図である。 図3は、図1に示す配線基板の要部透視平面図である。 図4は、ビルドアップ法を説明するための工程毎の要部概略断面図である。 図5は、セミアディティブ法を説明するための工程毎の要部概略断面図である。 図6は、従来の配線基板を示す要部概略斜視図である。 図7は従来の配線基板における問題点を説明するための工程毎の要部概略断面図である。
次に、本発明の配線基板における実施形態の一例を説明する。本例の配線基板は、図1に示すように、コア用の絶縁層1と、ビルドアップ用の絶縁層2とを備えている。そして、その上面中央部に半導体素子Sが搭載される。また、その下面は外部電気回路基板に接続するための接続面となっている。なお、この例では、1層のコア用の絶縁層1の上下にそれぞれ2層ずつのビルドアップ用の絶縁層2が積層された例を示している。コア用の絶縁層1は、2層以上が積層されたものであってもよい。また絶縁層1の上下面に積層されるビルドアップ用の絶縁層2もそれぞれ1層ずつや3層以上ずつであってもよい。
コア用の絶縁層1には、その上面から下面にかけて貫通する複数のスルーホール3が形成されている。コア用の絶縁層1の上下面およびスルーホール3の内壁にはコア用の配線導体4が被着形成されている。絶縁層1の上下面に被着された配線導体4同士はスルーホール3を介して電気的に接続している。
コア用の絶縁層1は、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた樹脂系の絶縁材料から成る。コア用の絶縁層1の厚みは0.3〜1.5mm程度である。スルーホール3の直径は0.1〜0.3mm程度である。なお、スルーホール3の内部は図示しない孔埋め樹脂により充填されている。
コア用の配線導体4は、銅箔や銅めっき層から成る。配線導体4の厚みは5〜50μm程度である。絶縁層1上下面の配線導体4は、絶縁層1の上下全面に厚みが3〜20μm程度の銅箔を張り付けておくとともに、この銅箔上に必要に応じて銅めっき層を被着させた後、周知のサブトラクティブ法を用いて所定のパターンにエッチングすることによって形成される。また、スルーホール3内の配線導体4は、スルーホール3内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
ビルドアップ用の絶縁層2には、複数のビアホール5が形成されている。絶縁層2の表面にはビルドアップ用の配線導体6が被着されている。またビアホール5の内部はビア導体7で充填されている。
ビルドアップ用の絶縁層2は、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを30〜70質量%程度分散させた絶縁材料から成る。絶縁層2の厚みは、それぞれ20〜60μm程度である。ビアホール5の直径は30〜100μm程度である。絶縁層2は、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板1の上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール5を穿孔し、さらにその上に同様にして次の絶縁層2を順次積み重ねることによって形成される。なお、各絶縁層2の表面およびビアホール5内に被着された配線導体6およびビア導体7は、各絶縁層2を形成する毎に絶縁層2の表面およびビアホール5内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層2および配線導体6の表面にはソルダーレジスト層8が被着されている。ソルダーレジスト層8は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成る。ソルダーレジスト層8の厚みは10〜50μm程度である。ソルダーレジスト8は、感光性を有する未硬化の樹脂ペーストをロールコーター法やスクリーン印刷法を採用して配線導体6を有する最表層の絶縁層2の上に塗布し、これを乾燥させた後、露光および現像処理を行なった後、熱硬化させることによって形成される。
ところで、本例の配線基板における配線導体4および配線導体6は、図2に示すように、電源導体Pと信号配線Sとに分かれている。なお、電源導体Pには接地電位に接続されるものや、接地電位とは異なる電源電位に接続されるものが存在する。このうち電源導体Pは、配線基板に実装される半導体素子に電源電位や接地電位を供給するために機能する。これらの電源導体Pは、絶縁層1上や絶縁層2上の広い領域を占めるベタ状パターンから構成されている。また、信号配線Sは、電気信号を伝播させるために機能する。信号配線Sは、絶縁層2上を延在する細い帯状パターンから構成されている。なお、同一絶縁層2上における信号配線Sの周囲には電源導体Pが信号配線Sを所定の間隔をあけて取り囲むように配置されている。また、信号配線Sが形成された絶縁層2の上下の絶縁層1や絶縁層2上には信号配線Sと対向するように電源導体Pが配置されている。これにより信号配線Sは、電磁的にシールドされるとともに所定の特性インピーダンスが付与されることになる。
なお、ビルドアップ用の絶縁層2を挟んで上下に位置するビルドアップ用の配線導体6同士およびビルドアップ用の配線導体6とコア用の配線導体4とは、その絶縁層2に設けられたビアホール5に充填されたビア導体7により接続されている。このようなビア導体7は、ビルドアップ用の絶縁層2上にビルドアップ用の配線導体6を形成する際にその配線導体6と一体的に同時に形成される。また、このビア導体7には、直径が80〜150μmの円形のビアランド9が付設されている。そして、信号用のビアランド9とその周囲を取り囲む電源導体Pとの間、および電源用のビアランド9とこれらを取り囲む他の電源導体Pとの間には、幅が30〜100μm程度のクリアランスCが形成されている。
さらに、電源導体Pのベタパターンには、絶縁層1や絶縁層2の樹脂が硬化する際に発生するガスを逃すために格子状に配列された方形の開口部Aが設けられている。このような格子状に配列された開口部Aは、配線基板を平面視した時に、電源導体Pのうち、信号配線Sと対向しない領域の全面にわたって略均一に配列されている。開口部Aは一辺が100〜300μm程度の正方形であり、300〜1000μmのピッチで格子状に配列されている。
そして本発明の配線基板においては、図3に示すように、これを平面視した時に、下層の開口部Aが信号配線Sと対向しないように配置されているとともに、上層のクリアランスCとも対向しないように配置されている。このように、開口部Aが上層のクリアランスCと対向しないように配置されていることから、上層の絶縁層2上にセミアディティブ法により上層のビアランド9および電源導体Pを形成する際に、クリアランスCを形成する部位の上層の絶縁層2が凹むことがない。それにより信号配線Sと電源導体Pとの間、または異なる電源導体P同士の間が電気的に短絡することのない配線基板を提供することができる。
1,2 絶縁層
9 ビアランド
A ガス抜き用の開口部
C クリアランス
P 電源導体

Claims (1)

  1. 下層の絶縁層上に形成されており、一辺の長さが100〜300μmである方形のガス抜き用の開口部が300〜1000μmの配列ピッチで格子状に複数形成された下層の電源導体と、前記下層の絶縁層上に前記下層の電源導体を覆うように積層された上層の絶縁層と、該上層の絶縁層上にセミアディティブ法により形成されており、直径が80〜150μmの円形の上層のビアランドおよび該ビアランドの周囲を幅が30〜100μmのクリアランスを介して取り囲むように配置された上層の電源導体と、を具備して成る配線基板であって、前記開口部と前記クリアランスとは、互いに上下に対向することがないように配置されていることを特徴とする配線基板。
JP2012289204A 2012-12-29 2012-12-29 配線基板 Active JP5992825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012289204A JP5992825B2 (ja) 2012-12-29 2012-12-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012289204A JP5992825B2 (ja) 2012-12-29 2012-12-29 配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016145021A Division JP6247353B2 (ja) 2016-07-25 2016-07-25 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014130974A JP2014130974A (ja) 2014-07-10
JP5992825B2 true JP5992825B2 (ja) 2016-09-14

Family

ID=51409105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012289204A Active JP5992825B2 (ja) 2012-12-29 2012-12-29 配線基板

Country Status (1)

Country Link
JP (1) JP5992825B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6482790B2 (ja) * 2014-08-21 2019-03-13 ルネサスエレクトロニクス株式会社 光半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112142A (ja) * 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP2003224227A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 配線基板およびこれを用いた半導体装置
JP2003298195A (ja) * 2002-04-03 2003-10-17 Ngk Spark Plug Co Ltd 配線基板
JP4462473B2 (ja) * 2002-07-01 2010-05-12 富士通株式会社 高周波回路基板及びそれを用いた半導体装置
JP4005451B2 (ja) * 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
JP4423023B2 (ja) * 2003-12-18 2010-03-03 京セラ株式会社 配線基板
JP2005353835A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd 配線基板
JP3968092B2 (ja) * 2004-07-05 2007-08-29 日本特殊陶業株式会社 配線基板
US20100254094A1 (en) * 2007-10-25 2010-10-07 Risato Ohhira High-Frequency Wiring Board and High-Frequency Module That Uses the High-Frequency Wiring Board
JP5361024B2 (ja) * 2009-10-30 2013-12-04 京セラSlcテクノロジー株式会社 配線基板
WO2011064571A2 (en) * 2009-11-27 2011-06-03 Bae Systems Plc Circuit board
JP5473074B2 (ja) * 2010-10-29 2014-04-16 京セラSlcテクノロジー株式会社 配線基板

Also Published As

Publication number Publication date
JP2014130974A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP2015122545A (ja) 多層配線基板及びその製造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP6374338B2 (ja) 配線基板
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP5473074B2 (ja) 配線基板
JP5311669B2 (ja) 配線基板
JP5992825B2 (ja) 配線基板
JP6247353B2 (ja) 配線基板の製造方法
JP2012033786A (ja) 配線基板
JP2013110293A (ja) 配線基板
JP2012033529A (ja) 配線基板
JP5289241B2 (ja) 配線基板およびその製造方法
JP5370883B2 (ja) 配線基板
JP5565951B2 (ja) 配線基板およびその製造方法
JP5835732B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2016127134A (ja) 配線基板
JP2013206937A (ja) 配線基板およびその製造方法
JP5808055B2 (ja) 配線基板
JP7133329B2 (ja) 配線基板
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置
JP5565949B2 (ja) 配線基板
JP2013247307A (ja) 配線基板
JP5430002B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150