JP2005353835A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2005353835A
JP2005353835A JP2004172844A JP2004172844A JP2005353835A JP 2005353835 A JP2005353835 A JP 2005353835A JP 2004172844 A JP2004172844 A JP 2004172844A JP 2004172844 A JP2004172844 A JP 2004172844A JP 2005353835 A JP2005353835 A JP 2005353835A
Authority
JP
Japan
Prior art keywords
layer
wiring
conductor
gas vent
vent hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004172844A
Other languages
English (en)
Inventor
Takashi Ishiguro
孝 石黒
Tetsuya Ishii
哲也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004172844A priority Critical patent/JP2005353835A/ja
Publication of JP2005353835A publication Critical patent/JP2005353835A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 配線部、誘電体層及び面導体が、この順で積層される構造を有する配線基板において、誘電体層と面導体との密着性を維持しつつ、配線部に対する面導体のシールド効果を保持し、配線部の特性インピーダンスの変動を抑制するように、面導体にガス抜き孔が形成された配線基板を提供する。
【解決手段】 導体層と誘電体層とが交互に積層される配線基板であって、導体層は、配線層と電源又はグランド層とを有し、該電源又はグランド層には、これらを厚さ方向に貫く複数のガス抜き孔が形成されるとともに、配線層と電源又はグランド層とが誘電体層を挟んで隣接する積層構造においては、配線層に形成される信号配線に対して、予め定められた限界近接距離を隔てて平行をなす領域に、複数の前記ガス抜き孔が並んだガス抜き孔列が形成されている。
【選択図】 図4

Description

この発明は配線基板に関する。
LSIやICなどの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、ガラス強化樹脂等で構成された板状コアの両面に、樹脂誘電体層と導体層とを交互に積層した多層配線基板が使用されている。導体層は信号伝送用の配線部を含むが、近年、高クロック周波数のコンピュータ機器や光通信機器などに使用する基板においては、1GHzを超える高周波帯域の信号周波数が取り扱われるようになった。
ところで、上述のような高周波帯域の信号を使用する多層配線基板においては、
信号伝送部の特性インピーダンスを規定値(例えば50Ω)へ整合させることが重要とされている。この課題を解決するために利用できる技術が、例えば、特許文献1に既に述べられている。該文献には、配線部が形成される導体層を、グランド層又は電源層をなす広面積の面導体によって、配線基板の層厚方向の上下から挟むように形成する、いわゆるストリップラインやマイクロストリップラインと言われる伝送構造の形成についての記載がある。このような伝送構造によれば、広面積の面導体が異なる層の配線部からの漏れ信号等を遮断するシールドの役割を果たすため、配線部の伝送信号が漏れ信号等のノイズ信号の影響を受けにくく、配線部の特定インピーダンスが変動しにくい。従って、設計時の特性インピーダンスの理論値と実際に製造した後の特性インピーダンスの実測値とのずれが少ないため、設計段階で、ほとんどの配線部の特性インピーダンスを整合することができる。
このように、上述のような面導体を有する伝送構造を形成することは、高周波帯域の信号を使用する多層配線基板を製造する上で有効である。しかし、こうした伝送構造を有する配線基板を形成する場合、該伝送構造を構成する面導体には、多数のガス抜き孔を形成する必要がある。(特許文献2)このガス抜き孔は、配線基板製造における熱処理時に誘電体層から発生するガスを、基板外部に逃がす役割を果たしており、これによって、誘電体層と面導体との界面近傍に生じる空洞(フクレ)の発生が抑制され、誘電体層と面導体との密着強度の低下を効果的に防ぐことができる。
特開平6−275957号公報 特開2002−270731号公報
しかしながら、近年の配線基板における配線部の高密度化に伴い、上述のように面導体に多数のガス抜き孔を形成されると、配線部と近接する位置にもガス抜き孔が形成され、配線部に対して上記シールド効果を得にくくなるという課題がある。この場合、配線部は、そのガス抜き孔を介して外部の電気的影響を受け易くなるため、その特性インピーダンスが変動し、予め定められた規定値との整合をはかることが難しくなる。特に1GHzを超える周波数の信号配線などではこれらの問題がより顕著に表れる。
通常、ガス抜き孔を配置する場合、ガス抜き孔は、電源層またはグランド層をなす面導体全面に均等かつ分散的に形成され、これにより、ガス抜きを効果的に行うことが可能とされ、その層ひいては配線基板全体のメタルバランスを維持していた。ところが、上述の問題を回避するためには、ガス抜き孔が形成される面導体のうち、高周波数の信号配線部と近接する領域にはガス抜き孔を形成しないようにする必要がある。この場合、こうした信号配線部が密集する領域と近接する電源層またはグランド層には、広面積のガス抜き孔非形成領域が形成され、その領域においてガス抜きが行えず、上記のようなフクレの問題が再発する可能性が生じる。また、こうした領域が局所的に形成されることもあり、この場合、導体の面積密度が層内で局所的に偏り、層全体のメタルバランスがくずれてしまう可能性もある。
また、これらの他にも、ガス抜き孔が形成された電源又はグランド層上に誘電体層を積層すると、その誘電体層は、電源又はグランド層におけるガス抜き孔形成領域上の領域とガス抜き孔非形成領域上の領域とで厚みが異なるという問題がある。これは、ガス抜き孔形成領域上では、ガス抜き孔の内部にも誘電体材料が充填されるため、その分だけそれらの領域の誘電体層の厚みが薄くなるためである。また、ガス抜き孔形成領域とガス抜き孔非形成領域とを有する電源又はグランド層にめっき処理を行う場合に、これら双方の領域で形成されるめっき層の厚みが異なるという問題もある。ガス抜き孔非形成領域は、ガス抜き孔形成領域と比べて、ガス抜き孔のない広面積の導体部を有する。従って、めっき処理を行った際には、その広面積の導体部が電極導体となり、ガス抜き孔形成領域に比べてめっき層が厚く積まれるためである。
従って、配線部の伝送信号が漏れ信号等のノイズ信号の影響を受けたり、配線部の特定インピーダンスが変動するなどの電気特性の問題を改善するために、面導体に形成されるべきガス抜き孔の一部を形成しないようにする、すなわち面導体に広面積のガス抜き孔非形成領域を形成すると、このような問題が生じる可能性がある。従って、ガス抜き孔に関しては、上記電気特性の問題を改善しつつも、可能な限り多数形成されることが望まれるようになった。
本発明は、上記課題に鑑みてなされたものであり、配線部、誘電体層及び面導体が、この順で積層される構造を有する配線基板において、誘電体層と面導体との密着性を維持しつつ、配線部に対する面導体のシールド効果を保持し、配線部の特性インピーダンスの変動を抑制するように、面導体にガス抜き孔が形成された配線基板の提供である。
課題を解決するための手段及び発明の効果
上記課題を解決するために、本発明の配線基板は、導体層と誘電体層とが交互に積層される配線基板であって、前記導体層は、配線層と電源又はグランド層とを有し、該電源又はグランド層には、これらを厚さ方向に貫く複数のガス抜き孔が形成されるとともに、前記配線層と前記電源又はグランド層とが前記誘電体層を挟んで隣接する積層構造においては、前記配線層に形成される信号配線に対して、予め定められた限界近接距離を隔てて平行をなす領域に、複数の前記ガス抜き孔が並んだガス抜き孔列が形成されていることを特徴とする。
これにより、ガス抜き孔が信号配線と所定の距離(限界近接距離)を隔てて形成されるため、クロストークノイズ等の電気特性の問題を回避することができる。また、この限界近接距離を隔てた領域にガス抜き孔が形成される、すなわち信号配線に最も近接して配置可能な位置にガス抜き孔を形成するため、ガス抜き孔を多く形成することができる。
また、本発明の配線基板では、前記限界近接距離は、前記信号配線と前記電源又はグランド層とを層厚方向に投影した同一平面上における、投影された前記信号配線と前記ガス抜き孔列との距離として定められるものであってもよい。
配線層と電源又はグランド層との間に形成される誘電体層の層厚は、一般的にはどの層においても同じかまたは同等であるため、従って、信号配線とガス抜き孔と距離は、層厚方向の長さを考慮せず、配線層と電源又はグランド層を同一平面状に投影した平面上の距離として定めることができる。
また、本発明の配線基板では、前記限界近接距離は、50μm以上で設定されるものであってもよい。本発明者が行った実験結果によれば、配線層と電源又はグランド層を同一平面状に投影した平面上において、投影された信号配線とガス抜き孔との距離が50μm離れていれば、5GHzの信号配線に対してもクロストークノイズ等による電気的特性の大幅な変動はなく、配線基板として適用可能であることを突き止めている。従って、上記距離は、50μm以上で設定されていればよい。
また、本発明の配線基板において、前記信号配線の曲部は、一方に伸びる信号配線に対して他方に伸びる信号配線が45度の角度をなして連続して形成される物であってもよい。これにより、定められた角度設定に基づいて効率的に信号配線の設計でき、さらにそれが45度のみであることで、複数の角度設定が可能な場合に比べ、設計が行いやすい。また、こうした信号配線に対して平行に配列されるガス抜き孔列の設計においても同様であり、ガス抜き孔の配列も効率的に行うことができる。
また、本発明の配線基板は、前記電源又はグランド層に形成される前記ガス抜き孔列に含まれない前記ガス抜き孔は、前記電源又はグランド層において、予め定められた格子配列の格子点上に形成され、かつ前記格子点のうち、前記信号配線を前記電源又はグランド層に対して層厚方向に投影したときの、投影された前記信号配線、および前記ガス抜き孔列をなす前記ガス抜き孔と重なる前記格子点上には形成されないものであってもよい。
これにより、信号配線から限界近接距離で囲まれる領域、およびガス抜き孔列が形成されるべき領域以外の領域に形成されるべきガス抜き孔が、その領域全体に定められた配列規則に基づいて形成される。
また、本発明の配線基板では、前記ガス抜き孔列の配列に基づいて、該ガス抜き孔列に含まれないガス抜き孔を前記電源又はグランド層に形成するものであってもよく、また、本発明の配線基板は、前記ガス抜き孔列に含まれる前記ガス抜き孔は、前記ガス抜き孔列に含まれない前記ガス抜き孔を、前記電源又はグランド層に配置するために定めた前記格子配列の格子点上に形成されるものであってもよい。
これにより、電源またはグランド層には、配線と近接する所定の領域には形成されないだけでなく、これらの層全面にわたってバランスよく配置することができる。ガス抜き孔がバランスよく配置されていなければ、これらの層上にめっき層を形成したときに、めっき層の厚みにばらつきが生じる場合がある。
以下、本発明の実施の形態を、図面を用いて説明する。図1は、本発明の配線基板の一実施形態を模式的に示す断面図である。配線基板1は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状の板状コア2を有する。なお、板状コアの構成はこれに限定されるものではなく、例えば、繊維強化樹脂板以外にセラミック板を例示することができ、該セラミック板自体が配線部を有したセラミック配線基板となっていてもよい。
板状コア2の第一主表面MP1上には、該板状コア2に近い側から、第一面導体5を含む第一導体層M1、第一誘電体層V1、第一配線部6(61,63,64)を含む第二導体層M2(配線層)、第二誘電体層V2、第二面導体7を含む第三導体層M3、第三誘電体層V3、第二配線部8(81,82,83,84,85)を含む第四導体層M4(配線層)、第四誘電体層V4、及び第三面導体9を含む第五導体層M5がこの順序にて積層形成されている。第一配線部6は、第一面導体5及び第二面導体7に挟まれる形で、第二配線部は、第二面導体7及び第三面導体9に挟まれる形で、それぞれがストリップラインを形成している。また、配線部61の第一端部(図における配線部61の右側端部)の直下にあたる板状コア2には、これを板厚方向に貫く形でドリル等により穿設された信号用スルーホール12が形成されている。信号用スルーホール12の内面は信号用スルーホール導体30にて覆われ、その内側はエポキシ樹脂等の樹脂製孔埋め材31により充填されている。該スルーホール用開口5aの内側には、信号用スルーホール導体30と導通するスルーホール用パッド5pが、スルーホール用開口5aとの間に環状の隙間5cを形成する形で配置されている。
信号用スルーホール導体30の第一主表面MP1側の端部においては、第一誘電体層V1を貫く第一信号用ビア導体34aが、その第一端部においてスルーホール用パッド5bと接続されるとともに、第二端部(図における配線部61の左側端部)において配線部61の第一端部に接続されている。一方、配線部61の第二端部には、第二誘電体層V2を貫く第二信号用ビア導体34bが接続するとともに、第二誘電体層V2と第三誘電体層V3とを貫通する第二信号用ビア導体34b,34cが配置されている。第二信号用ビア導体34b,34cは、第二誘電体層V2側のビア導体34bと第三誘電体層V3側のビア導体34cとが同心的に配置され、第三導体層M3の面導体7に形成されるビア用開口7aの内側に形成されるビアパッド34pを介して、重ね合わされたスタックドビアを形成している。このスタックドビアの板状コア2側とは逆側の端部に形成されるビアパッド34pは、第四導体層M4に配線部81の第一端部と接続されている。また、配線部81の第二端部は、第四誘電体層V4を貫通する第四信号用ビア導体34dと接続される。このとき、第三面導体9には、第四信号用ビア導体34dを取り囲む形でパッド用開口9aが形成されてなり、該パッド用開口9aの内側に、第四信号用ビア導体34dと導通するパッド10がパッド用開口9aとの間に環状の隙間10cを形成する形で配置されている。
板状コア2の第二主表面MP2上には、第一主表面MP1側と同様であり、一般的な配線基板と同じ構成で形成されるものである。本実施形態においては、該板状コア2に近い側から、第四面導体15を含む第六導体層M11、第五誘電体層V11、第三配線部16を含む第七導体層M12(配線層)、第六誘電体層V12、第五面導体17を含む第八導体層M13、第七誘電体層V13、第四配線部18を含む第九導体層M14(配線層)、第八誘電体層V14、及び第六面導体19を含む第十導体層M15がこの順序にて積層形成されている。また、第十導体層M15には、パッド20が形成されている。
各導体層M1,M2,M3、M4,M5,M11,M12,M13、M14,M15はCuメッキ等の金属メッキ層として形成されている。また、ビア導体34a,34b,34c,34dは、導体層上に配置されるビアパッド34pとともに、さらに信号用スルーホール導体30は両端のスルーホール用パッド5p,15pとともに、いずれもCuメッキ等の金属メッキ層として形成されている。
各誘電体層V1,V2、V3,V4,V11,V12、V13,V14は樹脂誘電体シートにて形成され、具体的には感光性樹脂組成物にて構成されたビルドアップ層とされている。本実施例においては、該感光性樹脂組成物はエポキシ樹脂等にて構成される。なお、誘電体層は非感光性樹脂組成物で構成してもよいし、樹脂等の高分子材料以外にセラミック誘電体で形成することも可能である。
またパッド10は、集積回路などの半導体部品(図示せず)をフリップチップ実装するための半田ランドであり、無電解Ni−Pメッキ層をAuメッキ層で覆った構造を有する。また、パッド20は、BGAやPGAなどの周知の接続形態にて、配線基板1をマザーボードなどの主基板に接続するためのランドであり、同様に、無電解Ni−Pメッキ層をAuメッキ層で覆った構造を有する。そして、第五導体層M5及び第十導体層M15上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層SR1,SR2が形成されている。また、第三導体層M3側のソルダーレジスト層SR1には、半田ランドをなすパッド10を露出させるために、該パッド10に一対一に対応する形で開口部10cが形成されてなる。なお、パッド10とパッド20とは、それぞれ図1では1個のみ描いているが、実際には搭載する半導体部品の端子数に応じて複数個(例えばアレー状に)形成される。
面導体5,7,9,15,17,19はグランド層又は電源層として使用されるものであり、基板第二主表面側に形成される複数のランド(パッド20)のいずれかを介してマザーボード側のグランド端子又は電源端子と接続される。
また、上述のグランド層又は電源層をなす面導体5,7,9,15,17,19は、ベタ状の導体部として形成されるとともに、その導体部には多数のガス抜き孔が形成されている。ガス抜き孔は、本実施例に示す配線基板1の製造時において、誘電体層上に導体層を積層させる際に、それら両層間に挟まれる領域に残されてしまうガスを外部に逃がし、誘電体層と導体層との密着強度を高めるために形成されるものであり、さらには、配線基板1の製造工程において、誘電体層の形成毎に行われる熱処理によって、各誘電体層及びコア基板2から生じるガス、主には水分を、ガス抜き孔を通じて外部に放散させることで、誘電体層と導体層間に生じるフクレの発生を防ぐために形成されるものである。
図2の(a)および(b)は、従来までのガス抜き孔の形成パターンの一例を示すものである。図2は、図1の配線基板の第三導体層に形成される面導体7を例にして、その面導体7に形成されるガス抜き孔の形勢パターンを示している。従来までであれば、この図2の(a)および(b)等に示すように、ガス抜き孔70は、特定の開口寸法と配列パターンに従って面導体全体にわたって形成されるなど、少なくとも面導体全体に分散的に形成されてさえいれば良く、その面導体と誘電体層を介して隣接する配線部の配置位置を考慮して形成されることは無かった。しかし、配線基板に使用される信号周波数が高くなるに従って、従来のようにガス抜き孔が形成されると、ガス抜き孔と近接する配線部、特に高周波数の信号配線とにおいて、クロストークノイズ及び特性インピーダンスの不整合といった配線基板の電気特性に関する問題が多く発生するようになった。このような問題は、配線とガス抜き孔とが近接するほど問題となる。
このような場合、配線と近接する特定の領域にはガス抜き孔を形成しないようにすることで問題の解決を図ることができるが、単純にガス抜き孔を削除すれば、ガス抜き孔が不足してガス抜け性に問題が生じたり、ガス抜き孔が形成される面導体に、ガス抜き孔が全く形成されない領域(以下、ガス抜き孔非形成領域ともいう)が部分的に発生し、その層全体のメタルバランスが崩れるといった問題が生じる。また、こうしたガス抜き孔非形成領域は、ガス抜き孔が形成されていないため、ガス抜き孔が形成される領域と比べると、導体の形成面積が広い領域となる。したがって、めっき処理を行う場合、ガス抜き孔非形成領域は、電極をなす導体面積が広いため、ガス抜き孔が形成される領域に比べてめっき層が厚く積まれてしまうといった問題も生じる。
また、こうした問題を解消するために、ガス抜き孔を避けるようにして配線を引き回すことが考えられる。しかしながら、この場合、配線が複雑になるとともに、個々の配線の線長等も変更する必要があるため、各配線の特性インピーダンスの整合を取りにくくなるという問題がある。そのため、配線の配置を変更することは望ましくない。
従って、本発明では、これらの問題を改善するため、面導体に形成される複数のガス抜き孔が、配線部(特に高周波数の信号配線)に対して、電気特性に関する問題が生じない程度の距離(限界近接距離)を隔てつつ、平行に並んで形成されることを特徴とする。これにより、面導体全面に従来よりも多くのガス抜き孔を形成することを可能とした。なお、上記限界近接距離は、配線基板の立体構造における配線とガス抜き孔との直接的な距離であってもよいが、本実施例では、面導体、誘電体層及び配線部が、この順で積層される積層構造において、その面導体に対して配線部を投影し、投影された配線部とガス抜き孔との距離として定めるものとする。以下、図1の配線基板1における第一配線部6を含む第二導体層M2と第二面導体7を含む第三導体層M3を例として、第三導体層M3の第二面導体7に形成されるガス抜き孔について、説明を行う。
図3は、配線部6が形成される第二導体層M2の平面状態を表すものであり、図1のV−V´断面図における一領域を表している。なお、具体的には図3のX−X´断面が図1の断面図に該当している。この第二導体層M2には、配線部61,62,63,64,65,66,67,68が、予め設定された線幅wに基づいて形成されている。また、本実施形態において信号配線61,62,63,64,65,66,67,68は、図3のH方向を基準方向として、その基準方向に対して予め定められた角度(本実施形態では45度)をなして曲がりつつ延びる形で、導体層上を引き回されている。また、信号配線61,62,63,64,65,66,67,68の端部には、他の導体層の導体部分とを接続するビア構造の一端であるビアパッド34pが形成されている。また、配線61と62、63と64、65と66、67と68は、それぞれ2つの信号配線が平行に形成されており、線路導体(ペア配線)6a,6b,6c,6dをなしている。
本発明は、図3に示すような予め定められた信号配線の配置位置に対して、電気的特性に関する問題が生じないよう、これらの信号配線に対して予め定められた距離(限界近接距離)だけ離れた領域に、信号配線と平行なガス抜き孔列が形成される。図4は、本発明のガス抜き孔の形成について説明するため配線基板の断面図である。図4のL1、L3はグランド層または電源層、L2は配線層であり、L2には2本の信号配線からなるペア配線DPが形成されている。このペア配線DPは、図3と同様に線幅wを有し、所定幅l2を隔てて互いが平行に形成された線路導体である。ここで、このペア配線DPとその間の領域を含んだ領域を、信号配線領域Aとして定めている。本実施例では、この信号配線領域Aからさらにl1だけ離れた領域までをガス抜き孔形成禁止領域とし、その領域の上下に存在する電源層またはグランド層1,L2の領域Bにガス抜き孔が形成されないように定め、この領域Bを除く領域である図の領域Cに、ガス抜き孔DH1、DH2が形成されている。これにより、ペア配線DPから一定の距離離れた領域内にガス抜き孔は形成されない。
このとき、ガス抜き孔は、ペア配線DPに対して可能な限り近接して形成することが望ましい。ガス抜き孔は、理想的には電源層・グランド層の全面に分散的に形成されることが望ましく、形成されない領域があることは望ましくないが、信号配線との位置関係によっては、上記のようなガス抜き孔が配置できない領域が生じる。従って、ガス抜き孔をできる限り多く形成するために、本実施例では、ガス抜き孔DH1,DH2は、領域Cと領域Bとの界面が含まれるように形成されている。
また、図4のC領域には、ガス抜き孔DH1,DH2とは異なるガス抜き孔DH´が、領域C全面に分散的に形成される。本実施例では、これらは一定のピッチで規則的に配列されているだけでなく、ガス抜き孔DH1やDH2の配列規則をベースとして規則配列されている。
なお、本実施例では、ガス抜き孔の直径φは100μm、配線の線幅wは25μm、l1は50μm、l2は47μmで形成している。なお、これらの値は、いずれも変更可能であり、特にl1に関しては、外部からの電気的影響や、製造時の装置等による物理的な制約等を考慮すると、最低50μm程度までに変更することが可能である。また、本発明における限界近接距離は、信号配線とガス抜き孔との直接的な距離である必要はなく、少なくとも信号配線とガス抜き孔との距離を反映するパラメータであればよい。なお、本実施例における限界近接距離はl1にて定められており、その距離で囲まれる領域を隣接する面導体に投影し、その投影領域にガス抜き孔が形成されないように配線基板が形成されている。
また、本発明では、ガス抜き孔DH´の配置に関して、特に限定するものではなく、領域Cにおいて分散的に形成されていればよい。また、形成されるガス抜き孔DH、DH´は、層ごとに径や配置ピッチを定め、層ごとにこれらが異なるものであってもよい。
図5は、図3に示した第二導体層のV−V´断面内の一領域を、その領域と対向(隣接)して形成されている第三導体層のW−W´断面内の領域に正射投影した投影図である。このとき、第三導体層M3の第二面導体7は、ベタ状の導体部として形成され、その第二面導体7上には、図4に示すようなガス抜き孔DH1(DH2)、DH´(DH´は一点鎖線で示されている)が、図4における領域Bを除く領域に形成されている。
また、図6は、図5における第三導体層M3の平面状態のみを示す図である。図6から分かるように、本発明の配線基板では、信号配線と所定の距離で囲まれる領域B内にはガス抜き孔が形成されず、かつその領域の境界と接するように複数のガス抜き孔70(DH)が信号配線と平行な列をなすように形成されている。そして、それ以外の領域には、ガス抜き孔70(DH´)が該ガス抜き孔列のガス抜き孔の配列に基づいて形成されている。これにより、電源層またはグランド層にできるだけ多くのガス抜き孔を形成することができる。
通常考えられる他のガス抜き孔の形成方法としては、面導体上にガス抜き孔を分散的に、または規則的に配列し、それらのうち上記のような電気特性等に問題を生じるような領域上のガス抜き孔を除いて、ガス抜き孔を形成することが考えられる。この場合、図7、図8に示すようにガス抜き孔は形成される。なお、図7は図5と、図8は図6と対応する図である。これらの図から、図7、8のガス抜き孔は、図5、6ほど多く形成できていないことが明らかである。つまり、本発明では、単純な規則配列に基づいて面導体上にガス抜き孔を形成するのではなく、信号配線をベースとし、その信号配線に対して所定距離を隔てて平行にガス抜き孔を配列した上で、残りの必要な領域にガス抜き孔を形成することを特徴とするものであり、ガス抜き孔を面導体上に多数形成することが可能となった。
なお、上記実施例においては、全ての信号配線を基準に、上記実施例のようなガス抜き孔の形成がなされるとしているが、例えば、その基準とされる信号配線を、配線基板が有する信号配線の中で比較的周波数の高い信号を伝達する信号配線や、差動性を有する信号が伝達される信号配線のみに限定し、これらに該当しない信号配線に関しては、上記のようなガス抜き孔の形成を適用しないとしてもよい。ガス抜き孔の形成による面導体のシールド効果の弱化は、上記のような比較的周波数の高い信号を伝達する信号配線や、作動性を有する信号が伝達される信号配線に対して特に影響が大きく、これらに関しては上記実施例のようなガス抜き孔の形成が必要となる。ところが、こうした影響を受けにくいような配線に対して上記のようなガス抜き孔の形成を適用する必要はなく、例えばこうした配線の直下の面導体領域にガス抜き孔が形成されていても、作動上問題とはならない。
また、上記実施例の中では、図4に示したように、信号配線を有する導体層に定めたガス抜き孔非形成禁止領域を、その導体層と隣接する導体層の面導体に投影し、その投影された面導体領域Bにガス抜き孔を形成しないとしている。ところが、多層の配線基板においては、面導体を有する導体層の上下双方に信号配線を有する第一の導体層と第二の導体層とが隣接して形成される、つまり面導体を有する導体層が、信号配線を有する第一の導体層と第二の導体層とに挟まれているような場合がある。この場合、面導体には、面導体の上下双方の導体層において定められる上記で述べたガス抜き孔非形成領域を投影し、その双方のガス抜き孔非形成領域が投影された投影領域Bにはガス抜き孔を形成せず、その投影領域Bに沿って上記実施例のようにガス抜き孔が形成する必要がある。図1でいえば、例えば第三導体層M3の面導体7がこれに該当し、この面導体7にガス抜き孔を形成する場合には、第二導体層M2の配線部6によって定められるガス抜き孔非形成領域と、第四導体層M4の配線部8によって定められるガス抜き孔非形成領域との双方を面導体7に投影し、その双方が投影された領域Bにガス抜き孔が形成されないようにする必要がある。
本発明の配線基板の一実施形態を模式的に示す断面図。 従来のガス抜き孔の形成パターンを示す概略図。 本実施形態の第二導体層の一部を示す概略図。 本発明の配線部とガス抜き孔との配置関係を説明する配線基板の断面図。 本実施形態の第三導体層の面導体に、第二導体層の配線部を正射投影した投影図。 本実施形態の第三導体層の一部を示す概略図。 図5との比較例を示した図。 図6との比較例を示した図。
符号の説明
1 配線基板
2 板状コア
5 第一面導体
6(61,62,63,64,65,66,67,68・・・) 第一配線部
7 第二面導体
8(81,82,83,84,85) 第二配線部
9 第三面導体
10,20 パッド
12 信号用スルーホール
30 信号用スルーホール導体
34a 第一信号用ビア導体
34b,34c 第二信号用ビア導体
34d 第三信号用ビア導体
34p ビアパッド
70 ガス抜き孔(DH1、DH2、DH´)
MP1 第一主表面
MP2 第二主表面
M1 第一導体層
M2 第二導体層
M3 第三導体層
M4 第四導体層
M5 第五導体層
V1 第一誘電体層
V2 第二誘電体層
V3 第三誘電体層
V4 第四誘電体層
SR1 ソルダーレジスト層

Claims (6)

  1. 導体層と誘電体層とが交互に積層される配線基板であって、
    前記導体層は、配線層と電源又はグランド層とを有し、該電源又はグランド層には、これらを厚さ方向に貫く複数のガス抜き孔が形成されるとともに、
    前記配線層と前記電源又はグランド層とが前記誘電体層を挟んで隣接する積層構造においては、前記配線層に形成される信号配線に対して、予め定められた限界近接距離を隔てて平行をなす領域に、複数の前記ガス抜き孔が並んだガス抜き孔列が形成されていることを特徴とする配線基板。
  2. 前記限界近接距離は、前記信号配線と前記電源又はグランド層とを層厚方向に投影した同一平面上における、投影された前記信号配線と前記ガス抜き孔列との距離として定められる請求項1に記載の配線基板。
  3. 前記前記限界近接距離は、50μm以上で設定される請求項1または2に記載の配線基板。
  4. 前記信号配線の曲部は、一方に伸びる信号配線に対して他方に伸びる信号配線が45度の角度をなして連続して形成される請求項1ないし3のいずれか1項に記載の配線基板。
  5. 前記電源又はグランド層に形成される前記ガス抜き孔列に含まれない前記ガス抜き孔は、前記電源又はグランド層において、予め定められた格子配列の格子点上に形成され、かつ前記格子点のうち、前記信号配線を前記電源又はグランド層に対して層厚方向に投影したときの、投影された前記信号配線、および前記ガス抜き孔列をなす前記ガス抜き孔と重なる前記格子点上には形成されない請求項1ないし4のいずれか1項に記載の配線基板。
  6. 前記ガス抜き孔列の配列に基づいて、該ガス抜き孔列に含まれないガス抜き孔を前記電源又はグランド層に形成される請求項5に記載の配線基板。
JP2004172844A 2004-06-10 2004-06-10 配線基板 Pending JP2005353835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172844A JP2005353835A (ja) 2004-06-10 2004-06-10 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172844A JP2005353835A (ja) 2004-06-10 2004-06-10 配線基板

Publications (1)

Publication Number Publication Date
JP2005353835A true JP2005353835A (ja) 2005-12-22

Family

ID=35588037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172844A Pending JP2005353835A (ja) 2004-06-10 2004-06-10 配線基板

Country Status (1)

Country Link
JP (1) JP2005353835A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
JP2008172151A (ja) * 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
JP2010258390A (ja) * 2009-04-28 2010-11-11 Kyocer Slc Technologies Corp 配線基板
JP2013135028A (ja) * 2011-12-26 2013-07-08 Toppan Printing Co Ltd 印刷配線基材およびその製造方法ならびにグラビア版
JPWO2011132476A1 (ja) * 2010-04-20 2013-07-18 株式会社村田製作所 積層基板を備えた電子部品
JP2014130974A (ja) * 2012-12-29 2014-07-10 Kyocer Slc Technologies Corp 配線基板
JP2016184768A (ja) * 2016-07-25 2016-10-20 京セラ株式会社 配線基板の製造方法
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2018056397A (ja) * 2016-09-29 2018-04-05 日亜化学工業株式会社 メタルベース基板の製造方法、半導体装置の製造方法、メタルベース基板、及び、半導体装置
WO2019098012A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2020230778A1 (ja) * 2019-05-15 2020-11-19 株式会社村田製作所 樹脂多層基板及び電子部品
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
JP2008172151A (ja) * 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
JP2010258390A (ja) * 2009-04-28 2010-11-11 Kyocer Slc Technologies Corp 配線基板
JPWO2011132476A1 (ja) * 2010-04-20 2013-07-18 株式会社村田製作所 積層基板を備えた電子部品
JP2013135028A (ja) * 2011-12-26 2013-07-08 Toppan Printing Co Ltd 印刷配線基材およびその製造方法ならびにグラビア版
JP2014130974A (ja) * 2012-12-29 2014-07-10 Kyocer Slc Technologies Corp 配線基板
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2017006391A1 (ja) * 2015-07-03 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2016184768A (ja) * 2016-07-25 2016-10-20 京セラ株式会社 配線基板の製造方法
JP2018056397A (ja) * 2016-09-29 2018-04-05 日亜化学工業株式会社 メタルベース基板の製造方法、半導体装置の製造方法、メタルベース基板、及び、半導体装置
US11018288B2 (en) 2016-09-29 2021-05-25 Nichsa Corporation Metal-base substrate and semiconductor device
JPWO2019098012A1 (ja) * 2017-11-16 2020-07-02 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JPWO2019098011A1 (ja) * 2017-11-16 2020-07-30 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098012A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US11224119B2 (en) 2017-11-16 2022-01-11 Murata Manufacturing Co., Ltd. Resin multilayer substrate, electronic component, and mounting structure thereof
US11259401B2 (en) 2017-11-16 2022-02-22 Murata Manufacturing Co., Ltd. Resin multilayer substrate, electronic component, and mounting structure thereof
WO2020230778A1 (ja) * 2019-05-15 2020-11-19 株式会社村田製作所 樹脂多層基板及び電子部品
JPWO2020230778A1 (ja) * 2019-05-15 2020-11-19
JP7279781B2 (ja) 2019-05-15 2023-05-23 株式会社村田製作所 樹脂多層基板及び電子部品
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Similar Documents

Publication Publication Date Title
US8319115B2 (en) Wiring board and manufacturing method thereof
JP2005353835A (ja) 配線基板
KR20100038148A (ko) 배선 기판 및 그 제조 방법
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
JP2016058673A (ja) プリント配線板およびその製造方法
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
US11289403B2 (en) Multi-layer substrate and method for manufacturing multi-layer substrate
JP5049717B2 (ja) 多層配線基板
KR20120017245A (ko) 인쇄회로기판 및 이의 제조방법
JP5257177B2 (ja) プリント配線基板の改造方法および改造済プリント配線基板
JP5565958B2 (ja) 配線基板
US10134693B2 (en) Printed wiring board
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US11019722B2 (en) Wiring substrate
JP2010232616A (ja) 半導体装置及び配線基板
US20120106116A1 (en) Electronic component and electronic device
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010519769A (ja) 高速メモリパッケージ
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2006013029A (ja) 半導体パッケージ
JP2015162528A (ja) 配線基板
WO2024111285A1 (ja) 多層基板及び多層基板の製造方法
JP7279781B2 (ja) 樹脂多層基板及び電子部品
JP5890978B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20061120

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A02 Decision of refusal

Effective date: 20070627

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20070925

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20071130

Free format text: JAPANESE INTERMEDIATE CODE: A912