JP2010258390A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2010258390A
JP2010258390A JP2009110056A JP2009110056A JP2010258390A JP 2010258390 A JP2010258390 A JP 2010258390A JP 2009110056 A JP2009110056 A JP 2009110056A JP 2009110056 A JP2009110056 A JP 2009110056A JP 2010258390 A JP2010258390 A JP 2010258390A
Authority
JP
Japan
Prior art keywords
pair
semiconductor element
connection pad
external connection
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009110056A
Other languages
English (en)
Other versions
JP5311653B2 (ja
Inventor
Hisayoshi Wada
久義 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2009110056A priority Critical patent/JP5311653B2/ja
Publication of JP2010258390A publication Critical patent/JP2010258390A/ja
Application granted granted Critical
Publication of JP5311653B2 publication Critical patent/JP5311653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 異なる配線導体のペア間において電磁的な干渉が起こることを有効に防止し、それによりペア伝送路を伝播する信号にノイズが発生することがなく、高速の信号を正確に伝送することが可能な配線基板を提供すること。
【解決手段】 絶縁基板1の上面に形成された第1の半導体素子接続パッドのペア3aと絶縁基板1の下面に形成された第1の外部接続パッドのペア4aとを接続する第1の帯状配線導体のペア2aと、絶縁基板1の上面に形成された第2の半導体素子接続パッドのペア3bと絶縁基板1の下面に形成された第2の外部接続パッドのペア4bとを接続する第2の帯状配線導体のペア2bとが、間に接地導体層または電源導体層を挟んで互いに異なる絶縁層1b,1c上に形成されている。
【選択図】図2

Description

本発明は、通信用の半導体素子に例えば10GHz以上の高周波信号を出し入れするための送信用のペア伝送路と受信用のペア伝送路とを有する配線基板に関し、特に送信用のペア伝送路と受信用のペア伝送路との間における相互干渉を低減し、送受信用の信号を効率よく伝送させることが可能な配線基板に関する。
一般に現在の電子機器は、高速化、大容量伝送化が顕著になってきている。それに伴い、電子機器に使用される配線基板は高周波伝送における電気的ロスの少ない形態が要求されている。そのため、特に高周波信号を伝送する伝送路を有する配線基板においては、二本の帯状配線導体が対になって互いに差動線路として機能するペア伝送路を備えたものが使用されている。このようなペア伝送路を備えた配線基板においては、配線基板を構成する絶縁基板の上面中央部に半導体素子の電極と半田バンプ等を介して電気的に接続される半導体素子接続パッドが形成されているとともに、この半導体素子接続パッドから絶縁基板の上面を外周部に向けて互いに所定の間隔で隣接して延びる一対の帯状配線導体を有している。さらに帯状配線導体における絶縁基板の外周側端部に絶縁基板を貫通する貫通導体の上端が接続されており、該貫通導体の下端は絶縁基板の下面に形成された外部接続パッドにされている。そして、前記半導体素子接続パッドから帯状配線導体および貫通導体を介して外部接続パッドに至るペア伝送路を介して配線基板に搭載される半導体素子と外部の電気回路基板との間で高速の信号が授受されることとなる。
特開2004−253746号公報
しかしながら、このようなペア伝送路を有する配線基板においては、絶縁基板の上面に半導体素子接続パッドから貫通導体まで延びる帯状配線導体を設けているため、複数のペア伝送路を近接して形成する場合、絶縁基板の上面に設けた帯状配線導体の上下から漏れる電磁波の影響により異なる帯状配線導体のペア間で電磁的な干渉が起きてペア伝送路を伝播する信号にノイズが発生しやすくなる。本発明においては、このような異なる帯状配線導体のペア間において電磁的な干渉が起こることを有効に防止し、それによりペア伝送路を伝播する信号にノイズが発生することがなく、高速の信号を正確に伝送することが可能な配線基板を提供することを課題とする。
本発明の配線基板は、かかる従来の課題に鑑み案出されたものであり、複数の絶縁層が積層されて成る絶縁基板と、前記絶縁基板の上面に形成されており、第1の半導体素子接続パッドのペアおよび第2の半導体素子接続パッドのペアを含む複数の半導体素子接続パッドと、前記絶縁基板の下面に形成されており、第1の外部接続パッドのペアおよび第2の外部接続パッドのペアを含む複数の外部接続パッドと、前記絶縁層上に互いに隣接して延在するように形成されており、前記第1の半導体素子接続パッドのペアと前記第1の外部接続パッドのペアとの間を電気的に接続する第1の帯状配線導体のペアおよび前記第2の半導体素子接続パッドのペアと前記第2の外部接続パッドのペアとの間を電気的に接続する第2の帯状配線導体のペアとを具備して成る配線基板であって、前記第1の帯状配線導体のペアと前記第2の帯状配線導体のペアとが間に接地導体層または電源導体層を挟んで互いに異なる絶縁層上に形成されていることを特徴とするものである。
本発明の配線基板によれば、絶縁基板の上面に形成された第1の半導体素子接続パッドのペアと絶縁基板の下面に形成された第1の外部接続パッドのペアとを接続する第1の帯状配線導体のペアと、絶縁基板の上面に形成された第2の半導体素子接続パッドのペアと絶縁基板の下面に形成された第2の外部接続パッドのペアとを接続する第2の帯状配線導体のペアとが、間に接地導体層または電源導体層を挟んで互いに異なる絶縁層上に形成されていることから、第1の帯状配線導体のペアと第2の帯状配線導体のペアとの電磁的な干渉が、両者間に配置された接地導体層または電源導体層により有効に遮蔽される。その結果、ペア伝送路を伝播する信号にノイズが発生することがなく、高速の信号を正確に伝送することが可能な配線基板を提供することができる。
図1は,本発明の配線基板における実施形態の一例を示す概略断面図である。 図2は、本発明の配線基板における実施形態の一例を示す要部透視上面図である。 図3は、本発明の配線基板における実施形態の一例を示す要部斜視図である。
次に、本発明の配線基板における実施形態の一例を説明する。図1は、本発明の配線基板の一実施形態例を示す概略断面図であり、図中、1は絶縁層1aおよび絶縁層1b,1cから成る絶縁基板、2は配線導体、3は半導体素子接続パッド、4は外部接続パッド、5はソルダーレジスト層である。なお、本例では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁層1aの上下面に熱硬化性樹脂から成る絶縁層1b,1cを順次積層して絶縁基板1を形成しており、最表層の絶縁層1c上にソルダーレジスト層5が積層されている。また、絶縁基板1の上面中央部にはそれぞれ半導体素子Sの電極が半田バンプB1を介して電気的に接続される半導体素子接続パッド3が形成されているとともに絶縁基板1の下面にはそれぞれ図示しない外部電気回路基板に半田ボールB2を介して電気的に接続される外部接続パッド4が形成されており、絶縁基板1の上面から下面にかけてはそれぞれ対応する半導体素子接続パッド3と外部接続パッド4とを互いに電気的に接続する配線導体2が配設されている。
絶縁層1aは、本例の配線基板のコア基板となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数のスルーホール6を有している。そして、その上下面および各スルーホール6の内面には配線導体2の一部が被着されており、上下面の配線導体2がスルーホール6を介して電気的に接続されている。なお、絶縁層1aの上下面に被着された配線導体2は、主として接地導体層または電源導体層として機能し、それぞれ異なる接地または電源電位に接続されている。
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の配線導体2は、絶縁層1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール6内面の配線導体2は、絶縁層1aにスルーホール6を設けた後に、このスルーホール6内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層1aは、そのスルーホール6の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂7が充填されている。孔埋め樹脂7は、スルーホール6を塞ぐことによりスルーホール6の直上および直下に配線導体2および各絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール6内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂7を含む絶縁層1aの上下面に絶縁層1b,1cが順次積層されている。
絶縁層1aの上下面に積層された各絶縁層1b,1cは、ビルドアップ絶縁層であり、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを30〜70質量%程度分散させた絶縁材料から成る。絶縁層1b,1cは、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数のビアホール8を有している。これらの各絶縁層1b,1cは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体2と下層の配線導体2とをビアホール8を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層1b,1cは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール8を穿孔し、さらにその上に同様にして次の絶縁層1cを順次積み重ねることによって形成される。なお、各絶縁層1b,1cの表面およびビアホール8内に被着された配線導体2は、各絶縁層1b,1cを形成する毎に各絶縁層1b,1cの表面およびビアホール8内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
また、絶縁基板1の上面に形成された半導体素子接続パッド3および絶縁基板1の下面に形成された外部接続パッド4は、厚みが3〜50μm程度の銅めっき膜から成り、最表層の配線導体2の一部として外部に露出するように形成されている。そして、半導体素子接続パッド3は半導体素子Sを配線基板に接続するための端子として機能し、外部接続パッド4は配線基板を外部電気回路に接続するための端子として機能する。このような半導体素子パッド3および外部接続パッド4は、絶縁層1cの表面に配線導体2を形成する際にセミアディティブ法による銅めっき膜を所定のパターンに被着させることにより形成される。
また、絶縁層1cの上には、ソルダーレジスト層5が被着されている。ソルダーレジスト層5は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成り、上面側のソルダーレジスト層5であれば、半導体素子接続パッド3の中央部を露出させる開口部を有しているとともに、下面側のソルダーレジスト層5であれば、外部接続パッド4の中央部を露出させる開口部を有している。これらのソルダーレジスト層5は、半導体素子接続パッド3同士や外部接続パッド4同士の電気的な絶縁信頼性を高めるとともに、半導体素子接続パッド3や外部接続パッド4の絶縁層1cへの接合強度を大きなものとする作用をなす。このようなソルダーレジスト層5は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層5用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して絶縁層1cの上に塗布し、これを乾燥させた後、露光および現像処理を行なって半導体素子接続パッド3や外部接続パッド4の中央部を露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層5用の未硬化の樹脂フィルムを絶縁層1c上に貼着した後、これを熱硬化させ、しかる後、半導体素子接続パッド3や外部接続パッド4の中央部に対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって半導体素子接続パッド3や外部接続パッド4の中央部を露出させる開口部を有するように形成される。
なお、本例の配線基板においては、図2に上面側のソルダーレジスト層5を省略した要部透視上面図で、図3に絶縁基板1およびソルダーレジスト層5を省略した要部斜視図で示すように、絶縁基板1上面の半導体素子接続パッド3の中に送信用の信号を半導体素子Sから出力するための第1の半導体素子接続パッドのペア3aと受信用の信号を半導体素子Sに入力するための第2の半導体素子接続パッドのペア3bとを有しているとともに、絶縁基板1下面の外部接続パッド4の中に送信用の信号を外部電気回路に出力するための第1の外部接続パッドのペア4aと受信用の信号を外部電気回路から入力するための第2の外部接続パッドのペア4bとを有している。そして、第1の半導体素子接続パッドのペア3aと第1の外部接続パッドのペア4aとの間が絶縁基板1の上面側の絶縁層1c上を互いに隣接して延在するように形成された第1の帯状配線導体のペア2aにより電気的に接続されており、第2の半導体素子接続パッドのペア3bと第2の外部接続パッドのペア4bとの間が、絶縁基板1の下面側の絶縁層1b上を互いに隣接して延在するように形成された第2の帯状配線導体のペア2bにより電気的に接続されている。
このように、本例の配線基板においては、送信用のペア伝送路における第1の帯状配線導体のペア2aと受信用のペア伝送路における第2の帯状配線導体のペア2bとが、両面に接地導体層または電源導体層を有するコア基板としての絶縁層1aを挟んで互いに異なる絶縁層1b,1c上に形成されていることから、第1の帯状配線導体のペア2aと第2の帯状配線導体のペア2bとの間の電磁的な干渉が、両者間に配置された絶縁層1a上下面の接地導体層または電源導体層により有効に遮蔽される。その結果、ペア伝送路を伝播する信号にノイズが発生することがなく、高速の信号を正確に伝送することが可能な配線基板を提供することができる。この場合、第1の帯状配線導体のペア2aと第2の帯状配線導体のペア2bとの間に2層の接地導体層または電源導体層が介在するので、第1の帯状配線導体のペア2aと第2の帯状配線導体のペア2bとの間の電磁的な干渉がより確実に防止される。
なお、第1の半導体素子接続パッドのペア3aと第2の半導体素子接続パッドのペア3bとの間に、接地用または電源用の半導体素子接続パッド3を介在させると、第1の半導体素子接続パッドのペア3aと第2の半導体素子接続パッドのペア3bとの間の電磁的な干渉を前記接地用または電源用の半導体素子接続パッド3により低減することができる。したがって、第1の半導体素子接続パッドのペア3aと第2の半導体素子接続パッドのペア3bとの間に、接地用または電源用の半導体素子接続パッド3を介在させることが好ましい。
また、第1の外部接続パッドのペア4aと第2の外部接続パッドのペア4bとの間に、接地用または電源用の外部接続パッド4を介在させると、第1の外部接続パッドのペア4aと第2の外部接続パッドのペア4bとの間の電磁的な干渉を前記接地用または電源用の外部接続パッド4により低減することができる。したがって、第1の外部接続パッドのペア4aと第2の外部接続パッドのペア4bとの間に、接地用または電源用の外部接続パッド4を介在させることが好ましい。
さらに、絶縁基板1の上面に形成された第2の半導体素子接続パッドのペア3bと絶縁基板1の下面側の絶縁層1b上に形成された第2の帯状配線導体のペア2bとを接続する上面側のビアホール8およびスルーホール6の間隔を上面側からスルーホール6に向けて拡がるように配置すると、スルーホール6におけるインピーダンスの整合が容易となる。したがって、絶縁基板1の上面に形成された第2の半導体素子接続パッドのペア3bと絶縁基板1の下面側の絶縁層1b上に形成された第2の帯状配線導体のペア2bとを接続する上面側のビアホール8およびスルーホール6の間隔を上面側からスルーホール6に向けて拡がるように配置することが好ましい。
以上、本発明の配線基板における実施形態の一例について説明したが、本発明の配線基板は上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述した一例では、コア基板としての絶縁層1aの上下面に絶縁層1b,1cを積層することにより絶縁基板1を形成したが、絶縁基板1は、コア基板を有しない、いわゆるコアレス基板により形成されても良い。
1 絶縁基板
1a コア基板としての絶縁層
1b,1c ビルドアップ絶縁層としての絶縁層
2 配線導体層
2a 第1の帯状配線導体のペア
2b 第2の帯状配線導体のペア
3 半導体素子接続パッド
3a 第1の半導体素子接続パッドのペア
3b 第2の半導体素子接続パッドのペア
4 外部接続パッド
4a 第1の外部接続パッドのペア
4b 第2の外部接続パッドのペア
S 半導体素子

Claims (5)

  1. 複数の絶縁層が積層されて成る絶縁基板と、前記絶縁基板の上面に形成されており、第1の半導体素子接続パッドのペアおよび第2の半導体素子接続パッドのペアを含む複数の半導体素子接続パッドと、前記絶縁基板の下面に形成されており、第1の外部接続パッドのペアおよび第2の外部接続パッドのペアを含む複数の外部接続パッドと、前記絶縁層上に互いに隣接して延在するように形成されており、前記第1の半導体素子接続パッドのペアと前記第1の外部接続パッドのペアとの間を電気的に接続する第1の帯状配線導体のペアおよび前記第2の半導体素子接続パッドのペアと前記第2の外部接続パッドのペアとの間を電気的に接続する第2の帯状配線導体のペアとを具備して成る配線基板であって、前記第1の帯状配線導体のペアと前記第2の帯状配線導体のペアとが間に接地導体層または電源導体層を挟んで互いに異なる絶縁層上に形成されていることを特徴とする配線基板。
  2. 前記第1の帯状配線導体のペアと前記第2の帯状配線導体のペアとの間に、互いに異なる電位に接続される接地導体層または電源導体層が2層以上介在していることを特徴とする請求項2記載の配線基板。
  3. 前記絶縁基板は、上下面に接地導体層または電源導体層が被着されたコア基板の前記上下面にビルドアップ絶縁層を積層して成り、前記第1の帯状配線導体のペアと前記第2の帯状配線導体のペアとが、前記コア基板を挟んだ上下に分かれて形成されていることを特徴とする請求項1乃至3のいずれかに記載の配線基板。
  4. 前記第1の半導体素子接続パッドのペアと前記第2の半導体素子接続パッドのペアとの間に接地用または電源用の半導体素子接続パッドが介在していることを特徴とする請求項1乃至4のいずれかに記載の配線基板。
  5. 前記第1の外部接続パッドのペアと前記第2の外部接続パッドのペアとの間に接地用または電源用の外部接続パッドが介在していることを特徴とする請求項1乃至4のいずれかに記載の配線基板。
JP2009110056A 2009-04-28 2009-04-28 配線基板 Expired - Fee Related JP5311653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110056A JP5311653B2 (ja) 2009-04-28 2009-04-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110056A JP5311653B2 (ja) 2009-04-28 2009-04-28 配線基板

Publications (2)

Publication Number Publication Date
JP2010258390A true JP2010258390A (ja) 2010-11-11
JP5311653B2 JP5311653B2 (ja) 2013-10-09

Family

ID=43318927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110056A Expired - Fee Related JP5311653B2 (ja) 2009-04-28 2009-04-28 配線基板

Country Status (1)

Country Link
JP (1) JP5311653B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119473A (ja) * 2010-11-30 2012-06-21 Kyocer Slc Technologies Corp 配線基板
JP2013187249A (ja) * 2012-03-06 2013-09-19 Toppan Printing Co Ltd 伝送線路構造、多層配線基板、半導体装置、および半導体システム
JP2014007210A (ja) * 2012-06-22 2014-01-16 Kyocer Slc Technologies Corp 配線基板
JP2014038971A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板
TWI479956B (zh) * 2010-12-09 2015-04-01 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
JP2016139636A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
US9565750B2 (en) 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element
KR20170082504A (ko) * 2014-11-06 2017-07-14 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 전기 인터페이스

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2004253746A (ja) * 2002-12-26 2004-09-09 Kyocera Corp 配線基板
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法
JP2005353835A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd 配線基板
JP2008153542A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板
JP2008244179A (ja) * 2007-03-27 2008-10-09 Nec Corp 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2004253746A (ja) * 2002-12-26 2004-09-09 Kyocera Corp 配線基板
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法
JP2005353835A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd 配線基板
JP2008153542A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板
JP2008244179A (ja) * 2007-03-27 2008-10-09 Nec Corp 多層配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119473A (ja) * 2010-11-30 2012-06-21 Kyocer Slc Technologies Corp 配線基板
TWI479956B (zh) * 2010-12-09 2015-04-01 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
JP2013187249A (ja) * 2012-03-06 2013-09-19 Toppan Printing Co Ltd 伝送線路構造、多層配線基板、半導体装置、および半導体システム
JP2014007210A (ja) * 2012-06-22 2014-01-16 Kyocer Slc Technologies Corp 配線基板
JP2014038971A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板
US9565750B2 (en) 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element
KR20170082504A (ko) * 2014-11-06 2017-07-14 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 전기 인터페이스
JP2017539068A (ja) * 2014-11-06 2017-12-28 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 電気的インターフェース
US10230183B2 (en) 2014-11-06 2019-03-12 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Electrical interposer
KR102246419B1 (ko) 2014-11-06 2021-05-03 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 전기 인터페이스
JP2016139636A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP5311653B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5311653B2 (ja) 配線基板
TWI643334B (zh) 高頻信號傳輸結構及其製作方法
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
JP2009170941A (ja) キャパシタ実装配線基板
JP5473074B2 (ja) 配線基板
KR20150138059A (ko) 배선 기판
JP5565958B2 (ja) 配線基板
JP2012119473A (ja) 配線基板
JP5311669B2 (ja) 配線基板
JP2003273525A (ja) 配線基板
JP2010109243A (ja) 配線基板
JP2015211147A (ja) 配線基板
JP2012033529A (ja) 配線基板
JP2012033786A (ja) 配線基板
JP5370883B2 (ja) 配線基板
JP2011138846A (ja) 配線基板
JP4508540B2 (ja) 配線基板および電子装置
JP2009290044A (ja) 配線基板
US9480146B2 (en) Wiring board
JP5835732B2 (ja) 配線基板
JP4508620B2 (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP5565949B2 (ja) 配線基板
JP4360617B2 (ja) 配線基板
JP2013247307A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees