KR20150138059A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20150138059A
KR20150138059A KR1020150074724A KR20150074724A KR20150138059A KR 20150138059 A KR20150138059 A KR 20150138059A KR 1020150074724 A KR1020150074724 A KR 1020150074724A KR 20150074724 A KR20150074724 A KR 20150074724A KR 20150138059 A KR20150138059 A KR 20150138059A
Authority
KR
South Korea
Prior art keywords
insulating layer
band
insulating
dielectric constant
conductor
Prior art date
Application number
KR1020150074724A
Other languages
English (en)
Inventor
요시히로 하세가와
Original Assignee
쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 서킷 솔루션즈 가부시키가이샤 filed Critical 쿄세라 서킷 솔루션즈 가부시키가이샤
Publication of KR20150138059A publication Critical patent/KR20150138059A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 배선 기판은 스루 홀을 갖는 코어 기판, 절연층, 절연층의 상면으로부터 하면에 관통하는 비아 홀, 배선 형성층 및 접지 또는 전원용 도체를 구비하고, 배선 형성층이 복수의 띠 형상 도체 및 적어도 띠 형상 도체간에 충전된 절연 수지부로 형성되고, 접지 또는 전원용 도체가 띠 형상 도체와 대향하는 영역을 포 함하도록 형성되어 있으며, 절연층의 비유전율이 절연 수지부의 비유전율보다 크다.

Description

배선 기판{WIRING SUBSTRATE}
본 발명은 반도체 소자를 탑재하는 배선 기판에 관한 것이다.
최근, 휴대형의 게임기나 통신 기기로 대표되는 전자기기의 소형화나 고속화가 진행되는 중, 그것들에 사용되는 배선 기판에는 고밀도로 형성된 배선에 신호를 고속으로 전송하는 것이 요구되고 있다. 이러한 고속 전송에 대응하기 위해서, 고주파 신호를 이용하여 차동 전송이라 불리는 방식이 채용되는 경우가 있다.
차동 전송이란, 예를 들면 일본 특허공개 2007-201221호 공보에 기재된 바와 같이, 서로 평행하는 2개의 띠 형상 도체로 이루어지는 차동 선로를 사용해서 신호를 전송하는 방식의 것이다. 각 띠 형상 도체에는 송신부로부터 전압의 정부(正負)가 다른 신호를 보내고, 수신부에서 각각의 신호의 차분을 취해서 판독하기 때문에, 각 띠 형상 도체에 보내는 신호의 진폭을 크게 하지 않아도 신호의 판독이 용이하다. 이 때문에, 신호의 진폭 형성의 시간이 짧아도 되므로 신호를 고속으로 전송하는 것이 가능하게 된다.
도 4에, 차동 전송 방식이 사용되는 종래의 배선 기판(B)의 개략 단면도를 나타낸다. 배선 기판(B)은 코어용의 절연판(11)과 절연층(12)과 배선 도체(13)와 솔더 레지스트층(14)으로 구성된다. 배선 기판(B)의 상면 중앙부에는 반도체 소자가 탑재되는 탑재부(11a)가 형성되어 있다. 절연판(11)은 그 상면으로부터 하면으로 관통하는 복수의 스루 홀(15)을 갖고 있다. 절연층(12)은 절연판(11)의 양면에 2층씩 적층되어 있고, 복수의 비아 홀(16)을 갖고 있다. 배선 도체(13)는 절연판(11)의 표면 및 스루 홀(15) 내, 또한 절연층(12) 표면 및 비아 홀(16) 내에 피착되어 있다. 이 배선 도체(13)는 서로 평행하는 2개의 띠 형상 도체로 이루어지는 차동 선로(13a)를 포함하고 있다. 절연판(11) 및 절연층(12)에 있어서의 차동 선로(13a)에 대향하는 영역을 포함하는 표면에는 접지용 또는 전원용 도체(13b)가 형성되어 있다.
또한, 절연판(11) 상측의 표층측의 절연층(12)에 형성된 배선 도체(13)의 일부는 반도체 소자에 접속되는 반도체 소자 접속 패드(17)로서 기능하고, 절연판(11) 하측의 표층측의 절연층(12)에 형성된 배선 도체(13)의 일부는 외부의 회로기판에 접속되는 외부 접속 패드(18)로서 기능한다. 솔더 레지스트층(14)은 표층측의 절연층(12)의 표면에 형성되어 있다. 상측의 솔더 레지스트층(14)은 반도체 소자 접속 패드(17)를 노출시키는 개구부(14a)를 갖고 있고, 하측의 솔더 레지스트층(14)은 외부 접속 패드(18)를 노출시키는 개구부(14b)를 갖고 있다. 반도체 소자의 전극을 반도체 소자 접속 패드(17)에 접속함과 아울러 외부 접속 패드(18)를 외부의 전기회로 기판의 배선 도체에 접속함으로써, 반도체 소자가 외부의 전기회로 기판에 전기적으로 접속된다. 그 결과, 반도체 소자와 외부의 전기회로 기판 사이에서 배선 도체(13)나 차동 선로(13a)를 통해서 신호를 전송함으로써 반도체 소자가 작동한다.
신호가 띠 형상 도체를 흐를 때, 신호의 송신부로부터 수신부를 향해서 전자파가 전파된다. 이 전자파는 띠 형상 도체의 내부 뿐만 아니라 그 주위에도 발생한다. 그 때문에, 서로 평행하여 연장되는 띠 형상 도체가 배선의 고밀도화에 따라 매우 근접해서 형성되게 되면, 신호 전송시에 각 띠 형상 도체의 주위에 발생한 전자파가 서로 근접하는 띠 형상 도체에 간섭해서 노이즈를 야기할 경우가 있다. 특히, 신호의 고주파화에 따라서 노이즈의 발생은 현저해지고 있다. 이 때문에, 전송되는 신호에 노이즈가 생겨서 반도체 소자가 오동작한다고 하는 문제가 있다.
본 발명의 과제는 고주파 신호를 고속으로 전송하는 배선 기판에 있어서, 노이즈가 적은 신호를 전송함으로써 반도체 소자를 안정적으로 작동시킬 수 있는 고밀도 배선 기판을 제공하는 것이다.
본 발명의 실시형태에 의한 배선 기판은, 절연층과; 상기 절연층의 상면으로부터 하면으로 관통되어 상면 및 하면을 전기적으로 접속하는 비아 홀과; 상기 절연층의 표면에 형성된 배선 형성층과; 상기 절연층의 배선 형성층이 형성된 표면과 반대측의 표면에 형성된 접지 또는 전원용 도체를 구비하고, 상기 배선 형성층은 서로 평행하여 연장되는 복수의 띠 형상 도체 및 적어도 상기 띠 형상 도체간에 충전된 절연 수지부로 형성되어 있고, 상기 접지 또는 전원용 도체가 상기 띠 형상 도체와 대향하는 영역을 포함하도록 형성되어 있으며, 상기 절연층의 비유전율이 상기 절연 수지부의 비유전율보다 크다.
본 발명의 실시형태에 의한 배선 기판에 의하면, 띠 형상 도체의 상하 방향으로 설치된 절연층의 비유전율이 띠 형상 도체간을 충전하는 절연 수지부의 비유전율보다 크다. 이와 같이, 비유전율이 다른 물질이 근접해서 설치되어 있을 경우, 전자파는 비유전율이 보다 큰 물질 방향으로 집중해서 생기는 특징을 갖고 있기 때문에, 신호 전송시에 각 띠 형상 도체의 주위에 생기는 전자파를 띠 형상 도체간의 절연 수지부 방향보다 띠 형상 도체 상하의 절연층 방향으로 집중해서 분포시킬 수 있다. 그 결과, 각 띠 형상 도체의 주위에 발생한 전자파가 절연 수지부를 통해서 서로 근접하는 띠 형상 도체에 간섭해서 노이즈를 야기하는 것을 억제할 수 있다. 이에 따라 노이즈가 적은 양호한 신호를 전송해서 반도체 소자를 안정적으로 작동시키는 것이 가능한 배선 기판을 제공할 수 있다.
도 1은 본 발명의 일실시형태에 의한 배선 기판을 나타내는 개략 단면도이다.
도 2는 본 발명의 일실시형태에 의한 배선 기판을 나타내는 요부 확대도이다.
도 3은 본 발명의 다른 실시형태에 의한 배선 기판을 나타내는 요부 확대도이다.
도 4는 종래의 배선 기판을 나타내는 개략 단면도이다.
다음에, 일실시형태에 의한 배선 기판을 도 1에 의거하여 설명한다. 일실시형태에 의한 배선 기판(A)은 코어용의 절연판(1)(코어 기판)과 절연층(2)과 배선 도체(3)와 솔더 레지스트층(4)으로 이루어진다. 또한, 배선 기판(A)은 그 상면 중앙부에 반도체 소자가 탑재되는 탑재부(1a)를 갖고 있다.
절연판(1)은 상면으로부터 하면으로 관통하는 복수의 스루 홀(5)을 갖고 있다. 또한, 절연판(1)의 상하면 및 스루 홀(5) 내에 배선 도체(3)가 피착되어 있고, 절연판(1)의 상하면의 배선 도체(3)끼리가 전기적으로 접속되어 있다. 절연판(1)은, 예를 들면 유리 크로스에 에폭시 수지나 비스말레이미드트리아진 수지 등을 함침시켜서 열경화한 절연 재료로 이루어진다. 스루 홀(5)은, 예를 들면 드릴 가공, 레이저 가공 또는 블라스트 가공에 의해 형성된다.
절연층(2)은 절연판(1)의 상하면에 내층측 및 표층측의 절연층(2)을 갖고 있다. 절연층(2)은 복수의 비아 홀(6)을 갖고 있다. 또한, 표층측의 절연층(2)의 표면 및 비아 홀(6) 내에 배선 도체(3)가 피착되어 있고, 절연층(2) 상하의 배선 도체(3)끼리가 전기적으로 접속되어 있다. 절연층(2)은, 예를 들면 비스말레이미드트리아진 수지나 폴리이미드 수지 등을 열경화한 절연 재료로 이루어진다. 이러한 절연층(2)의 비유전율은 약 4.5 이상이다.
비아 홀(6)은, 예를 들면 레이저 가공에 의해 형성된다. 배선 도체(3)는 상술한 바와 같이 절연판(1)의 상하면 및 스루 홀(5) 내, 또는 절연층(2)의 표면 및 비아 홀(6) 내에 피착되어 있다. 또한, 절연판(1) 상면의 표층측의 절연층(2)에 피착된 배선 도체(3)의 일부는 반도체 소자에 접속되는 반도체 소자 접속 패드(7)로서 기능한다. 절연판(1) 하면의 표층측의 절연층(2)에 피착된 배선 도체(3)의 일부는 외부의 회로기판에 접속되는 외부 접속 패드(8)로서 기능한다.
절연판(1) 또는 절연층(2)에 피착되는 배선 도체(3)는, 예를 들면 동도금이나 동박 등의 양도전성 금속으로 이루어지고, 주지의 패턴 형성법에 의해 형성된다.
솔더 레지스트층(4)은 폴리이미드 수지 등의 열경화성 수지로 이루어지고, 표층측의 절연층(2) 표면에 형성되어 있다. 절연판(1)의 상면측의 솔더 레지스트층(4)은 반도체 소자 접속 패드(7)를 노출시키는 개구부(4a)를 갖고 있고, 절연판(1)의 하면측의 솔더 레지스트층(4)은 외부 접속 패드(8)를 노출시키는 개구부(4b)를 갖고 있다. 반도체 소자의 전극을 반도체 소자 접속 패드(7)에 접속함과 아울러 외부 접속 패드(8)를 외부의 전기회로 기판의 배선 도체에 접속함으로써, 반도체 소자가 외부의 전기회로 기판에 전기적으로 접속된다. 그 결과, 반도체 소자와 외부의 전기회로 기판 사이에서 배선 도체(3)를 통해서 신호를 전송함으로써 반도체 소자가 작동한다.
그런데, 일실시형태에 의한 배선 기판(A)에 있어서는, 배선 도체(3)는 서로 평행하는 2개의 띠 형상 도체로 이루어지는 복수의 차동 선로(3a)를 포함하고 있다. 이들 차동 선로(3a)에 대향하는 영역을 포함하는 절연판(1) 표면 및 표층측의 절연층(2)의 상면에는 접지 또는 전원용 도체(3b)가 형성되어 있다. 차동 선로(3a)를 구성하는 각 띠 형상 도체의 폭은 5∼15㎛ 정도이며, 띠 형상 도체끼리의 간격은 1∼3㎛ 정도이다.
또한, 일실시형태에 의한 배선 기판(A)에 있어서는 차동 선로(3a)가 형성된 절연층(2)의 표면에 절연 수지부(9)가 피착되어 있다. 절연 수지부(9)는, 도 2에 나타내는 바와 같이 차동 선로(3a)가 형성된 절연층(2) 표면의 배선 도체(3)간 및 차동 선로(3a)의 띠 형상 도체간을 배선 도체(3)와 실질적으로 같은 두께로 충전하도록 피착되어 있다. 본 명세서에서는 이 차동 선로(3a)가 형성된 절연층(2) 표면의 배선 도체(3) 및 절연 수지부(9)를, 「배선 형성층(L)」이라고 칭한다. 배선 형성층(L)을 구성하는 절연 수지부(9)는, 예를 들면 에폭시 수지 등의 전기 절연 재료로 이루어지고, 절연층(2)의 비유전율보다 작은 비유전율을 갖고 있다. 예를 들면, 절연층(2)의 비유전율과 절연 수지부(9)의 비유전율의 차는, 바람직하게는 0.5 이상이다. 구체적으로는, 절연층(2)의 비유전율이 4.5 이상일 경우에 절연 수지부(9)의 비유전율은 대략 2∼4 정도이다.
이와 같이, 일실시형태에 의한 배선 기판(A)에 의하면, 4.5 이상의 비유전율을 갖는 절연층(2)을 사이에 두고 상하로 접지 또는 전원용 도체(3b)가 배치된 차동 선로(3a)의 띠 형상 도체간 및 배선 도체(3)간에, 2∼4 정도의 비유전율을 갖는 절연 수지부(9)가 충전되어 있기 때문에, 신호 전송시에 각 띠 형상 도체의 주위에 생기는 전자파를 띠 형상 도체간의 절연 수지부(9) 방향보다 띠 형상 도체 상하의 절연층(2) 방향에 집중해서 분포시킬 수 있다. 이것은 비유전율이 다른 물질이 근접해서 배치되어 있을 경우, 전자파는 비유전율이 큰 물질 방향으로 집중해서 생기는 성질을 갖고 있는 것에 의한 것이다. 그 결과, 각 띠 형상 도체의 주위에 발생한 전자파가 절연 수지부(9)를 통해서 서로 근접하는 띠 형상 도체에 간섭해서 노이즈를 야기하는 것을 억제할 수 있다. 이것에 의해, 노이즈가 적은 양호한 신호를 전송하여 반도체 소자를 안정적으로 작동시키는 것이 가능한 배선 기판을 제공할 수 있다.
배선 형성층(L)은, 예를 들면 이하와 같이 하여 형성된다. 절연층(2)의 표면에 절연 수지부(9)를 적층한다. 이어서, 절연 수지부(9)에 배선 도체(3)의 패턴에 대응하는 홈 가공을 실시함과 아울러 절연 수지부(9) 및 절연층(2)을 관통하는 비아 홀(6)을 형성한다. 홈 가공이나 비아 홀(6)의 형성은 레이저 가공에 의해 행한다. 이어서 홈 가공부 및 비아 홀(6)을 완전하게 메우도록 절연 수지부(9)의 표면에 도금 도체층을 피착시킨다. 최후에 도금 도체층 표면과 절연 수지부(9) 표면이 동일 높이로 될 때까지 평탄에 연마한다.
또한, 본 발명은 상술의 일실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위이면 여러가지 변경은 가능하다. 예를 들면, 상술의 일실시형태에서는 띠 형상 도체의 단면이 사각형상인 예를 나타냈지만, 도 3에 나타낸 바와 같이 띠 형상 도체의 단면을 삼각형상으로 해도 좋다. 삼각형상으로 함으로써 띠 형상 도체끼리의 간격이 넓은 영역을 설치할 수 있기 때문에, 신호 전송시의 전자파의 간섭을 보다 저감하는 것이 가능하게 된다.
상술의 일실시형태에서는 절연판(1)의 상하면에 적층된 절연층은 모두 2층이지만, 2층 이외의 층수라도 좋고, 절연판(1)의 상하면에서 층수가 달라도 좋다.

Claims (5)

  1. 절연층과,
    상기 절연층의 상면으로부터 하면으로 관통하여 상면 및 하면을 전기적으로 접속하는 비아 홀과,
    상기 절연층의 표면에 형성된 배선 형성층과,
    상기 절연층의 배선 형성층이 형성된 표면과 반대측의 표면에 형성된 접지 또는 전원용 도체를 구비하는 배선 기판으로서,
    상기 배선 형성층은 서로 평행하여 연장되는 복수의 띠 형상 도체 및 적어도 그 띠 형상 도체간에 충전된 절연 수지부로 형성되어 있고,
    상기 접지 또는 전원용 도체는 상기 띠 형상 도체와 대향하는 영역을 포함하도록 형성되어 있으며,
    상기 절연층의 비유전율은 상기 절연 수지부의 비유전율보다 큰 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 띠 형상 도체는 연장 방향에 수직인 단면이 삼각형상인 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 절연층의 비유전율과 상기 절연 수지부의 비유전율의 차가 0.5 이상인 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 절연층이 4.5 이상의 비유전율을 갖는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 절연 수지부가 2∼4의 비유전율을 갖는 것을 특징으로 하는 배선 기판.
KR1020150074724A 2014-05-30 2015-05-28 배선 기판 KR20150138059A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014111972A JP2015226034A (ja) 2014-05-30 2014-05-30 配線基板
JPJP-P-2014-111972 2014-05-30

Publications (1)

Publication Number Publication Date
KR20150138059A true KR20150138059A (ko) 2015-12-09

Family

ID=54703499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150074724A KR20150138059A (ko) 2014-05-30 2015-05-28 배선 기판

Country Status (5)

Country Link
US (1) US9635753B2 (ko)
JP (1) JP2015226034A (ko)
KR (1) KR20150138059A (ko)
CN (1) CN105323956A (ko)
TW (1) TW201607384A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110514A (ko) * 2016-03-23 2017-10-11 쿄세라 코포레이션 배선 기판
KR20210047226A (ko) * 2019-10-18 2021-04-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지에서의 하이브리드 유전체 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085375A (ja) * 2016-11-21 2018-05-31 イビデン株式会社 配線基板及びその製造方法
US11037395B2 (en) * 2018-10-05 2021-06-15 Aruze Gaming (Hong Kong) Limited Gaming device display systems, gaming devices and methods for providing lighting enhancements to gaming devices
JP7455730B2 (ja) * 2019-12-27 2024-03-26 Ngkエレクトロデバイス株式会社 配線基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
US8084863B2 (en) * 2005-03-23 2011-12-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with continuous thermoplastic support film dielectric layers
JP2007201221A (ja) 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置
JP2008235408A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 差動伝送回路基板の製造方法及び差動伝送回路基板
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
JP4728384B2 (ja) * 2008-12-10 2011-07-20 パナソニック株式会社 回路基板の製造方法
TWI481322B (zh) * 2012-02-17 2015-04-11 Htc Corp 線路板及其構造單元與製程

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110514A (ko) * 2016-03-23 2017-10-11 쿄세라 코포레이션 배선 기판
KR20210047226A (ko) * 2019-10-18 2021-04-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지에서의 하이브리드 유전체 방법
US11195788B2 (en) 2019-10-18 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid dielectric scheme in packages

Also Published As

Publication number Publication date
JP2015226034A (ja) 2015-12-14
US9635753B2 (en) 2017-04-25
US20150351227A1 (en) 2015-12-03
CN105323956A (zh) 2016-02-10
TW201607384A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
US9326377B2 (en) Printed wiring board
KR20150138059A (ko) 배선 기판
US9287250B2 (en) Package substrate
JP5311653B2 (ja) 配線基板
JP5955215B2 (ja) アンテナ基板
TW201528884A (zh) 線路板及電子總成
TWI635567B (zh) 佈線基板
JP2015211147A (ja) 配線基板
JP2010109243A (ja) 配線基板
KR20140002542A (ko) 안테나 기판
JP6882069B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP5890978B2 (ja) 配線基板の製造方法
JP4349891B2 (ja) 配線基板および電子装置
JP4360617B2 (ja) 配線基板
JP2015226035A (ja) 配線基板
JP4508620B2 (ja) 配線基板
JP2017045821A (ja) 半導体素子搭載基板
JP2020088202A (ja) 配線基板
JPWO2022185695A5 (ko)
JP2011035171A (ja) 配線基板
US20160219698A1 (en) Wiring board
CN116261258A (zh) 一种嵌入式电路板及电子设备
JP2019129249A (ja) 配線基板
JP2018081972A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application