JP6882069B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6882069B2
JP6882069B2 JP2017102253A JP2017102253A JP6882069B2 JP 6882069 B2 JP6882069 B2 JP 6882069B2 JP 2017102253 A JP2017102253 A JP 2017102253A JP 2017102253 A JP2017102253 A JP 2017102253A JP 6882069 B2 JP6882069 B2 JP 6882069B2
Authority
JP
Japan
Prior art keywords
insulating layer
pair
grounding conductor
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017102253A
Other languages
English (en)
Other versions
JP2018198257A (ja
Inventor
久義 和田
久義 和田
誠司 服部
誠司 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017102253A priority Critical patent/JP6882069B2/ja
Publication of JP2018198257A publication Critical patent/JP2018198257A/ja
Application granted granted Critical
Publication of JP6882069B2 publication Critical patent/JP6882069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、電子部品を搭載する配線基板に関するものである。
現在、高周波信号を10Gbps以上の高速で伝送するための配線基板が開発されており、大容量の信号を高速で伝送するスーパーコンピューター等の電子機器に用いられる。このような配線基板には、信号用導体にDCカットコンデンサと呼ばれる電子部品が接続されることがある。DCカットコンデンサは、直流電流成分を除去して高周波信号を効率的に伝送することで電子機器を安定的に作動させる機能を有している。
特開2003−298204号公報
配線基板は、信号用導体の微細化が進んでいる。しかし、DCカットコンデンサ等の電子部品の電極サイズは、信号用導体のサイズよりも大きい。このため、電子部品の電極と信号用導体とを電気的に接続する接続パッドは、信号用導体よりも大きくなることから、接続パッドと信号用導体との間のインピーダンス整合をとることが困難になり高周波信号の伝送特性が悪くなるため電子機器が安定的に作動しない場合がある。
本開示の配線基板は、第1絶縁層と、第1絶縁層の上面に、第2絶縁層、第3絶縁層および第4絶縁層の順番で積層されて成る積層体と、第4絶縁層の上面に互いに対向して位置しており、電子部品を介して互いに電気的に接続される一対の接続パッドと、第2〜第4絶縁層に位置する複数のビアホールと、第2絶縁層の上面に位置し、前記ビアホールを介して前記一対の接続パッドのそれぞれに電気的に接続している信号用導体と、第1〜第4絶縁層の上面に位置する接地用導体と、を有しており、第1絶縁層、第3絶縁層および第4絶縁層の上面に位置する接地用導体は、平面透視で一対の接続パッドと重なる領域に、それぞれ一対の第1非形成部、一対の第3非形成部および一対の第4非形成部を有し、第2絶縁層の上面に位置する接地用導体は、信号用導体に沿って位置しており、少なくとも接続パッドに重なる領域に一対の第2非形成部を有しており、第1絶縁層の上面および第3絶縁層の上面に位置する接地用導体は、第2絶縁層上面の信号用導体に重なる領域に位置する部分を有しており、一対の第1非形成部同士の間、一対の第2非形成部同士の間、一対の第3非形成部同士の間、および一対の第4非形成部同士の間に、接地用導体が位置していることを特徴とするものである。
本開示の配線基板によれば、電子機器が安定的に作動することが可能な伝送特性に優れた配線基板を提供することができる。
図1は、本開示の配線基板の第1の実施形態例を示す概略上面図である。 図2は、本開示の配線基板の第1の実施形態例を示す概略断面図である。 図3A〜図3Dは、本開示の配線基板の第1の実施形態例の要部である第4、第3、第2および第1各絶縁層の上面を示す上面図である。 図4A〜図4Dは、本開示の配線基板の第2の実施形態例の要部である第4、第3、第2および第1各絶縁層の上面を示す上面図である。
次に、図1〜図3を基にして本開示の実施形態に係る配線基板1について説明する。図1は、本開示の配線基板1の第1の実施形態例を示す上面図である。図2は、図1に示すX−X間を通る断面図である。図3A〜図3Dは、上面視における第4絶縁層10、第3絶縁層9、第2絶縁層8、および第1絶縁層2の同一領域を示したものである。
配線基板1は、第1絶縁層2と、積層体3と、配線導体4と、接続パッド5と、ソルダーレジスト6と、を有している。
第1絶縁層2は、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁樹脂を含浸させた絶縁材料で構成されている。第1絶縁層2は、上面と下面とを貫通する複数のスルーホール7を有している。第1絶縁層2は、配線基板1としての機械的な強度を確保する部分である。第1絶縁層2の厚みは、100〜1200μmに設定されている。スルーホール7の直径は、50〜300μmに設定されている。
第1絶縁層2は、例えば強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して、加熱下でプレス加工を行うことで平板状に形成される。スルーホール7は、第1絶縁層2にドリル加工、レーザー加工またはブラスト加工等の処理を行うことで形成される。
積層体3は、第1絶縁層2の上面に位置している。積層体3は、第1絶縁層2の上面方向に、第2絶縁層8、第3絶縁層9および第4絶縁層10の順番で積層された各絶縁層により構成されている。積層体3は、配線導体4の配置領域を確保する機能を有している。
第2〜第4絶縁層8〜10は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の絶縁材料から成り、内部には絶縁粒子が分散されている。第2〜第4絶縁層8〜10は、配線導体4を底面とする複数のビアホール11を有している。第2〜第4絶縁層8〜10の厚みは、5〜50μmに設定されている。ビアホール11の直径は、10〜65μmに設定されている。
第2〜第4絶縁層8〜10は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む絶縁層用のフィルムを、真空下で被着物の表面に貼着して熱硬化することで形成される。熱硬化性樹脂内には、酸化ケイ素等の絶縁粒子を分散させておいても構わない。
なお、第1絶縁層2の下面には、複数の積層用の絶縁層12が位置している。これらの絶縁層12も、第1絶縁層2の下面において、配線導体4の配置領域を確保する機能を有している。各積層用の絶縁層12も、複数のビアホール11を有している。積層用の絶縁層12は、第2〜第4絶縁層8〜10と同じ方法で形成される。
配線導体4は、第1〜第4絶縁層2、8〜10の上面、スルーホール7の内部、およびビアホール11の内部に位置している。配線導体4は、信号用導体4S、接地用導体4Gを含んでいる。第4絶縁層10の表面に位置する配線導体4の一部は、半導体素子と接続される半導体素子用パッド13として機能する。また、積層用の絶縁層12についても、第1〜第4絶縁層2、8〜10と同様に、配線導体4が位置している。上下の配線導体4のうち電気的な接続が必要なもの同士は、例えばスルーホール7を介して互いに電気的に接続されている。
信号用導体4Sは、第2絶縁層8の上面において帯状に延びているとともに、第3絶縁層9および第4絶縁層10に位置するビアホール11内に位置している。
接地用導体4Gは、第2絶縁層8の上面において帯状の信号用導体4Sに沿って所定の間隔をあけて平坦状に位置している。さらに、第2絶縁層8の上面に位置する接地用導体4Gは、上面視において少なくとも接続パッド5に重なる領域に非形成部を有している。接続パッド5の詳細については後述する。また、第1絶縁層2の上面および第3絶縁層9の上面に位置する接地用導体4Gは、上面視において、少なくとも第2絶縁層8上面の信号用導体4Sに重なる領域に位置しており、接続パッド5に重なる領域に非形成部を有している。言い換えれば、信号用導体4Sを挟む上下において、接地用導体4Gが信号用導体4Sの上下に位置している。また、この接地用導体4Gは、接続パッド5には重ならないようになっている。
このような配線導体4は、例えばセミアディティブ法を用いて、銅めっき等の良導電性金属により形成されている。
接続パッド5は、第4絶縁層10の上面に位置している。接続パッド5は、互いに対向する2つがペアを形成しており、複数のペアが配置されている。各ペアにおけるそれぞれの接続パッド5は、第4絶縁層10のビアホール11内に位置する信号用導体4Sと電気的に接続されている。そして、各ペアのそれぞれの接続パッド5に橋渡しする態様で、電子部品Dが接続される。言い換えれば、各ペアのぞれぞれの接続パッド5が、電子部品Dを介して電気的に接続される。電子部品Dは、例えばDCカットコンデンサが挙げられる。DCカットコンデンサは、直流電流成分を除去するとともに、高速伝送に有利な高周波信号を効率的に伝送する機能を有している。
ソルダーレジスト6は、第4絶縁層10の上面側および第1絶縁層2の下面側に位置する積層用の絶縁層12の最下面に位置している。ソルダーレジスト6は、例えばエポキシ樹脂やポリイミド樹脂等の絶縁材料から成る。ソルダーレジスト6は、主に配線導体4を外部環境から保護するためのものである。ソルダーレジスト6は、第4絶縁層10の上面側において接続パッド5を露出する開口6A、および半導体素子を搭載するための半導体素子用パッド13を露出する開口6Bを有している。また、積層用の絶縁層12の下面側において配線導体4の一部を露出する開口6Cを有している。開口6C内に露出する配線導体4の一部は、外部の電気基板と接続するための外部基板用パッド14として機能する。
上述のように、本例の配線基板1は、第2絶縁層8の上面において接地用導体4Gが、帯状の信号用導体4Sに沿って所定の間隔をあけて平坦状に位置している。さらに、第2絶縁層8の上面において接地用導体4Gが、上面視において少なくとも接続パッド5に重なる領域に非形成部を有している。また、第1絶縁層2の上面および第3絶縁層9の上面において、接地用導体4Gが、上面視において、少なくとも第2絶縁層8上面の信号用導体4Sに重なる領域に位置しており、接続パッド5に重なる領域に非形成部を有している。これにより、信号用導体4Sは、帯状に延びる部分においてインピーダンス整合の調整が容易になる。また、接続パッド5が接地用導体4Gとの間で静電容量を持つことを抑制することで、接続パッド5と信号用導体4Sとの接続部分においてもインピーダンス整合の調整が容易になる。その結果、高周波信号の伝送特性に優れた配線基板を提供することができる。
この場合、単に接続パッド5の直下にある第3絶縁層9の上面のみにおいて接地用導体4Gが非形成部を有しているのではなく、信号用導体4Sが位置する第2絶縁層8よりも下にある第1絶縁層2の上面においても、接地用導体4Gが非形成部を有している。そのため、第2〜第4絶縁層8〜10の厚みが薄く、接続パッド5と接地用導体4Gとの間で静電容量を形成され易い場合でも、接続パッド5と対向する接地用導体4Gが存在しないため、静電容量を持つことを抑制することが容易になる。
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、信号用導体4Sが位置するビアホール11の周囲に、接地用導体4Gの一部が位置するビアホール11が位置していない場合を示したが、図4A〜図4Dに示すように、信号用導体4Sが位置するビアホール11の周囲に、接地用導体4Gの一部が位置するビアホール11が複数位置していても構わない。これにより、接続パッド5と信号用導体4Sとの接続部分におけるインピーダンス整合の調整がさらに容易になる。また、信号用導体4Sから放出される電磁波および外部から侵入する電磁波を、接地用導体4Gにより吸収する効率性も向上することで、さらに高周波信号の伝送特性を向上させることができる。図4A〜図4Dは、上面視における第4絶縁層10、第3絶縁層9、第2絶縁層8、および第1絶縁層2の同一領域を示したものである。
また、上述の実施形態の一例においては、第3絶縁層9上に位置する接地用導体4Gの非形成部の大きさと、第1絶縁層2上に位置する接地用導体4Gの非形成部の大きさとが同じ場合を示したが、第3絶縁層9上に位置する接地用導体4Gの非形成部の大きさを、第1絶縁層2上に位置する接地用導体4Gの非形成部の大きさよりも大きく形成しても構わない。これにより、接続パッド5が、より近い位置にある接地用導体4Gと静電容量を形成することをさらに効果的に抑制することができる。
1 配線基板
2 第1絶縁層
3 積層体
4S 信号用導体
4G 接地用導体
5 接続パッド
8 第2絶縁層
9 第3絶縁層
10 第4絶縁層
11 ビアホール
D 電子部品

Claims (3)

  1. 第1絶縁層と、該第1絶縁層の上面に、第2絶縁層、第3絶縁層および第4絶縁層の順番で積層されて成る積層体と、
    前記第4絶縁層の上面に互いに対向して位置しており、電子部品を介して互いに電気的に接続される一対の接続パッドと、
    前記第2〜第4絶縁層に位置する複数のビアホールと、
    前記第2絶縁層の上面に位置し、前記ビアホールを介して前記一対の接続パッドのそれぞれに電気的に接続している信号用導体と、
    前記第1〜第4絶縁層の上面に位置する接地用導体と、を有しており、
    前記第1絶縁層、前記第3絶縁層および前記第4絶縁層の上面に位置する前記接地用導体は、平面透視で前記一対の接続パッドと重なる領域に、それぞれ一対の第1非形成部、一対の第3非形成部および一対の第4非形成部を有し、
    前記第2絶縁層の上面に位置する前記接地用導体は、前記信号用導体に沿って位置しており、少なくとも前記接続パッドに重なる領域に一対の第2非形成部を有しており
    前記第1絶縁層の上面および前記第3絶縁層の上面に位置する前記接地用導体は、前記第2絶縁層上面の前記信号用導体に重なる領域に位置する部分を有しており、
    前記一対の第1非形成部同士の間、前記一対の第2非形成部同士の間、前記一対の第3非形成部同士の間、および前記一対の第4非形成部同士の間に、前記接地用導体が位置していることを特徴とする配線基板。
  2. 前記信号用導体が差動線路であることを特徴とする請求項1に記載の配線基板。
  3. 前記第3絶縁層は、前記一対の第2非形成部の間に位置する前記接地用導体と前記一対の第3非形成部の間に位置する前記接地用導体との間、および前記第4絶縁層は、前記一対の第3非形成部の間に位置する前記接地用導体と前記一対の第4非形成部の間に位置する前記接地用導体との間、に前記ビアホールを有していることを特徴とする請求項1または2に記載の配線基板。
JP2017102253A 2017-05-24 2017-05-24 配線基板 Active JP6882069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017102253A JP6882069B2 (ja) 2017-05-24 2017-05-24 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017102253A JP6882069B2 (ja) 2017-05-24 2017-05-24 配線基板

Publications (2)

Publication Number Publication Date
JP2018198257A JP2018198257A (ja) 2018-12-13
JP6882069B2 true JP6882069B2 (ja) 2021-06-02

Family

ID=64663434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017102253A Active JP6882069B2 (ja) 2017-05-24 2017-05-24 配線基板

Country Status (1)

Country Link
JP (1) JP6882069B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5586441B2 (ja) * 2010-11-30 2014-09-10 京セラSlcテクノロジー株式会社 配線基板
JP2013172036A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 多層配線基板及び電子機器
JP5981265B2 (ja) * 2012-08-18 2016-08-31 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP2018198257A (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
US9192044B2 (en) Printed wiring board, semiconductor package, and printed circuit board
TWI643334B (zh) 高頻信號傳輸結構及其製作方法
KR20070108258A (ko) 프린트 배선판
US9059493B2 (en) High-frequency signal line and electronic device
US9635753B2 (en) Wiring board
US8227699B2 (en) Printed circuit board
US9690046B2 (en) Optical circuit board and method for producing the same
US6545227B2 (en) Pocket mounted chip having microstrip line
JP6882069B2 (ja) 配線基板
JP2020021928A (ja) プリント回路基板
JP2012033529A (ja) 配線基板
JP6889090B2 (ja) 配線基板
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP4508540B2 (ja) 配線基板および電子装置
JP7010727B2 (ja) 配線基板
US9480146B2 (en) Wiring board
JP7379140B2 (ja) 配線基板
TWI809624B (zh) 電路板結構
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP7449743B2 (ja) 配線基板
JP5306551B1 (ja) 多層回路基板
US10512173B1 (en) Wiring board
JP7128098B2 (ja) 配線基板
US9913372B2 (en) Wiring board
JP2002043762A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210506

R150 Certificate of patent or registration of utility model

Ref document number: 6882069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150