JP2020021928A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2020021928A
JP2020021928A JP2019033061A JP2019033061A JP2020021928A JP 2020021928 A JP2020021928 A JP 2020021928A JP 2019033061 A JP2019033061 A JP 2019033061A JP 2019033061 A JP2019033061 A JP 2019033061A JP 2020021928 A JP2020021928 A JP 2020021928A
Authority
JP
Japan
Prior art keywords
resin layer
circuit board
printed circuit
board according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019033061A
Other languages
English (en)
Other versions
JP2020021928A5 (ja
Inventor
ソン、ヨ−ハン
Yo Han Song
ジャン、ジュン−ヒョン
Junhyeong Jang
ミン、テ−ホン
Tae Hong Ming
チョイ、ジュン−ウー
Jung Woo Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2020021928A publication Critical patent/JP2020021928A/ja
Publication of JP2020021928A5 publication Critical patent/JP2020021928A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】信号損失が低減されるプリント回路基板を提供する。【解決手段】プリント回路基板は、一面に第1回路210が形成された熱硬化性の第1樹脂層110と、第1樹脂層上に積層され、一面に第2回路220が形成された熱可塑性の第2樹脂層120と、第1樹脂層110及び第2樹脂層120を一括貫通し、第1回路210と第2回路220とを電気的に接続するビアVと、を含む。ビアVの側面には、突出部Wが設けられる。突出部Wの最外側地点が、第1樹脂層110と第2樹脂層120との境界に位置し、ビアVの最外側地点よりも外側に位置する。【選択図】図2

Description

本発明は、プリント回路基板(printed circuit board)に関する。
各国では全世界的に5Gの商用化のための技術開発に力を注いでいる。5G時代の10GHz以上の周波数帯域においての円滑な信号伝送のためには、従来存在する材料及び構造では対応しにくい場合もある。このため、受信された高周波信号を損失なくメインボードまで伝送するための新しい材料及び構造開発が行われている。
韓国公開特許 第10−2011−0002112号公報
本発明は、信号損失が低減されるプリント回路基板を提供することを目的とする。
本発明の一側面によれば、一面に第1回路が形成された熱硬化性の第1樹脂層と、上記第1樹脂層上に積層され、一面に第2回路が形成された熱可塑性の第2樹脂層と、上記第1樹脂層及び上記第2樹脂層を一括貫通し、上記第1回路と上記第2回路とを電気的に接続するビアと、を含み、上記ビアの側面には突出部が設けられたプリント回路基板が提供される。
本発明の他の側面によれば、熱硬化性の第1樹脂層と、上記第1樹脂層上に積層される熱可塑性の第2樹脂層と、上記第1樹脂層及び上記第2樹脂層を一括貫通するビアと、を含み、上記ビアは、上記第1樹脂層を貫通する第1領域と、上記第2樹脂層を貫通する第2領域と、上記第1ビアと上記第2ビアとを接続し、上記第1樹脂層及び上記第2樹脂層を貫通する第3領域と、を含み、上記ビアの幅の最大値が上記第3領域に位置するプリント回路基板が提供される。
本発明のまた他の側面によれば、熱硬化性樹脂層及び熱可塑性樹脂層が交互に繰り返し積層されて形成される積層体と、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを一括貫通するビアと、を含み、上記ビアの側面には上記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを貫通するように外側に延長する突出部が設けられたプリント回路基板が提供される。
本発明の実施例に係るプリント回路基板を適用できる端末機を示す図である。 本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板のビアを示す図である。 本発明の実施例に係るプリント回路基板のビアを示す図である。 本発明の実施例に係るプリント回路基板のビアのメッキ層を示す図である。 本発明の実施例に係るプリント回路基板のビアのメッキ層を示す図である。 本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板を製造する方法を示す図である。 本発明の実施例に係るプリント回路基板を製造する方法を示す図である。 本発明の実施例に係るプリント回路基板を製造する方法を示す図である。
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第1」、「第2」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。
図1は、本発明の実施例に係るプリント回路基板を適用できる端末機を示す図である。
図1を参照すると、電子機器端末機1には、メインボード2が装着されており、メインボード2には、RF処理部(RFモジュール)RF1、RF2、IF処理部(IFチップ)IF、ベースバンドチップBB等が実装できる。RF処理部RF1、RF2は、アンテナを介して受信される信号を減殺するためにIF処理部IFに信号を送信する。または、RF処理部RF1、RF2は、アンテナを介して信号を送信するために、IF処理部IFで増幅された信号を受信する。ここで、RF処理部RF1、RF2とIF処理部IFとの交わす信号は10GHz以上の高周波であり得る。
図2は、本発明の実施例に係るプリント回路基板を示す図である。本発明の実施例に係るプリント回路基板(図1の10及び10')は、高周波信号を伝達することができ、メインボード(図1の2)上のRF処理部(図1のRF1、RF2)とIF処理部(図1のIF)とを接続することができる。
図2を参照すると、本発明の実施例に係るプリント回路基板は、第1樹脂層110、第2樹脂層120、ビアVを含み、第1回路210、第2回路220をさらに含むことができる。
第1樹脂層110と第2樹脂層120とは、上下に積層される。例えば、第2樹脂層120は、第1樹脂層110上に積層されることができる。
第1樹脂層110と第2樹脂層120とは、互いに異なる物性を有する。第1樹脂層110は、熱硬化性であり、第2樹脂層120は、熱可塑性である。
熱硬化性の第1樹脂層110としては、PPE(Polyphenylene ether)系樹脂、変性ポリイミド(PI)樹脂、変性エポキシ(Epoxy)系樹脂を用いることができる。
第1樹脂層110の樹脂の種類、樹脂に含有されるフィラーの種類、フィラーの含量等に応じて第1樹脂層110の誘電正接(Dielectric dissipation factor、Df)を調整できる。ここで、誘電正接は、誘電損失に関連する数値であって、誘電損失は、樹脂層(誘電体)に交流性電界が形成されたときに発生する損失電力を意味する。誘電正接は、誘電損失に比例し、誘電正接が小さいほど誘電損失は小さい。低誘電損失の特性を有する第1樹脂層110は、高周波信号伝達において損失低減の側面から有利である。
第1樹脂層110の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第1樹脂層110の誘電定数(Dielectric Constant、Dk)は、3.5以下であることができる。
一方、第1樹脂層110の厚さは、10μm以上40μm以下であることができる。また、第1樹脂層110のモジュラス(modulus)は、10Gpa以下であることができる。
熱可塑性の第2樹脂層120としては、液晶ポリマー(LCP;Liquid crystal polymer)、PTFE(Polytetrafluoroethylene)、PPS(Polyphenylene Sulfide)、PPE(Polyphenylene Ether)、ポリイミド(PI)等を用いることができる。
第2樹脂層120の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第2樹脂層120の誘電定数は、3.5以下であることができる。
一方、第2樹脂層120の厚さは、10μm以上40μm以下であることができる。第2樹脂層120の厚さは、第1樹脂層110の厚さより小さいか、第1樹脂層110の厚さと実質的に同一であることができるが、これに制限されない。また、第2樹脂層120のCTEは、18ppm/℃以下であり、溶融点は、260℃以上であることができる。
第1樹脂層110と第2樹脂層120との界面は、粗度面を含むことができる。粗度面とは、CZ処理等の粗化処理により凹凸を有する面を意味する。この凹凸により第1樹脂層110と第2樹脂層120とは互いの密着力を確保することができる。
図3及び図4は、本発明の実施例に係るプリント回路基板のビアを示す図であり、図5及び図6は、本発明の実施例に係るプリント回路基板のビアのメッキ層を示す図である。
再び図2を参照すると、ビアVは、第1樹脂層110及び第2樹脂層120を一括貫通する。このため、ビアVの側面は、第1樹脂層110と第2樹脂層120との界面に接する。
ビアVの側面には、突出部Wが形成される。突出部Wは、第1樹脂層110及び上記第2樹脂層120を貫通するようにビアVの側面から延長できる。突出部Wは、ビアVの側面から外側に突出され、第1樹脂層110及び第2樹脂層120を同時に貫通する。突出部Wは、第1樹脂層110と第2樹脂層120との間に突出する。
突出部Wの上下方向の厚さは、外側に行くほど小さくなることができる。この場合、図2に示すように、プリント回路基板の縦断面において突出部Wは、三角形形状を有することができる。
突出部Wの最外側地点は、第1樹脂層110と第2樹脂層120との境界に位置することができる。突出部Wの上下方向の厚さが外側に行くほど小さくなる場合、突出部Wの最外側地点は尖った形状を有することができ、尖った地点が第1樹脂層110と第2樹脂層120との境界に位置することができる。
突出部Wは、ビアVの側面の周りに沿って形成されることができる。図4を参照すると、突出部WのビアVの側面から測定される長さは、ビアVの側面の周りに沿って異なることができる。図4において、UはビアVの上面を、BはビアVの下面を示す。
突出部Wの最外側地点は、ビアVの最外側地点よりも外側に位置することができる。ビアVの横断面が第1樹脂層110から第2樹脂層120側に行くほど大きくなる場合、ビアVの最大幅はビアVの上面幅となる。突出部Wは、ビアVの上面よりもさらに突出することができる。図2では、突出部Wの最外側地点とビアVの上面との間のギャップGが示されている。
突出部Wは、上部傾斜面と下部傾斜面を含むことができる。
上部傾斜面は、ビアVの側面から外側に行くほど下に向かい、第2樹脂層120内に位置する。下部傾斜面は、ビアVの側面から外側に行くほど上に向かい、第1樹脂層110内に位置する。
上記上部傾斜面及び上記下部傾斜面は、上記第1樹脂層110と上記第2樹脂層120との境界面で接することができる。この場合、突出部Wの最外側地点は尖った形状を有し、尖った突出部Wの最外側地点は、上記第1樹脂層110と上記第2樹脂層120との境界面に位置することができる。
上記第1樹脂層110と上記第2樹脂層120との境界面に対する上記上部傾斜面の傾斜角は、上記下部傾斜面の傾斜角よりも大きいことが可能である。この場合、突出部Wの第1樹脂層110を貫通する体積は、第2樹脂層120を貫通する体積よりも小さい。また、第1樹脂層110と第2樹脂層120との境界から突出部Wの上面までの距離(図2のD1)は、突出部Wの下面までの距離(図1のD2)よりも大きい。
図5及び図6を参照すると、ビアVは、ビアホールVHとメッキ層Pとを含むことができる。
ビアホールVHは、第1樹脂層110と第2樹脂層120とを上下に一括貫通する。メッキ層Pは、ビアホールVH内に形成されるメッキ物質である。
ビアホールVHは、突出する部分WHを含むことができる。突出する部分WHは、第1樹脂層110と第2樹脂層120との間に突出することができ、第1樹脂層110と第2樹脂層120とを貫通して外側に突出することができる。メッキ層Pは、ビアホールVHの突出する部分WHにも形成される。ビアホールVHの上記突出する部分WHに形成されたメッキ層は、突出部Wとなる。
メッキ層Pは、シード層Sと電解メッキ層とを含むことができる。シード層Sは、無電解メッキの方式により形成される無電解メッキ層であることができる。シード層Sは、ビアホールVHの内側壁、底面だけではなく、ビアホールVHの突出する部分WHの内部にも形成される。電解メッキ層は、シード層Sを引込線としてメッキされる層であって、ビアホールVHのシード層を除いた残りの部分を充填する。
再び図3を参照すると、ビアVは、第1樹脂層110及び第2樹脂層120を一括貫通する。ビアVは、第1領域V1、第2領域V2及び第3領域V3で構成される。
第1領域V1は、第1樹脂層110を貫通し、第2領域V2は、第2樹脂層120を貫通する。第3領域V3は、第1樹脂層110及び第2樹脂層120をすべて貫通し、第1領域V1と第2領域V2とが接続されるように第1領域V1と第2領域V2との間に位置する。
ビアVの幅の最大値は第3領域V3に位置することができる。すなわち、第3領域V3は、第1領域V1及び第2領域V2に比べて左右幅がより大きい。また、ビアVの幅の最大値を有する地点は、第1樹脂層110と第2樹脂層120との境界面に位置することができる。
第3領域V3の幅は、第1樹脂層110側から第2樹脂層120側に行くほど一旦大きくなってから再び小さくなる。第3領域V3の幅の最も大きい地点がビアVの幅の最大値を有する地点となる。
第1領域V1及び第2領域V2の場合、第1領域V1及び第2領域V2のそれぞれの幅は、上側に行くほど大きくなる。但し、第2領域V2の上面の幅は、第3領域V3の幅の最大値よりも小さい。
これらの第1領域V1、第2領域V2及び第3領域V3は、一体に形成されて互いに境界がないこともある。
回路は、電気信号を伝達する導体線であって、金属からなることができる。回路をなす金属としては、銅(Cu)等がある。回路は、高周波信号を伝達することができ、第1樹脂層110及び第2樹脂層120が低誘電損失の特性を有する場合、回路が高周波信号を伝達する時に第1樹脂層110及び第2樹脂層120による信号損失を低減することができる。回路は、第1回路210及び第2回路220を含むことができる。
第1回路210は、第1樹脂層110の一面(例えば、下面)に形成される回路であり、第2回路220は、第2樹脂層120の一面(例えば、上面)に形成される回路である。第1回路210と第2回路220とはビアVを介して電気的に接続されることができる。
具体的には、第1回路210は、第1樹脂層110の一面(例えば、下面)に埋め込まれる。すなわち、第1回路210は、第1樹脂層110の下面からは露出できるが、第1樹脂層110の下面を除いた残りの面は第1樹脂層110と接触する。
また、第2回路220は、第2樹脂層120の一面(例えば、上面)に突出して形成される。すなわち、第2回路220は、第2樹脂層120の上面に接し、外側に突出する。
ビアVは、第1回路210の上面及び第2回路220の下面と接触することができる。さらに、第1回路210は端部に第1パッドを含み、第2回路220は端部に第2パッドを含み、ビアVは第1パッドと第2パッドとの間に介在され、第1パッド及び第2パッドのそれぞれと接触することができる。
第1樹脂層110と第2樹脂層120との界面には回路が形成されないこともできる。
図7は、本発明の実施例に係るプリント回路基板を含むプリント回路基板を示す図である。
図7を参照すると、本発明の実施例に係るプリント回路基板は、熱硬化性樹脂層及び熱可塑性樹脂層が交互に繰り返し積層されて形成される積層体と、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを一括貫通するビアVA、VBと、を含む。
本発明の実施例に係るプリント回路基板は、熱硬化性の第1樹脂層110、熱可塑性の第2樹脂層120、熱硬化性の第3樹脂層130及び熱可塑性の第4樹脂層140が順に積層された積層体を含むことができる。一方、第1樹脂層110の下には熱可塑性樹脂層がさらに積層され、第4樹脂層140の上には熱硬化性樹脂層がさらに積層されることができる。
熱硬化性の第1樹脂層110としては、PPE(Polyphenylene ether)系樹脂、変性ポリイミド(PI)樹脂、変性エポキシ(Epoxy)系樹脂等を用いることができる。
第1樹脂層110の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第1樹脂層110の誘電定数(Dielectric Constant、Dk)は、3.5以下であることができる。
一方、第1樹脂層110の厚さは、10μm以上40μm以下であることができる。また、第1樹脂層110のモジュラス(modulus)は、10Gpa以下であることができる。
熱可塑性の第2樹脂層120としては、液晶ポリマー(LCP;Liquid crystal polymer)、PTFE(Polytetrafluoroethylene)、PPS(Polyphenylene Sulfide)、PPE(Polyphenylene Ether)、ポリイミド(PI)等を用いることができる。
第2樹脂層120の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第2樹脂層120の誘電定数は、3.5以下であることができる。
一方、第2樹脂層120の厚さは、10μm以上40μm以下であることができる。第2樹脂層120の厚さは、第1樹脂層110の厚さと実質的に同じであることができるが、これに制限されない。第2樹脂層120のCTEは、18ppm/℃以下であり、溶融点は、260℃以上であることができる。
熱硬化性の第3樹脂層130としては、PPE(Polyphenylene ether)系樹脂、変性ポリイミド(PI)樹脂、変性エポキシ(Epoxy)系樹脂等を用いることができる。
第3樹脂層130の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第3樹脂層130の誘電定数(Dielectric Constant、Dk)は、3.5以下であることができる。
一方、第3樹脂層130の厚さは、10μm以上40μm以下であることができる。また、第3樹脂層130のモジュラス(modulus)は、10Gpa以下であることができる。
第3樹脂層130は、第1樹脂層110と同じであることができる。
熱可塑性の第4樹脂層140としては、液晶ポリマー(LCP;Liquid crystal polymer)、PTFE(Polytetrafluoroethylene)、PPS(Polyphenylene Sulfide)、PPE(Polyphenylene Ether)、ポリイミド(PI)等を用いることができる。
第4樹脂層140の誘電正接は、0.003以下であり、好ましくは0.002以下であることができる。また、第4樹脂層140の誘電定数は、3.5以下であることができる。
一方、第4樹脂層140の厚さは、10μm以上40μm以下であることができる。第4樹脂層140の厚さは、第3樹脂層130の厚さと実質的に同じであることができるが、これに制限されない。また、第4樹脂層140のCTEは、18ppm/℃以下であり、溶融点は、260℃以上であることができる。
第4樹脂層140は、第2樹脂層120と同じであることができる。
本発明の実施例に係るプリント回路基板のビアVA、VBは、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを一括貫通する。ビアVA、VBは、熱硬化性樹脂層と熱可塑性樹脂層との積層手順を考慮して形成される。すなわち、ビアVA、VBは、下側に位置する熱硬化性樹脂層とその上側に位置する熱可塑性樹脂層とを一括貫通し、下側に位置する熱可塑性樹脂層とその上側に位置する熱硬化性樹脂層とは一括貫通しない。ビアVA、VBは、上述したように、ビアVと同じ構造的特徴を有することができる。
ビアVAの上記熱硬化性樹脂層(第1樹脂層110)を貫通する部分の幅は、上記ビアVAの上記熱可塑性樹脂層(第2樹脂層120)を貫通する部分の幅よりも小さいことが可能である。
ビアVBの上記熱硬化性樹脂層(第3樹脂層130)を貫通する部分の幅は、上記ビアVBの上記熱可塑性樹脂層(第4樹脂層140)を貫通する部分の幅より小さいことが可能である。
ビアVA、VBの側面には、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを貫通して外側に延長される突出部Wが設けられる。
ビアVAの側面には突出部Wが形成される。突出部Wは第1樹脂層110及び上記第2樹脂層120を貫通するようにビアVの側面から延長できる。突出部WはビアVAの側面から外側に突出され、第1樹脂層110及び第2樹脂層120を同時に貫通する。突出部Wは、第1樹脂層110と第2樹脂層120との間に突出する。
ビアVBの側面には突出部Wが形成される。突出部Wは第3樹脂層130及び上記第4樹脂層140を貫通するようにビアVの側面から延長できる。突出部WはビアVBの側面から外側に突出され、第3樹脂層130及び第4樹脂層140を同時に貫通する。突出部Wは、第3樹脂層130と第4樹脂層140との間に突出する。
突出部Wの上下方向の厚さは、外側に行くほど小さくなることができる。この場合、図2に示されたように、プリント回路基板の縦断面において突出部Wは、三角形形状を有することができる。
突出部Wの最外側地点は、上記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界に位置することができる。すなわち、突出部Wの最外側地点は、第1樹脂層110と第2樹脂層120(第3樹脂層130と第4樹脂層140)との境界に位置することができる。突出部Wの上下方向の厚さが外側に行くほど小さくなる場合、突出部Wの最外側地点は尖った形状を有することができ、尖った地点は第1樹脂層110と第2樹脂層120(第3樹脂層130と第4樹脂層140)との境界に位置することができる。
突出部Wは、ビアVA、VBの側面の周りに沿って形成されることができる。図4を参照すると、突出部WのビアVA、VBの側面から測定される長さは、ビアVA、VBの側面の周りに応じて異なることができる。
突出部Wの最外側地点は、ビアVA、VBの最外側地点よりも外側に位置することができる。ビアVA、VBの横断面が第1樹脂層110から第2樹脂層120側に行くほど大きくなる場合は、ビアVA、VBの最大幅は、ビアVA、VBの上面幅となる。突出部Wは、ビアVA、VBの上面よりもさらに突出することができる。
突出部Wは、上部傾斜面及び下部傾斜面を含むことができる。
上部傾斜面は、ビアVA、VBの側面から外側に行くほど下に向かい、第2樹脂層120内に位置する。下部傾斜面は、ビアVA、VBの側面から外側に行くほど上に向かい、第1樹脂層110内に位置する。
上記上部傾斜面及び上記下部傾斜面は、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界面で接することができる。この場合、突出部Wの最外側地点は尖った形状を有し、尖った突出部Wの最外側地点は、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界面に位置することができる。
隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界面に対する上記上部傾斜面の傾斜角は、上記下部傾斜面の傾斜角よりも大きいことが可能である。この場合、突出部Wの熱硬化性樹脂層を貫通する体積は、熱可塑性樹脂層を貫通する体積よりも小さい。また、熱硬化性樹脂層と熱可塑性樹脂層との境界から突出部Wの上面までの距離は、突出部Wの下面までの距離よりも大きい。
ビアVA、VBは、ビアホールVH及びメッキ層Pを含むことができる。
ビアホールVHは、上記隣り合っている熱硬化性樹脂層及び熱可塑性樹脂層を上下に一括貫通する。メッキ層Pは、ビアホールVH内に形成されるメッキ物質である。
ビアホールVHは、突出する部分WHを含むことができる。突出する部分WHは、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との間に突出でき、隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを貫通して外側に突出することができる。メッキ層Pは、ビアホールVHの突出する部分WHにも形成される。上記突出する部分WHに形成されたメッキ層は、突出部Wとなる。
メッキ層Pは、シード層S及び電解メッキ層を含むことができる。シード層Sは、無電解メッキの方式により形成される無電解メッキ層であることができる。シード層Sは、ビアホールVHの内側壁、底面だけではなく、ビアホールVHの突出する部分WHの内部にも形成される。電解メッキ層は、シード層Sを引込線としてメッキされる層であって、ビアホールVHのシード層Sを除いた残りの部分を充填する。
回路は、第1回路210、第2回路220及び第3回路230等を含む。
第1回路210は、第1樹脂層110の下面に形成される回路である。第1回路210は、第1樹脂層110の下に積層された熱可塑性樹脂層(図示せず)の上面に形成され、第1樹脂層110に埋め込まれる。
第2回路220は、第2樹脂層120の上面に形成され、第3樹脂層130に埋め込まれる回路である。
第3回路230は、第4樹脂層140の上面に形成され、第4樹脂層140上に積層された熱硬化性樹脂層(図示せず)に埋め込まれる。
第1回路210と第2回路220とはビアVAを介して電気的に接続され、第2回路220と第3回路230とはビアVBを介して電気的に接続されることができる。
ビアVAは、第1回路210の上面及び第2回路220の下面と接触することができる。さらに、第1回路210は、端部に第1パッドを含み、第2回路220は端部に第2パッドを含み、ビアVAは、第1パッドと第2パッドとの間に介在され、第1パッド及び第2パッドのそれぞれと接触することができる。
ビアVBは、第2回路220の上面及び第3回路230の下面と接触することができる。さらに、第2回路220は、端部に第2パッドを含み、第3回路230は、端部に第3パッドを含み、ビアVBは、第2パッドと第3パッドとの間に介在され、第2パッド及び第3パッドのそれぞれと接触することができる。
一方、回路は、積層体の最外層に形成される最外層回路を含み、最外層回路のうちの最上部回路は、積層体の最上層に位置する熱可塑性樹脂層の上面に外側に突出して形成される。また、最外層回路のうちの最下部回路は、積層体の最下層に位置する熱硬化性樹脂層の下面に埋め込まれる。
図7において最外層回路は、第3回路230となる。最外層回路の表面には表面処理層400を形成できる。表面処理層400は、金(Au)等の反応性の弱い金属からなるか、有機物からなることができるが、これに制限されない。また、表面処理層は、複数の層で構成されることもできる。
積層体の両面には、最外層回路をカバーして保護するカバー層300をさらに形成でき、このカバー層300は、軟性のカバーレイ(coverlay)であることができる。カバー層300には開口が形成され、開口から表面処理層400が露出することができる。
図8から図10は、本発明の実施例に係るプリント回路基板を製造する方法を示す図である。
図8の(a)を参照すると、シード金属層を含むディタッチコアDCが設けられ、シード金属層上に第1回路210が形成される。また、シード金属層上に第1回路210をカバーする熱硬化性の第1樹脂層110が積層される。
図8の(b)を参照すると、熱硬化性の第1樹脂層110上に熱可塑性の第2樹脂層120が積層される。図示していないが、熱可塑性の第2樹脂層120は、上部に銅層等の金属箔を備えることができる。この金属箔は、シード層の役割をすることができる。
図8の(c)を参照すると、第1樹脂層110及び第2樹脂層120を一括貫通するビアホールVHが形成される。ビアホールVHは、レーザードリル等で形成可能である。ビアホールVHは、第1回路210を露出させる。ビアホールVHには、第1樹脂層110と第2樹脂層120との間に突出する部分WHが含まれる。
図8の(d)を参照すると、ビアホールVHの内部及び第2樹脂層120上にシード層Sが形成される。
図9の(a)を参照すると、シード層S上に電解メッキ層が形成され、ビアホールVHはメッキ層で充填される。ここで、不要なシード層が除去されると、ビアVA及び第2回路220が形成される。
図9の(b)から図9の(d)を参照すると、上述の過程が繰り返され、熱可塑性の第2樹脂層120上に熱硬化性の第3樹脂層130が積層され、第3樹脂層130上に熱可塑性の第4樹脂層140が積層され、ビアVBが形成され、第3回路230が形成される。
図10の(a)及び図10の(b)を参照すると、ディタッチコアDCの一部が除去され、ディタッチコアDCに含まれていたシード金属層がエッチングで除去される。
図10の(c)を参照すると、第1樹脂層110の下面及び第4樹脂層140の上面にカバー層300が形成され、図10の(d)を参照すると、カバー層300の開口から露出する第3回路230の表面に表面処理層400が形成される。
以上のように本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
110 第1樹脂層
120 第2樹脂層
130 第3樹脂層
140 第4樹脂層
210 第1回路
220 第2回路
230 第3回路
V、VA、VB ビア
W 突出部
V1 第1ビア
V2 第2ビア
V3 第3ビア
S シード層
P メッキ層
300 カバー層
400 表面処理層

Claims (28)

  1. 一面に第1回路が形成された熱硬化性の第1樹脂層と、
    前記第1樹脂層上に積層され、一面に第2回路が形成された熱可塑性の第2樹脂層と、
    前記第1樹脂層及び前記第2樹脂層を一括貫通して前記第1回路と前記第2回路とを電気的に接続するビアと、を含み、
    前記ビアの側面には突出部が設けられたプリント回路基板。
  2. 前記突出部の最外側地点が、前記第1樹脂層と前記第2樹脂層との境界に位置する請求項1に記載のプリント回路基板。
  3. 前記突出部の最外側地点は、前記ビアの最外側地点よりも外側に位置する請求項1または2に記載のプリント回路基板。
  4. 前記突出部の上下方向の厚さは、外側に行くほど小さくなる請求項1から3のいずれか1項に記載のプリント回路基板。
  5. 前記突出部は、
    前記ビアの側面から外側に行くほど下に向かう上部傾斜面と、
    前記ビアの側面から外側に行くほど上に向かう下部傾斜面と、を含む請求項1から4のいずれか1項に記載のプリント回路基板。
  6. 前記上部傾斜面及び前記下部傾斜面が、前記第1樹脂層と前記第2樹脂層との境界面で接する請求項5に記載のプリント回路基板。
  7. 前記第1樹脂層と前記第2樹脂層との境界面に対する前記上部傾斜面の傾斜角は、前記下部傾斜面の傾斜角よりも大きい請求項5または6に記載のプリント回路基板。
  8. 前記ビアは、
    前記第1樹脂層及び前記第2樹脂層を一括貫通するビアホールと、
    前記ビアホール内に形成されるメッキ層と、を含む請求項1から7のいずれか1項に記載のプリント回路基板。
  9. 前記ビアホールは、前記第1樹脂層と前記第2樹脂層との間に突出する部分を含む請求項8に記載のプリント回路基板。
  10. 前記メッキ層は、下部にシード層を含む請求項8または9に記載のプリント回路基板。
  11. 前記第1樹脂層及び前記第2樹脂層のそれぞれの誘電正接は、0.002以下である請求項1から10のいずれか1項に記載のプリント回路基板。
  12. 熱硬化性の第1樹脂層と、
    前記第1樹脂層上に積層される熱可塑性の第2樹脂層と、
    前記第1樹脂層及び前記第2樹脂層を一括貫通するビアと、を含み、
    前記ビアは、
    前記第1樹脂層を貫通する第1領域と、
    前記第2樹脂層を貫通する第2領域と、
    前記第1領域と前記第2領域とを接続し、前記第1樹脂層及び前記第2樹脂層を貫通する第3領域と、を含み、
    前記ビアの幅の最大値が、前記第3領域に位置するプリント回路基板。
  13. 前記第3領域の幅は、前記第1樹脂層側から前記第2樹脂層側に行くほど一旦大きくなってから再び小さくなる請求項12に記載のプリント回路基板。
  14. 前記ビアの幅の最大値を有する地点は、前記第1樹脂層と前記第2樹脂層との境界面に位置する請求項13に記載のプリント回路基板。
  15. 前記第1領域及び前記第2領域のそれぞれの幅は、上側に行くほど大きくなる請求項12から14のいずれか1項に記載のプリント回路基板。
  16. 熱硬化性樹脂層及び熱可塑性樹脂層が交互に繰り返し積層されて形成される積層体と、
    隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを一括貫通するビアと、を含み、
    前記ビアの側面には、突出部が設けられたプリント回路基板。
  17. 前記突出部の最外側地点は、前記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界に位置する請求項16に記載のプリント回路基板。
  18. 前記突出部の最外側地点は、前記ビアの最外側地点よりも外側に位置する請求項16または17に記載のプリント回路基板。
  19. 前記突出部の上下方向の厚さは、外側に行くほど小さくなる請求項16から18のいずれか1項に記載のプリント回路基板。
  20. 前記突出部は、
    前記ビアの側面から外側に行くほど下に向かう上部傾斜面と、
    前記ビアの側面から外側に行くほど上に向かう下部傾斜面と、を含む請求項16から19のいずれか1項に記載のプリント回路基板。
  21. 前記上部傾斜面及び前記下部傾斜面は、前記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界面で接する請求項20に記載のプリント回路基板。
  22. 前記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との境界面に対する前記上部傾斜面の傾斜角は、前記下部傾斜面の傾斜角よりも大きい請求項20または21に記載のプリント回路基板。
  23. 前記ビアは、
    前記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層とを一括貫通するビアホールと、
    前記ビアホール内に形成されるメッキ層と、を含む請求項16から22のいずれか1項に記載のプリント回路基板。
  24. 前記ビアホールは、前記隣り合っている熱硬化性樹脂層と熱可塑性樹脂層との間に突出する部分を含む請求項23に記載のプリント回路基板。
  25. 前記メッキ層は、下部にシード層を含む請求項23または24に記載のプリント回路基板。
  26. 前記ビアにより一括貫通された前記隣り合っている熱硬化性樹脂層及び熱可塑性樹脂層において、前記熱可塑性樹脂層の一面に形成され、前記熱硬化性樹脂層に埋め込まれる回路をさらに含む請求項16から25のいずれか1項に記載のプリント回路基板。
  27. 前記ビアの前記熱硬化性樹脂層を貫通する部分の幅は、前記ビアの前記熱可塑性樹脂層を貫通する部分の幅よりも小さい請求項16から26のいずれか1項に記載のプリント回路基板。
  28. 前記熱硬化性樹脂層及び前記熱可塑性樹脂層のそれぞれの誘電正接は、0.002以下である請求項16から27のいずれか1項に記載のプリント回路基板。
JP2019033061A 2018-07-30 2019-02-26 プリント回路基板 Pending JP2020021928A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0088702 2018-07-30
KR1020180088702A KR102163044B1 (ko) 2018-07-30 2018-07-30 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2020021928A true JP2020021928A (ja) 2020-02-06
JP2020021928A5 JP2020021928A5 (ja) 2020-03-19

Family

ID=69570020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019033061A Pending JP2020021928A (ja) 2018-07-30 2019-02-26 プリント回路基板

Country Status (3)

Country Link
JP (1) JP2020021928A (ja)
KR (1) KR102163044B1 (ja)
TW (1) TWI720428B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110943A (ko) 2020-03-02 2021-09-10 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
KR20210143997A (ko) * 2020-05-21 2021-11-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2014001274A (ja) * 2012-06-15 2014-01-09 Asahi Kasei E-Materials Corp 硬化性樹脂組成物
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG162619A1 (en) 2003-04-15 2010-07-29 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2006253189A (ja) 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP2008103640A (ja) 2006-10-20 2008-05-01 Ngk Spark Plug Co Ltd 多層配線基板
KR100875955B1 (ko) * 2007-01-25 2008-12-26 삼성전자주식회사 스택 패키지 및 그의 제조 방법
KR101231273B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012172792A1 (ja) 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法
JP5385967B2 (ja) 2011-12-22 2014-01-08 イビデン株式会社 配線板及びその製造方法
JP2013219204A (ja) * 2012-04-09 2013-10-24 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板
TW201408145A (zh) * 2012-08-14 2014-02-16 Furukawa Electric Co Ltd 配線基板及該製造方法以及半導體裝置
KR20170028710A (ko) * 2015-09-04 2017-03-14 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20180113996A (ko) * 2016-02-18 2018-10-17 미쓰이금속광업주식회사 프린트 배선판 제조용 구리박, 캐리어를 구비한 구리박 및 동장 적층판 그리고 그것들을 사용한 프린트 배선판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
JP2014001274A (ja) * 2012-06-15 2014-01-09 Asahi Kasei E-Materials Corp 硬化性樹脂組成物
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
KR102163044B1 (ko) 2020-10-08
TW202008858A (zh) 2020-02-16
KR20200013471A (ko) 2020-02-07
TWI720428B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
JP4079699B2 (ja) 多層配線回路基板
US9554462B2 (en) Printed wiring board
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP7238241B2 (ja) プリント回路基板
KR101408549B1 (ko) 프린트 배선판
JP7188836B2 (ja) プリント回路基板
JP7480458B2 (ja) プリント回路基板
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
JP2009170941A (ja) キャパシタ実装配線基板
JP2020021928A (ja) プリント回路基板
TW201607384A (zh) 配線基板
TW201422089A (zh) 電路板及其製作方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR102214641B1 (ko) 인쇄회로기판
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
KR102194703B1 (ko) 인쇄회로기판
CN211320082U (zh) 部件承载件
EP3897080A2 (en) Component carrier and method of manufacturing a component carrier
JP6882069B2 (ja) 配線基板
JP7214951B2 (ja) プリント回路基板
JP2009290043A (ja) 配線基板
KR20200137305A (ko) 인쇄회로기판
JP2023078819A (ja) 配線基板及び配線基板の製造方法
JP2015176884A (ja) プリント配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220118