KR20200013471A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20200013471A
KR20200013471A KR1020180088702A KR20180088702A KR20200013471A KR 20200013471 A KR20200013471 A KR 20200013471A KR 1020180088702 A KR1020180088702 A KR 1020180088702A KR 20180088702 A KR20180088702 A KR 20180088702A KR 20200013471 A KR20200013471 A KR 20200013471A
Authority
KR
South Korea
Prior art keywords
resin layer
layer
protrusion
circuit board
printed circuit
Prior art date
Application number
KR1020180088702A
Other languages
English (en)
Other versions
KR102163044B1 (ko
Inventor
송요한
최정우
장준형
민태홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180088702A priority Critical patent/KR102163044B1/ko
Priority to TW108106195A priority patent/TWI720428B/zh
Priority to JP2019033061A priority patent/JP2020021928A/ja
Publication of KR20200013471A publication Critical patent/KR20200013471A/ko
Application granted granted Critical
Publication of KR102163044B1 publication Critical patent/KR102163044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 일면에 제1 회로가 형성된 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되고, 일면에 제2 회로가 형성된 열가소성의 제2 수지층; 및 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하여, 상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 비아를 포함하고, 상기 비아의 측면에는 돌출부가 구비된다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
각국에서는 전세계적으로 5G 상용화를 위한 기술개발에 총력을 기울이고 있다. 5G 시대의 10GHz 이상 주파수 대역에서의 원활한 신호 전송을 위해서는 기존에 존재하는 재료 및 구조로는 대응이 어려울 수 있다. 이에 따라, 수신된 고주파 신호를 손실 없이 메인 보드까지 전송하기 위한 새로운 재료 및 구조 개발이 이루어지고 있다.
공개특허공보 10-2011-0002112 (공개: 2011.01.06)
본 발명은 신호 손실이 감소되는 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 일면에 제1 회로가 형성된 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되고, 일면에 제2 회로가 형성된 열가소성의 제2 수지층; 및 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하여, 상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 비아를 포함하고, 상기 비아의 측면에는 돌출부가 구비된 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 및 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아를 포함하고, 상기 비아는, 상기 제1 수지층을 관통하는 제1 영역; 상기 제2 수지층을 관통하는 제2 영역; 상기 제1 비아 및 상기 제2 비아을 연결하고, 상기 제1 수지층 및 상기 제2 수지층을 관통하는 제3 영역을 포함하고, 상기 비아 폭의 최댓값은 상기 제3 영역에 위치하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 및 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통하는 비아를 포함하고, 상기 비아의 측면에는 상기 이웃하는 열경화성 수지층 및 열가소성 수지층을 관통하도록 외측으로 연장되는 돌출부가 구비된 인쇄회로기판이 제공된다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 및 도 4는 본 발명의 실시예에 따른 인쇄회로기판의 비아를 나타낸 도면.
도 5 및 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 비아의 도금층을 나타낸 도면.
도 7은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 8 내지 도 10은 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면이다.
도 1을 참조하면, 전자기기 단말기(1)에는 메인보드(2)가 장착되고, 메인보드(2)에는 RF 처리부(RF 모듈)(RF1, RF2), IF 처리부(IF 칩)(IF), 베이스 밴드 칩(BB) 등이 실장될 수 있다. RF 처리부(RF1, RF2)는 안테나를 통해 수신되는 신호를 감쇄하기 위해 IF 처리부(IF)로 신호를 송신한다. 또는 RF 처리부(RF1, RF2)는 안테나를 통해 신호를 송신하기 위해 IF 처리부(IF)로부터 증폭된 신호를 수신한다. 여기서, RF 처리부(RF1, RF2)와 IF 처리부(IF)가 주고 받는 신호는 10GHz 이상의 고주파일 수 있다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 본 발명의 실시예에 따른 인쇄회로기판(도 1의 10과 10')은 고주파 신호를 전달할 수 있고, 메인보드(도 1의 2) 상의 RF 처리부(도 1의 RF1과 RF2)와 IF 처리부(도 1의 IF)를 연결할 수 있다.
도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 제1 수지층(110), 제2 수지층(120), 비아(V)를 포함하고 제1 회로(210), 제2 회로(220)를 더 포함할 수 있다.
제1 수지층(110)과 제2 수지층(120)은 상하로 적층된다. 예를 들어, 제2 수지층(120)은 제1 수지층(110) 상에 적층될 수 있다.
제1 수지층(110)과 제2 수지층(120)은 서로 다른 물성을 가진다. 제1 수지층(110)은 열경화성이고 제2 수지층(120)은 열가소성이다.
열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제1 수지층(110)의 수지 종류, 수지에 함유되는 필러 종류, 필러 함량 등에 따라 제1 수지층(110)의 유전정접(Dielectric dissipation factor, Df)이 조절될 수 있다. 여기서, 유전정접은 유전손실에 대한 값으로, 유전손실은 수지층(유전체)에 교류성 전계가 형성되었을 때 발생하는 손실 전력을 의미한다. 유전정접은 유전손실에 비례하며 유전정접이 작을수록 유전손실이 작다. 저유전손실 특성을 가지는 제1 수지층(110)은 고주파 신호 전달에 있어서 손실 감소 측면에서 유리하다.
제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.
한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께보다 작거나, 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
제1 수지층(110)과 제2 수지층(120)의 계면은 조도면을 포함할 수 있다. 조도면은 CZ 처리 등과 같은 조화 처리가 되어 요철을 가지는 면을 의미한다. 이러한 요철에 의하면 제1 수지층(110)과 제2 수지층(120)은 서로에 대한 밀착력을 확보할 수 있다.
도 3 및 도 4는 본 발명의 실시예에 따른 인쇄회로기판의 비아를 나타낸 도면이고, 도 5 및 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 비아의 도금층을 나타낸 도면이다.
도 2를 참조하면, 비아(V)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통한다. 따라서, 비아(V)의 측면은 제1 수지층(110)과 제2 수지층(120)의 계면과 접한다.
비아(V)의 측면에는 돌출부(W)가 형성된다. 돌출부(W)는 제1 수지층(110) 및 상기 제2 수지층(120)을 관통하도록 비아(V)의 측면으로부터 연장될 수 있다. 돌출부(W)는 비아(V)의 측면으로부터 외측으로 돌출되며 제1 수지층(110) 및 제2 수지층(120)을 동시에 관통한다. 돌출부(W)는 제1 수지층(110)과 제2 수지층(120)의 사이로 돌출된다.
돌출부(W)의 상하 방향의 두께는 외측으로 갈수록 작아질 수 있다. 이 경우, 도 2에 도시된 것과 같이 인쇄회로기판의 종단면에서 돌출부(W)는 삼각형 형상을 가질 수 있다.
돌출부(W)의 최외측 지점은 제1 수지층(110) 및 제2 수지층(120)의 경계에 위치할 수 있다. 돌출부(W)의 상하 방향의 두께는 외측으로 갈수록 작아지는 경우, 돌출부(W)의 최외측 지점은 뾰족할 수 있고, 뾰족한 지점이 제1 수지층(110) 및 제2 수지층(120)의 경계에 위치할 수 있다.
돌출부(W)는 비아(V)의 측면의 둘레를 따라 형성될 수 있다. 도 4를 참조하면, 돌출부(W)의 비아(V) 측면으로부터 측정되는 길이는 비아(V)의 측면의 둘레를 따라 다르게 나타날 수 있다. 도 4에서 U는 비아(V)의 상면을, B는 비아(V)의 하면을 나타낸다.
돌출부(W)의 최외측 지점은 비아(V)의 최외측 지점보다 외측에 위치할 수 있다. 비아(V)의 횡단면이 제1 수지층(110)에서 제2 수지층(120) 측으로 갈수록 커지는 경우, 비아(V)의 최대 폭은 비아(V)의 상면 폭이 된다. 돌출부(W)는 비아(V)의 상면보다 더 돌출될 수 있다. 도 2에서는 돌출부(W)의 최외측 지점과 비아(V)의 상면 간의 갭(G)이 도시되어 있다.
돌출부(W)는 상부 경사면과 하부 경사면을 포함할 수 있다.
상부 경사면은 비아(V)의 측면으로부터 외측으로 하향하며, 제2 수지층(120) 내에 위치한다. 하부 경사면은 비아(V)의 측면으로부터 외측으로 상향하며, 제1 수지층(110) 내에 위치한다.
상기 상부 경사면 및 상기 하부 경사면은, 상기 제1 수지층(110) 및 상기 제2 수지층(120)의 경계면에서 접할 수 있다. 이 경우, 돌출부(W)의 최외측 지점은 뾰족한 형상을 가지고, 뾰족한 돌출부(W)의 최외측 지점은 상기 제1 수지층(110) 및 상기 제2 수지층(120)의 경계면에 위치할 수 있다.
상기 제1 수지층(110) 및 상기 제2 수지층(120)의 경계면에 대한, 상기 상부 경사면의 경사각은 상기 하부 경사면의 경사각보다 클 수 있다. 이 경우, 돌출부(W)의 제1 수지층(110)을 관통하는 부피는 제2 수지층(120)을 관통하는 부피보다 작다. 또한, 제1 수지층(110)과 제2 수지층(120)의 경계에서 돌출부(W)의 상면까지의 거리(도 2의 D1)는 돌출부(W)의 하면까지의 거리(도 1의 D2)보다 크다.
도 5 및 도 6을 참조하면, 비아(V)는 비아홀(VH)과 도금층(P)을 포함할 수 있다.
비아홀(VH)은 제1 수지층(110) 및 제2 수지층(120)을 상하로 일괄 관통한다. 도금층(P)은 비아홀(VH) 내에 형성되는 도금물질이다.
비아홀(VH)은 돌출되는 부분(WH)을 포함할 수 있다. 돌출되는 부분(WH)은 제1 수지층(110)과 제2 수지층(120) 사이로 돌출될 수 있고, 제1 수지층(110)과 제2 수지층(120)을 관통하도록 외측으로 돌출될 수 있다. 도금층(P)은 비아홀(VH)의 돌출되는 부분(WH)에도 형성된다. 비아홀(VH)의 상기 돌출되는 부분(WH)에 형성된 도금층은 돌출부(W)가 된다.
도금층(P)은 시드층(S)과 전해도금층을 포함할 수 있다. 시드층(S)은 무전해도금의 방식으로 형성되는 무전해도금층일 수 있다. 시드층(S)은 비아홀(VH)의 내측벽, 저면뿐만 아니라, 비아홀(VH)의 돌출되는 부분(WH)의 내부에도 형성된다. 전해도금층은 시드층(S)을 인입선으로 하여 도금되는 층이며, 비아홀(VH)의 시드층을 제외한 나머지 부분을 충전한다.
도 3을 참조하면, 비아(V)는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통한다. 비아(V)는, 제1 영역(V1), 제2 영역(V2), 제3 영역(V3)으로 구성된다.
제1 영역(V1)은 제1 수지층(110)을 관통하고, 제2 영역(V2)은 제2 수지층(120)을 관통한다. 제3 영역(V3)은 제1 수지층(110)과 제2 수지층(120)을 모두 관통하고, 제1 영역(V1)과 제2 영역(V2)을 연결하도록 제1 영역(V1)과 제2 영역(V2)의 사이에 위치한다.
비아(V) 폭의 최댓값은 제3 영역(V3)에 위치할 수 있다. 즉, 제3 영역(V3)은 제1 영역(V1) 및 제2 영역(V2)에 비하여 좌우 폭이 더 크다. 또한, 비아(V) 폭의 최댓값을 가지는 지점은 제1 수지층(110) 및 제2 수지층(120)의 경계면에 위치할 수 있다.
제3 영역(V3)의 폭은 제1 수지층(110) 측에서 제2 수지층(120) 측으로 갈수록 커지다가 작아진다. 제3 영역(V3)의 폭이 가장 큰 지점이 비아(V) 폭의 최댓값을 가지는 지점이 된다.
제1 영역(V1) 및 제2 영역(V2)의 경우, 제1 영역(V1) 및 제2 영역(V2) 각각의 폭은 상측으로 갈수록 커진다. 다만, 제2 영역(V2)의 상면 폭은 제3 영역(V3) 폭의 최댓값보다 작다.
이러한 제1 영역(V1), 제2 영역(V2) 및 제3 영역(V3)은 일체로 형성되어 서로 간에 경계가 없을 수 있다.
회로는 전기 신호를 전달하는 도체선으로, 금속으로 이루어질 수 있다. 회로를 이루는 금속으로 구리(Cu) 등이 있다. 회로는 고주파 신호를 전달할 수 있으며, 제1 수지층(110)과 제2 수지층(120)이 저유전손실 특성을 가지는 경우, 회로가 고주파 신호를 전달할 때에 제1 수지층(110)과 제2 수지층(120)에 의한 신호 손실이 저감될 수 있다. 회로는 제1 회로(210)과 제2 회로(220)를 포함할 수 있다.
제1 회로(210)는 제1 수지층(110)의 일면(예를 들어, 하면)에 형성되는 회로이고, 제2 회로(220)는 제2 수지층(120)의 일면(예를 들어, 상면)에 형성되는 회로이다. 제1 회로(210)와 제2 회로(220)는 비아(V)를 통해 전기적으로 연결될 수 있다.
구체적으로, 제1 회로(210)는 제1 수지층(110)의 일면(예를 들어, 하면)에 매립된다. 즉, 제1 회로(210)는 제1 수지층(110)의 하면으로는 노출될 수 있지만, 제1 수지층(110)의 하면을 제외한 나머지 면은 제1 수지층(110)과 접촉된다.
또한, 제2 회로(220)는 제2 수지층(120)의 일면(예를 들어, 상면)에 돌출되게 형성된다. 즉, 제2 회로(220)는 제2 수지층(120)의 상면에 접하고, 외측으로 돌출된다.
비아(V)는 제1 회로(210)의 상면과 제2 회로(220)의 하면과 접촉될 수 있다. 나아가, 제1 회로(210)는 단부에 제1 패드를 포함하고, 제2 회로(220)는 단부에 제2 패드를 포함하며, 비아(V)는 제1 패드와 제2 패드 사이에 개재되어, 제1 패드와 제2 패드 각각과 접촉될 수 있다.
제1 수지층(110)과 제2 수지층(120)의 계면에는 회로가 형성되지 않을 수 있다.
도 7은 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 인쇄회로기판을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 및 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아(VA, VB)를 포함한다.
본 발명의 실시예에 따른 인쇄회로기판은, 열경화성의 제1 수지층(110), 열가소성의 제2 수지층(120), 열경화성의 제3 수지층(130), 열가소성의 제4 수지층(140)이 차례로 적층된 적층체를 포함할 수 있다. 한편, 제1 수지층(110) 아래에는 열가소성 수지층이 더 적층되고, 제4 수지층(140) 상에는 열경화성 수지층이 더 적층될 수 있다.
열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.
한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
열경화성의 제3 수지층(130)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다.
제3 수지층(130)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제3 수지층(130)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.
한편, 제3 수지층(130)의 두께는 10um 이상 40um 일 수 있다. 또한, 제3 수지층(130)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.
제3 수지층(130)은 제1 수지층(110)과 동일할 수 있다.
열가소성의 제4 수지층(140)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.
제4 수지층(140)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제4 수지층(140)의 유전상수는 3.5이하일 수 있다.
한편, 제4 수지층(140)의 두께는 10um 이상 40um 일 수 있다. 제4 수지층(140)의 두께는 제3 수지층(130)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제4 수지층(140)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.
제4 수지층(140)은 제2 수지층(120)과 동일할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 비아(VA, VB)는, 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통한다. 비아(VA, VB)는 열경화성 수지층과 열가소성 수지층의 적층 순서를 고려하여 형성된다. 즉, 비아(VA, VB)는 하측에 위치하는 열경화성 수지층과 그 상측에 위치하는 열가소성 수지층을 일괄 관통하며, 하측에 위치하는 열가소성 수지층과 그 상측에 위치하는 열경화성 수지층을 일괄 관통하지 않는다. 비아(VA, VB)는 앞서 설명한 비아(V)와 동일한 구조적 특징을 가질 수 있다.
비아(VA)의 상기 열경화성 수지층(제1 수지층(110))을 관통하는 부분의 폭은 상기 비아(VA)의 상기 열가소성 수지층(제2 수지층(120))을 관통하는 부분의 폭보다 작을 수 있다.
비아(VB)의 상기 열경화성 수지층(제3 수지층(130))을 관통하는 부분의 폭은 상기 비아(VB)의 상기 열가소성 수지층(제4 수지층(140))을 관통하는 부분의 폭보다 작을 수 있다.
비아(VA, VB) 측면에는 이웃하는 열경화성 수지층 및 열가소성 수지층을 관통하도록 외측으로 연장되는 돌출부(W)가 구비된다.
비아(VA)의 측면에는 돌출부(W)가 형성된다. 돌출부(W)는 제1 수지층(110) 및 상기 제2 수지층(120)을 관통하도록 비아(V)의 측면으로부터 연장될 수 있다. 돌출부(W)는 비아(VA)의 측면으로부터 외측으로 돌출되며 제1 수지층(110) 및 제2 수지층(120)을 동시에 관통한다. 돌출부(W)는 제1 수지층(110)과 제2 수지층(120)의 사이로 돌출된다.
비아(VB)의 측면에는 돌출부(W)가 형성된다. 돌출부(W)는 제3 수지층(130) 및 상기 제4 수지층(140)을 관통하도록 비아(V)의 측면으로부터 연장될 수 있다.돌출부(W)는 비아(VB)의 측면으로부터 외측으로 돌출되며 제3 수지층(130) 및 제4 수지층(140)을 동시에 관통한다. 돌출부(W)는 제3 수지층(130)과 제4 수지층(140)의 사이로 돌출된다.
돌출부(W)의 상하 방향의 두께는 외측으로 갈수록 작아질 수 있다. 이 경우, 도 2에 도시된 것과 같이 인쇄회로기판의 종단면에서 돌출부(W)는 삼각형 형상을 가질 수 있다.
돌출부(W)의 최외측 지점은 상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계에 위치할 수 있다. 즉, 돌출부(W)의 최외측 지점은 제1 수지층(110) 및 제2 수지층(120)(제3 수지층(130) 및 제4 수지층(140))의 경계에 위치할 수 있다. 돌출부(W)의 상하 방향의 두께는 외측으로 갈수록 작아지는 경우, 돌출부(W)의 최외측 지점은 뾰족할 수 있고, 뾰족한 지점이 제1 수지층(110) 및 제2 수지층(120)(제3 수지층(130) 및 제4 수지층(140))의 경계에 위치할 수 있다.
돌출부(W)는 비아(VA, VB)의 측면의 둘레를 따라 형성될 수 있다. 도 4를 참조하면, 돌출부(W)의 비아(VA, VB) 측면으로부터 측정되는 길이는 비아(VA, VB)의 측면의 둘레를 따라 다르게 나타날 수 있다.
돌출부(W)의 최외측 지점은 비아(VA, VB)의 최외측 지점보다 외측에 위치할 수 있다. 비아(VA, VB)의 횡단면이 제1 수지층(110)에서 제2 수지층(120) 측으로 갈수록 커지는 경우, 비아(VA, VB)의 최대 폭은 비아(VA, VB)의 상면 폭이 된다. 돌출부(W)는 비아(VA, VB)의 상면보다 더 돌출될 수 있다.
돌출부(W)는 상부 경사면과 하부 경사면을 포함할 수 있다.
상부 경사면은 비아(VA, VB)의 측면으로부터 외측으로 하향하며, 제2 수지층(120) 내에 위치한다. 하부 경사면은 비아(VA, VB)의 측면으로부터 외측으로 상향하며, 제1 수지층(110) 내에 위치한다.
상기 상부 경사면 및 상기 하부 경사면은, 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계면에서 접할 수 있다. 이 경우, 돌출부(W)의 최외측 지점은 뾰족한 형상을 가지고, 뾰족한 돌출부(W)의 최외측 지점은 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계면에 위치할 수 있다.
이웃하는 열경화성 수지층 및 열가소성 수지층의 경계면에 대한, 상기 상부 경사면의 경사각은 상기 하부 경사면의 경사각보다 클 수 있다. 이 경우, 돌출부(W)의 열경화성 수지층을 관통하는 부피는 열가소성 수지층을 관통하는 부피보다 작다. 또한, 열경화성 수지층과 열가소성 수지층의 경계에서 돌출부(W)의 상면까지의 거리는 돌출부(W)의 하면까지의 거리보다 크다.
비아(VA, VB)는 비아홀(VH)과 도금층(P)을 포함할 수 있다.
비아홀(VH)은 상기 이웃하는 열경화성 수지층 및 열가소성 수지층을 상하로 일괄 관통한다. 도금층(P)은 비아홀(VH) 내에 형성되는 도금물질이다.
비아홀(VH)은 돌출되는 부분(WH)을 포함할 수 있다. 돌출되는 부분(WH)은 이웃하는 열경화성 수지층 및 열가소성 수지층 사이로 돌출될 수 있고, 이웃하는 열경화성 수지층 및 열가소성 수지층을 관통하도록 외측으로 돌출될 수 있다. 도금층(P)은 비아홀(VH)의 돌출되는 부분(WH)에도 형성된다. 상기 돌출되는 부분(WH)에 형성된 도금층은 돌출부(W)가 된다.
도금층(P)은 시드층(S)과 전해도금층을 포함할 수 있다. 시드층(S)은 무전해도금의 방식으로 형성되는 무전해도금층일 수 있다. 시드층(S)은 비아홀(VH)의 내측벽, 저면뿐만 아니라, 비아홀(VH)의 돌출되는 부분(WH)의 내부에도 형성된다. 전해도금층은 시드층(S)을 인입선으로 하여 도금되는 층이며, 비아홀(VH)의 시드층(S)을 제외한 나머지 부분을 충전한다.
회로는 제1 회로(210), 제2 회로(220), 제3 회로(230) 등을 포함한다.
제1 회로(210)는 제1 수지층(110)의 하면에 형성되는 회로이다. 제1 회로(210)는 제1 수지층(110) 하에 적층된 열가소성 수지층(미도시)의 상면에 형성되어, 제1 수지층(110)으로 매립된다.
제2 회로(220)는 제2 수지층(120)의 상면에 형성되어 제3 수지층(130)으로 매립되는 회로이다.
제3 회로(230)는 제4 수지층(140)의 상면에 형성되어 제4 수지층(140) 상에 적층된 열경화성 수지층(미도시)로 매립된다.
제1 회로(210)와 제2 회로(220)는 비아(VA)를 통해 전기적으로 연결되고, 제2 회로(220)와 제3 회로(230)는 비아(VB)를 통해 전기적으로 연결될 수 있다.
비아(VA)는 제1 회로(210)의 상면과 제2 회로(220)의 하면과 접촉될 수 있다. 나아가, 제1 회로(210)는 단부에 제1 패드를 포함하고, 제2 회로(220)는 단부에 제2 패드를 포함하며, 비아(VA)는 제1 패드와 제2 패드 사이에 개재되어, 제1 패드와 제2 패드 각각과 접촉될 수 있다.
비아(VB)는 제2 회로(220)의 상면과 제3 회로(230)의 하면과 접촉될 수 있다. 나아가, 제2 회로(220)는 단부에 제2 패드를 포함하고, 제3 회로(230)는 단부에 제3 패드를 포함하며, 비아(VB)는 제2 패드와 제3 패드 사이에 개재되어, 제2 패드와 제3 패드 각각과 접촉될 수 있다.
한편, 회로는 적층체의 최외층에 형성되는 최외층 회로를 포함하며, 최외층 회로 중 최상부 회로는 적층체의 최상층에 위치하는 열가소성 수지층의 상면에 외측으로 돌출되게 형성된다. 또한, 최외층 회로 중 최하부 회로는 적층체의 최하층에 위치하는 열경화성 수지층의 하면에 매립된다.
도 7에서 최외층 회로는 제3 회로(230)로 도시되어 있다. 최외층 회로의 표면에는 표면처리층(400)이 형성될 수 있다. 표면처리층(400)은 금(Au)과 같은 반응성이 약한 금속으로 이루어지거나, 유기물로 이루어질 수 있으며, 이에 대한 제한은 없다. 또한, 표면처리층은 복수의 층으로 구성될 수도 있다.
적층체의 양면에는 최외층 회로를 커버하여 보호하는 커버층(300)이 더 형성될 수 있고, 이러한 커버층(300)은 연성의 커버레이(coverlay)일 수 있다. 커버층(300)에는 개구가 형성되고, 개구로부터 표면처리층(400)이 노출될 수 있다.
도 8 내지 10은 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.
도 8(a)를 참조하면, 시드 금속층을 포함하는 디태치 코어(DC)가 마련되고, 시드 금속층 상에 제1 회로(210)가 형성된다. 또한, 시드 금속층 상에 제1 회로(210)를 커버하는 열경화성의 제1 수지층(110)이 적층된다.
도 8(b)를 참조하면, 열경화성의 제1 수지층(110) 상에 열가소성의 제2 수지층(120)이 적층된다. 도시되지는 않았으나 열가소성의 제2 수지층(120)은 상부에 구리층과 같은 금속박을 구비할 수 있다. 이 금속박은 시드층 역할을 할 수 있다.
도 8(c)를 참조하면, 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 비아홀(VH)이 형성된다. 비아홀(VH)은 레이저 드릴 등에 의해 형성될 수 있다. 비아홀(VH)은 제1 회로(210)를 노출시킨다. 비아홀(VH)에는 제1 수지층(110)과 제2 수지층(120)의 사이로 돌출되는 부분(WH)이 포함된다.
도 8(d)를 참조하면, 비아홀(VH) 내부와 제2 수지층(120) 상에 시드층(S)이 형성된다.
도 9(a)를 참조하면, 시드층(S) 상에 전해도금층이 형성되고, 비아홀(VH)은 도금층으로 충진된다. 여기서, 불필요한 시드층이 제거되면 비아(VA)와 제2 회로(220)가 형성된다.
도 9(b) 내지 도 9(d)를 참조하면, 앞에서 설명한 과정이 반복되어, 열가소성의 제2 수지층(120) 상에 열경화성의 제3 수지층(130)이 적층되고, 제3 수지층(130) 상에 열가소성의 제4 수지층(140)이 적층되며, 비아(VB)가 형성되고, 제3 회로(230)가 형성된다.
도 10(a) 및 도 10(b)를 참조하면, 디태치 코어(DC)의 일부가 제거되고, 디태치 코어(DC)에 포함되어 있던 시드 금속층이 에칭으로 제거된다.
도 10(c)를 참조하면, 제1 수지층(110)의 하면과 제4 수지층(140)의 상면에 커버층(300)이 형성되고, 도 10(d)를 참조하면, 커버층(300)의 개구로 노출되는 제3 회로(230)의 표면에 표면처리층(400)이 형성된다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 수지층
120: 제2 수지층
130: 제3 수지층
140: 제4 수지층
210: 제1 회로
220: 제2 회로
230: 제3 회로
V, VA, VB: 비아
W: 돌출부
V1: 제1 비아
V2: 제2 비아
V3: 제3 비아
S: 시드층
P: 도금층
300: 커버층
400: 표면처리층

Claims (28)

  1. 일면에 제1 회로가 형성된 열경화성의 제1 수지층;
    상기 제1 수지층 상에 적층되고, 일면에 제2 회로가 형성된 열가소성의 제2 수지층; 및
    상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하여 상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 비아를 포함하고,
    상기 비아의 측면에는 돌출부가 구비된 인쇄회로기판.
  2. 제1항에 있어서,
    상기 돌출부의 최외측 지점은 상기 제1 수지층 및 상기 제2 수지층의 경계에 위치하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 돌출부의 최외측 지점은 상기 비아의 최외측 지점보다 외측에 위치하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 돌출부의 상하 방향의 두께는 외측으로 갈수록 작아지는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 돌출부는
    상기 비아의 측면으로부터 외측으로 하향하는 상부 경사면; 및
    상기 비아의 측면으로부터 외측으로 상향하는 하부 경사면을 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 상부 경사면 및 상기 하부 경사면은, 상기 제1 수지층 및 상기 제2 수지층의 경계면에서 접하는 인쇄회로기판.
  7. 제5항에 있어서,
    상기 제1 수지층 및 상기 제2 수지층의 경계면에 대한, 상기 상부 경사면의 경사각은 상기 하부 경사면의 경사각보다 큰 인쇄회로기판.
  8. 제1항에 있어서,
    상기 비아는,
    상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아홀; 및
    상기 비아홀 내에 형성되는 도금층을 포함하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 비아홀은 상기 제1 수지층 및 상기 제2 수지층 사이로 돌출되는 부분을 포함하는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 도금층은 하부에 시드층을 포함하는 인쇄회로기판.
  11. 제1항에 있어서,
    상기 제1 수지층 및 상기 제2 수지층 각각의 유전정접은 0.002 이하인 인쇄회로기판.
  12. 열경화성의 제1 수지층;
    상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 및
    상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아를 포함하고,
    상기 비아는
    상기 제1 수지층을 관통하는 제1 영역;
    상기 제2 수지층을 관통하는 제2 영역;
    상기 제1 영역 및 상기 제2 영역을 연결하고, 상기 제1 수지층 및 상기 제2 수지층을 관통하는 제3 영역을 포함하고,
    상기 비아 폭의 최댓값은 상기 제3 영역에 위치하는 인쇄회로기판.
  13. 제12항에 있어서,
    상기 제3 영역의 폭은 상기 제1 수지층 측에서 상기 제2 수지층 측으로 갈수록 커지다가 작아지는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 비아 폭의 최댓값을 가지는 지점은 상기 제1 수지층 및 상기 제2 수지층의 경계면에 위치하는 인쇄회로기판.
  15. 제12항에 있어서,
    상기 제1 영역 및 상기 제2 영역 각각의 폭은 상측으로 갈수록 커지는 인쇄회로기판.
  16. 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 및
    이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통하는 비아를 포함하고,
    상기 비아의 측면에는 돌출부가 구비된 인쇄회로기판.
  17. 제16항에 있어서,
    상기 돌출부의 최외측 지점은 상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계에 위치하는 인쇄회로기판.
  18. 제16항에 있어서,
    상기 돌출부의 최외측 지점은 상기 비아의 최외측 지점보다 외측에 위치하는 인쇄회로기판.
  19. 제16항에 있어서,
    상기 돌출부의 상하 방향의 두께는 외측으로 갈수록 작아지는 인쇄회로기판.
  20. 제16항에 있어서,
    상기 돌출부는
    상기 비아의 측면으로부터 외측으로 하향하는 상부 경사면; 및
    상기 비아의 측면으로부터 외측으로 상향하는 하부 경사면을 포함하는 인쇄회로기판.
  21. 제20항에 있어서,
    상기 상부 경사면 및 상기 하부 경사면은, 상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계면에서 접하는 인쇄회로기판.
  22. 제20항에 있어서,
    상기 이웃하는 열경화성 수지층 및 열가소성 수지층의 경계면에 대한, 상기 상부 경사면의 경사각은 상기 하부 경사면의 경사각보다 큰 인쇄회로기판.
  23. 제16항에 있어서,
    상기 비아는,
    상기 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통하는 비아홀; 및
    상기 비아홀 내에 형성되는 도금층을 포함하는 인쇄회로기판.
  24. 제23항에 있어서,
    상기 비아홀은 상기 이웃하는 열경화성 수지층 및 열가소성 수지층 사이로 돌출되는 부분을 포함하는 인쇄회로기판.
  25. 제23항에 있어서,
    상기 도금층은 하부에 시드층을 포함하는 인쇄회로기판.
  26. 제16항에 있어서,
    상기 비아가 일괄 관통한 상기 이웃하는 열경화성 수지층 및 열가소성 수지층에 있어서, 상기 열가소성 수지층의 일면에 형성되어, 상기 열경화성 수지층에 매립되는 회로를 더 포함하는 인쇄회로기판.
  27. 제16항에 있어서,
    상기 비아의 상기 열경화성 수지층을 관통하는 부분의 폭은 상기 비아의 상기 열가소성 수지층을 관통하는 부분의 폭보다 작은 인쇄회로기판.
  28. 제16항에 있어서,
    상기 열경화성 수지층 및 상기 열가소성 수지층 각각의 유전정접은 0.002 이하인 인쇄회로기판.
KR1020180088702A 2018-07-30 2018-07-30 인쇄회로기판 KR102163044B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180088702A KR102163044B1 (ko) 2018-07-30 2018-07-30 인쇄회로기판
TW108106195A TWI720428B (zh) 2018-07-30 2019-02-23 印刷電路板
JP2019033061A JP2020021928A (ja) 2018-07-30 2019-02-26 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088702A KR102163044B1 (ko) 2018-07-30 2018-07-30 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20200013471A true KR20200013471A (ko) 2020-02-07
KR102163044B1 KR102163044B1 (ko) 2020-10-08

Family

ID=69570020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088702A KR102163044B1 (ko) 2018-07-30 2018-07-30 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP2020021928A (ko)
KR (1) KR102163044B1 (ko)
TW (1) TWI720428B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235920A1 (ko) * 2020-05-21 2021-11-25 엘지이노텍 주식회사 회로기판
US11432396B2 (en) 2020-03-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060050893A (ko) * 2004-09-01 2006-05-19 가부시키가이샤 덴소 다층기판 제조방법
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP2008103640A (ja) * 2006-10-20 2008-05-01 Ngk Spark Plug Co Ltd 多層配線基板
KR20080070097A (ko) * 2007-01-25 2008-07-30 삼성전자주식회사 스택 패키지 및 그의 제조 방법
KR20110002112A (ko) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
KR20120072637A (ko) * 2010-12-24 2012-07-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5066192B2 (ja) * 2007-11-28 2012-11-07 京セラ株式会社 配線基板及び実装構造体
JP2013131727A (ja) * 2011-12-22 2013-07-04 Ibiden Co Ltd 配線板及びその製造方法
JP2013219204A (ja) * 2012-04-09 2013-10-24 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板
JP2016219848A (ja) * 2011-06-17 2016-12-22 住友ベークライト株式会社 プリント配線板および製造方法
KR20170028710A (ko) * 2015-09-04 2017-03-14 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5952100B2 (ja) * 2012-06-15 2016-07-13 旭化成株式会社 硬化性樹脂組成物
TW201408145A (zh) * 2012-08-14 2014-02-16 Furukawa Electric Co Ltd 配線基板及該製造方法以及半導體裝置
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
JP6836580B2 (ja) * 2016-02-18 2021-03-03 三井金属鉱業株式会社 プリント配線板製造用銅箔、キャリア付銅箔及び銅張積層板、並びにそれらを用いたプリント配線板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110002112A (ko) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
KR20060050893A (ko) * 2004-09-01 2006-05-19 가부시키가이샤 덴소 다층기판 제조방법
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
JP2008103640A (ja) * 2006-10-20 2008-05-01 Ngk Spark Plug Co Ltd 多層配線基板
KR20080070097A (ko) * 2007-01-25 2008-07-30 삼성전자주식회사 스택 패키지 및 그의 제조 방법
JP5066192B2 (ja) * 2007-11-28 2012-11-07 京セラ株式会社 配線基板及び実装構造体
KR20120072637A (ko) * 2010-12-24 2012-07-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2016219848A (ja) * 2011-06-17 2016-12-22 住友ベークライト株式会社 プリント配線板および製造方法
JP2013131727A (ja) * 2011-12-22 2013-07-04 Ibiden Co Ltd 配線板及びその製造方法
JP2013219204A (ja) * 2012-04-09 2013-10-24 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板
KR20170028710A (ko) * 2015-09-04 2017-03-14 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11432396B2 (en) 2020-03-02 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same
WO2021235920A1 (ko) * 2020-05-21 2021-11-25 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
JP2020021928A (ja) 2020-02-06
KR102163044B1 (ko) 2020-10-08
TW202008858A (zh) 2020-02-16
TWI720428B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
KR101573959B1 (ko) 다층 배선 기판
JP2005191518A (ja) 斜行バイアが形成された印刷回路基板およびパッケージ
KR20200067613A (ko) 인쇄회로기판 및 이를 포함하는 모듈
JP7238241B2 (ja) プリント回路基板
JP7188836B2 (ja) プリント回路基板
KR102163044B1 (ko) 인쇄회로기판
KR20220150855A (ko) 인쇄회로기판
CN105323956A (zh) 布线基板
US10791623B2 (en) Electronic device and electronic module
KR102214641B1 (ko) 인쇄회로기판
KR20200067607A (ko) 인쇄회로기판
KR102194703B1 (ko) 인쇄회로기판
CN211828497U (zh) 树脂多层基板以及电子设备
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
JP6882069B2 (ja) 配線基板
JP6991059B2 (ja) 保護回路モジュール、電子装置
KR102662860B1 (ko) 인쇄회로기판
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20230171889A1 (en) Wiring substrate
CN118053838A (zh) 电子封装结构及其制造方法
JP2024033648A (ja) 配線基板
CN118198025A (zh) 电子封装结构及其制造方法
JP2024020960A (ja) 配線基板
JP2023104759A (ja) 多層配線基板、半導体装置、多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right