JP5066192B2 - 配線基板及び実装構造体 - Google Patents

配線基板及び実装構造体 Download PDF

Info

Publication number
JP5066192B2
JP5066192B2 JP2009543892A JP2009543892A JP5066192B2 JP 5066192 B2 JP5066192 B2 JP 5066192B2 JP 2009543892 A JP2009543892 A JP 2009543892A JP 2009543892 A JP2009543892 A JP 2009543892A JP 5066192 B2 JP5066192 B2 JP 5066192B2
Authority
JP
Japan
Prior art keywords
conductor
resin
wiring board
layer
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009543892A
Other languages
English (en)
Other versions
JPWO2009069791A1 (ja
Inventor
忠 長澤
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009543892A priority Critical patent/JP5066192B2/ja
Publication of JPWO2009069791A1 publication Critical patent/JPWO2009069791A1/ja
Application granted granted Critical
Publication of JP5066192B2 publication Critical patent/JP5066192B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器）に使用される配線基板に関連する技術に関するものである。
従来より、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子を実装した実装構造体が知られている。
上記配線基板として、近年の電子機器の小型化にともなって、絶縁層と該絶縁層上に形成された導電層とを上下方向に多数積層したものが求められている。
上下位置の異なる導体層同士は、絶縁層に埋設された導電性を有するビア導体を介して接続されている。ビア導体は、たとえば上端又は下端の一方が幅狭となるテーパー状に形成されている（たとえば特許文献１参照）。
ところが、テーパー状のビア導体を使用した場合、ビア導体の幅狭に形成された端部は、ビア導体の幅広に形成された端部に比べて応力が集中しやすく、ビア導体が絶縁層から剥離しやすいという問題がある。ビア導体の剥離は、配線基板の導通不良が生じ、配線基板の電気的信頼性が低下させる原因となる。
特開平８−１１６１７４号公報
本発明は、配線基板においてビア導体の剥離を効果的に抑制し、電気的信頼性を向上させることを課題とする。
本発明は一実施形態において、ビア導体が埋設されている絶縁層を有する配線基板に関する。本発明は他の実施形態において、前記配線基板と、前記配線基板にフリップチップ実装される半導体素子とを備えた、実装構造体に関する。
前記ビア導体は、上部よりも下部が幅狭な第１導体部と、前記第１導体部の直下に形成され、前記第１導体部と接続されるとともに、前記第１導体部の上端幅よりも最大幅が幅広な第２導体部とから成っている。
前記絶縁層は、樹脂層と該樹脂層上に積層されたフィルム層とを有するとともに、前記ビア導体と接する表面に複数の凹部を有し、該凹部に前記ビア導体の側面に形成された凸部が配されている。そして、前記ビア導体は、前記第１導体部と前記第２導体部との接続箇所が、その上下の箇所よりも幅狭となっているとともに前記フィルム層内に位置している。
本発明によれば、ビア導体の剥離を効果的に抑制することにより、電気的な接続信頼性を向上させることができる。
本発明の一実施形態に係る実装構造体の断面図である。 図１に示したビア導体の拡大断面図である。 図１に示したビア導体の概観斜視図である。 図４Ａおよび図４Ｂは、図１に示した実装構造体の製造工程を説明する断面図である。 図５Ａおよび図５Ｂは、図１に示した実装構造体の製造工程を説明する断面図である。 図６Ａおよび図６Ｂは、図１に示した実装構造体の製造工程を説明する断面図である。
符号の説明
１ 実装構造体
２ 配線基板
３ バンプ
４ 半導体素子
５ コア基板
６ 導電層
６ａ 信号線路
６ｂ グランド層
７ 絶縁層
７ａ 樹脂層
７ｂ フィルム層
８ スルーホール導体
９ 絶縁体
１０ ビア導体
１０ａ 第１導体部
１０ｂ 第２導体部
１１ フィラー
Ｓ スルーホール
Ｈ 貫通孔
Ｈ１ 第１開口部
Ｈ２ 第２開口部
Ｔ１ａ，Ｔ１ｂ 凹部
Ｔ２ａ，Ｔ２ｂ 凸部
以下に、本発明の一実施形態に係る配線基板および実装構造体について、図面に基づいて詳細に説明する。
図１に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。この実装構造体１は、配線基板２と、配線基板２に半田等のバンプ３を介してフリップチップ実装された、ＩＣ又はＬＳＩ等の半導体素子４と、を含んで構成されている。
配線基板２は、コア基板５と、導電層６と、絶縁層７と、を含んで構成されている。
コア基板５は、基材に熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。
基材は、例えばガラス繊維、ポリパラフェニレンベンズビスオキサゾール樹脂又は全芳香族ポリアミド樹脂を縦横に織り込んだものが使用される。
熱硬化性樹脂としては、たとえばエポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂を使用することができる。
コア基板５は、基材を用いずに低熱膨張樹脂から作製することもできる。コア基板５は、全体が低熱膨張樹脂を用いて作製してもよいし、低熱膨張樹脂から成るシートを接着性樹脂を介して交互に積層して作製してもよい。
コア基板５のための低熱膨張樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下と小さい。このような低熱膨張樹脂を使用すれば、コア基板５自体の熱膨張を抑制することができる。なお、熱膨張率は、ＪＩＳＫ７１９７に準ずる。
コア基板５には、スルーホールＳと、スルーホール導体８と、スルーホール導体８によって囲まれる領域に充填される絶縁体９が形成されている。
スルーホールＳは、スルーホール導体８が形成される部分であり、コア基板５を上下方向に貫通するものである。
スルーホール導体８は、コア基板５の上下の導体層６を電気的に接続するものであり、スルーホールＳの内壁面に沿って形成されている。このスルーホール導体８は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成る。
絶縁体９は、スルーホール導体８によって囲まれる残存空間を埋めるためのものである。絶縁体９は、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等から成る。絶縁体９が形成されることによって、絶縁体９の直上直下に後述するビア導体１０を形成することができ、スルーホール導体８から引き回す配線の距離を短くすることができ、配線基板２の小型化を実現することができる。
導電層６は、コア基板５の一主面及び他主面に交互に積層されたものであり、信号線路６ａおよびグランド層６ｂを含んでいる。この導電層６は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
信号経路６ａは、所定の電気信号を伝達する機能を備えたライン状に形成されている。信号線路６ａは、グランド層６ｂに対して、絶縁層７を介して対向するように配置されている。
グランド層６ｂは、半導体素子４を共通の電位、例えばグランド電位としての機能を備えた平板状に形成されている。
コア基板５の絶縁層７は、樹脂層７ａとフィルム層７ｂとから構成されている。
樹脂層７ａは、たとえば熱硬化性樹脂又は熱可塑性樹脂を用いて熱膨張率が１５ｐｐｍ／℃以上８０ｐｐｍ／℃以下、乾燥後の厚みが１μｍ以上１５μｍ以下となるように設定されている。
樹脂層７ａのための熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂又はポリフェニレンエーテル樹脂等を使用することができる。
樹脂層７ａは、多数のフィラー１１が含有していても構わない。樹脂層７ａがフィラー１１を含有していれば、樹脂層７ａの硬化前の粘度を調整することができ、樹脂層７ａの厚み寸法を所望の値に近づけて樹脂層７ａを形成することができる。
フィラー１１は、たとえば酸化珪素（シリカ）、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る球状のものが用いられる。フィラー１１は、例えば径が０．０５μｍ以上６μｍ以下、熱膨張率が−５ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定される。
フィルム層７ｂは、配線基板２の平坦性を確保するためのものであり、樹脂層７ａを介してコア基板５に対して貼り合わされている。
フィルム層７ｂは、コア基板５又は導電層６に対して固化した後、樹脂層７ａとなる接着材を介して貼り合わせ、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによってコア基板５又は導電層６に固定することができる。
フィルム層７ｂを形成するための材料としては、配線基板２の平坦性を確保するために精密に厚さが制御できる材料、たとえば弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層７ｂとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等を用いることができる。なお、フィルム層７ｂの熱膨張率は、例えば−１０ｐｐｍ／℃以上１０ｐｐｍ／℃以下である。
また、フィルム層７ｂの厚みは、例えば２μｍ以上２０μｍ以下となるように設定されており、樹脂層７ａとの厚みの差が７μｍ以下となるように形成されている。ここで、フィルム層７ｂと樹脂層７ａとの厚みの差は、樹脂層７ａが乾燥した後の両者の厚みの差とする。なお、フィルム層７ｂの厚みは、樹脂層７ａの厚みよりも大きくなるように設定されている。
図２に示すように、絶縁層７は、その上下方向を貫く貫通孔Ｈおよびビア導体１０を有している。
貫通孔Ｈは、絶縁層７に対してフィルム層７ｂ側から樹脂層７ａ側に向けてレーザー光を照射することによって形成される。貫通孔Ｈは、第１開口部Ｈ１と、第１開口部Ｈ１の直下に形成された第２開口部Ｈ２とからなる。ここで、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所は、フィルム層７ｂ内である。そのため、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所における高さ位置と、フィルム層７ｂと樹脂層７ａとの接続箇所における高さ位置とが異なる。
第１開口部Ｈ１は、上部よりも下部が幅狭なものであり、上端において開口径が最大となる一方で下端において開口径が最小となっている。第１開口部Ｈ１の最大開口径は、例えば３．５μ以上３０μｍ以下に設定されている。第１開口部Ｈ１における下端幅は、例えば３μｍ以上２５μｍ以下となるように設定されている。
第２開口部Ｈ２は、最大開口径が第１開口部Ｈ１の最大開口径よりも大きいものであり、第１開口部Ｈ１に連続して設けられている。第２開口部Ｈ２における樹脂層７ａとフィルム層７ｂおよび導電層６の境界部に位置する下端角は、湾曲して形成されている。このような湾曲部分は、樹脂層７ａをエッチングするためのエッチング液の流れを少なくし、樹脂層７ａの残存する領域を増やすことによって形成することができる。第２開口部Ｈ２において最大開口径となる箇所は、第２開口部Ｈ２の下端角が湾曲されていることから、フィルム層７ｂと導電層６とから離れた円筒状の部位となる。第２開口部Ｈ２の最大開口径は、例えば４μｍ以上５０μｍ以下となるように設定されている。
貫通孔Ｈは、フィルム層７ｂに対応する部分に形成された複数の凹部Ｔ１ａ，Ｔ１ｂを有している。凹部Ｔ１ａは、離散的に配されており、凹部Ｔ１ｂは、その内壁面が曲面を有し、周方向に沿って連続してリング状に形成されている。凹部Ｔ１ａ，Ｔ１ｂは、フィルム層７ｂの平面方向に沿った方向に窪んでいる。凹部Ｔ１ａ，Ｔ１ｂの深さは、例えば０．１μｍ以上３μｍ以下となるように形成されている。凹部Ｔ１ａ，Ｔ１ｂの深さを０．１μｍ以上にすることによってアンカー効果を有効に発揮することができる。一方、凹部Ｔ１ａ，Ｔ１ｂの深さを３μｍ以下にすることによって、レーザー光又は薬液により絶縁層７の樹脂特性が劣化するのを効果的に抑制することができる。
また、凹部Ｔ１ａ，Ｔ１ｂは、フィルム層７ｂを構成する材料の分子構造とその配向特性によって形状が決定される。
ビア導体１０は、上下位置の異なる導電層６同士を電気的に接続するためのものであり、貫通孔Ｈに充填されている。ビア導体１０は、樹脂層７ａに含有させフィラー１１の一部が、ビア導体１０と樹脂層７ａとの界面にて埋入したものとなる。このビア導体１０は、第１開口部Ｈ１に充填されている部分に該当する第１導体部１０ａと、第２開口部Ｈ２に充填されている部分に該当する第２導体部１０ｂとから成る。
第１導体部１０ａは、第１開口部Ｈ１の形状に倣って上部よりも下部が幅狭に形成されている。第１導体部１０ａの最大径は、導電層６と接着する上端であり、例えば３．５μｍ以上３０μｍ以下となるように設定されている。
第１導体部１０ａは、第１開口部Ｈ１の凹部Ｔ１ａ，Ｔ１ｂに形成された凸部Ｔ２ａ，Ｔ２ｂを有している。凸部Ｔ２ａの形状は、第１開口部Ｈ１の凹部Ｔ１ａの形状に倣ったものとなる。ここで、凹部Ｔ１ａは、フィルム層７ｂを構成する材料の分子構造とその配向特性によって形状が決定される。そのため、凸部Ｔ２ａの形状は、円錐状、円柱状、平板状又は針状等、あるいはこれらが連続して形成される形状がある。一方、凸部Ｔ２ｂは、凹部Ｔ１ｂの形状に倣ってリング状に形成されている。
ここで、凸部Ｔ２ａ，Ｔ２ｂは第１導体部１０ａの一部を構成するものであるため、凸部Ｔ２ａ，Ｔ２ｂがフィルム層７ｂに形成された複数の凹部Ｔ１ａ，Ｔ１ｂに形成されることによるアンカー効果によって、ビア導体１０とフィルム層７ｂとの接着力を大きくすることができる。
第２導体部１０ｂは、第１導体部１０ａの直下に形成され、第１導体部１０ａと接続される。第２導体部１０ｂは、第１導体部１０ａの下端幅よりも幅広な円柱状の胴体部を有するとともに、下端角（樹脂層７ａとフィルム層７ｂや導電層６との境界部に位置）が湾曲した形状を有している。第２導体部１０ｂの胴体部とは、円柱状の領域であって、第１導体部１０ａの上端幅よりも幅広に樹脂層７ａがエッチングされている箇所をいう。第２導体部１０ｂの最大径は、例えば４μｍ以上５０μｍ以下であり、第１導体部１０ａの最大径よりも幅広に設定されている。第２導体部１０ｂの角が湾曲することによって、角に外力を加わりにくくすることができ、角にクラックが発生するのを抑制することができ、その結果ビア導体１０の電気的信頼性を維持することができる。
このようなビア導体１０は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成る。
半導体素子４には、絶縁層７の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。半導体素子４としては、たとえば厚み寸法が０．１ｍｍ以上１ｍｍ以下のものを使用することができる。
実装構造体１ないしは配線基板２によれば、樹脂層７ａとフィルム層７ｂの境界部および樹脂層７ａと導電層６の境界部にエッチング液が浸透した場合は、それぞれの境界部にビア導体１０の一部が侵入することがある。この場合は、ビア導体１０と導電層６の接触面積、又はビア導体１０と絶縁層７の接触面積が大きくなり、ビア導体１０と導電層６との剥離、又はビア導体１０と絶縁層７との剥離を抑制することができる。また、凹部Ｔ１ａ、Ｔ１ｂを絶縁層７ａの表面と平行な方向に沿って形成すれば、配線基板２に熱が印加されたときに絶縁層７ａが上下方向に熱膨張しようとしても、凹部Ｔ１ａ、Ｔ１ｂに配された凸部Ｔ１ａ，Ｔ２ｂにより、絶縁層７ａの上下方向への熱膨張を低減できる。
仮に、フィルム層７ｂと樹脂層７ａとの界面に、第１開口部Ｈ１と第２開口部Ｈ２の接続箇所が位置した場合、フィルム層７ｂと樹脂層７ａとの接続箇所、即ちフィルム層７ｂと樹脂層７ａとの界面においては、フィルム層７ｂと樹脂層７ａとの熱膨張率が異なるため、外部から熱が加わることによって、フィルム層７ｂと樹脂層７ａとの界面に熱応力が集中しやすい。また、第１開口部Ｈ１の下端から第２開口部Ｈ２の上端にかけて、貫通孔Ｈの開口径の大きさが急に変わり、その上貫通孔Ｈの開口径においては、第１開口部Ｈ１の下端幅が最も小さい開口径であるため、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所に応力が加わると、ビア導体１０にクラックが発生する虞がある。すなわち、フィルム層７ｂと樹脂層７ａとの界面に、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所が位置すると、フィルム層７ｂと樹脂層７ａとの界面に加わる熱応力によって、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所に応力が加わり、ビア導体１０にクラックが生じやすくなる。
一方、本発明の実施形態によれば、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所（第１導体部１０ａと第２導体部１０ｂとの接続箇所）がフィルム層７ｂ内に位置する。そのため、フィルム層７ｂと樹脂層７ａとの界面における熱応力が、第１開口部Ｈ１と第２開口部Ｈ２との接続箇所に集中することがない。その結果、ビア導体１０にクラックが発生するのを抑制することができる。また、フィルム層７ｂは、硬さに優れ且つ凹部Ｔ１ａ，Ｔ１ｂが形成されているため、樹脂層７ａと比較して、フィルム層７ｂとビア導体１０との接着力が高い。このため、第１導体部１０ａと第２導体部１０ｂとの接続箇所をフィルム層７ｂ内に位置させれば、フィルム層７ｂ内におけるビア導体１０へ印加される応力は低減される。その結果、第１導体部１０ａと第２導体部１０ｂとの接続箇所へ印加される応力を低減できる。
また、貫通孔Ｈの内壁面であって、ビア導体１０と樹脂層７ａとの界面においては、樹脂層７ａに含有された多数のフィラー１１がビア導体１０に埋入している。ビア導体１０の一部が、フィラーの一部を被覆するように形成されることによって、フィラー１１とビア導体１０との接触面積を大きくし、両者の接着力を強くすることができ、ビア導体１０と樹脂層７ａとの剥離を抑制することができる。
上述したように本実施形態によれば、ビア導体１０と絶縁層７との接着力を大きくしたことにより、ビア導体１０が貫通孔Ｈから剥離しにくくすることができ、ビア導体１０の電気的接続を良好に維持することができる。その結果、電気的信頼性に優れた配線基板およびそれを用いた実装構造体を提供することができる。
次に、実装構造体１の製造方法について、図４から図６を用いて説明する。
まず、絶縁層７を有する基体としてのコア基板５を準備する。コア基板５は、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂及びビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を含浸させたシートを熱プレスして硬化することによって形成する。また、配線基板２の低熱膨張化を行うために、全芳香族ポリアミド、全芳香族ポリエステル又は液晶ポリマーなどの低熱膨張の繊維を用いたものであっても構わない。コア基板５は、厚み寸法が例えば０．３ｍｍ以上１．５ｍｍ以下に設定されている。
次に、コア基板５に、従来周知のドリル加工などによって、コア基板５を厚み方向に貫通するスルーホールＳを形成する。そして、スルーホールＳの内壁面に対して無電解メッキ等を行うことによって、スルーホール導体８を形成する。スルーホールＳは、複数形成され、開口径が例えば０．１ｍｍ以上１ｍｍ以下に設定されている。そのあと、スルーホール導体８によって囲まれる領域に、例えばポリイミド等の樹脂を充填し、絶縁体９を形成する。
次に、コア基板５の上面及び下面に、従来周知のメッキ法、蒸着法、ＣＶＤ法又はスパッタリング法等によって、グランド層６ｂを構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板５の上面及び下面にグランド層６ｂを形成する。このようにして、図４Ａに示すコア基板５を準備することができる。
そして、グランド層６ｂの上面に対して、予め従来周知のダイコート法等によって接着材を塗布したフィルム７を張り合わせる。さらに、フィルム層７ｂと接着材とを、例えば真空加熱プレス装置を用いて加熱しながら加圧した後、フィルム層７ｂと接着材とを冷却することによって、図４Ｂに示すように、フィルム層７ｂをコア基板５に固着することができる。
接着材は、加熱加圧した後、冷却することによって、樹脂層７ａとなる。この結果、フィルム層７ｂと樹脂層７ａとから成る絶縁層７を形成することができる。なお、フィルム層７ｂの厚み寸法は、例えば７．５μｍであって、樹脂層７ａの厚み寸法は３μｍとなるように設定されている。このようにして、樹脂層７ａを有するコア基板５を準備することができる。
次に、図５Ａに示すように、絶縁層７に、例えばＹＡＧレーザー装置又はＣＯ２レーザー装置を用いて、レーザー貫通孔Ｌを形成する。レーザー貫通孔Ｌは、絶縁層７の一主面に対して垂直方向から、絶縁層７の一主面に向けてレーザー光を照射することによって形成することができる。レーザー光の出力は、１．０×１０−３Ｊ以上５．０×１０−１Ｊ以下のエネルギーとなるように設定する。かかるレーザー光を、絶縁層７に向けて、１．０×１０−３秒以上１．０秒以下の時間照射して、レーザー貫通孔Ｌを形成することができる。レーザー光が最初にフィルム層７ｂの上面に照射され、照射箇所を中心にフィルム層７ｂが昇華することでフィルム層７ｂの一部が消滅する。そして、フィルム層７ｂに上部よりも下部が幅狭なレーザー貫通孔Ｌを形成することができる。
レーザー貫通孔Ｌの底面や内壁面には、レーザー光が照射されることによって、フィルム層７ｂの一部や樹脂層７ａの一部等の焼き残り(スミアと呼ばれる)が被着している。そのため、レーザー貫通孔Ｌの焼き残りを除去するデスミア工程を行う。この、デスミア工程は、例えばマイクロ波を用いたアルゴンガス又は酸素ガスを用いて１０分程度のプラズマ処理を行えば良い。また、焼き残りを除去するための第１エッチング液を、レーザー貫通孔Ｌに流入する。なお、第１エッチング液は、例えば蒸留水１リットルに対して、過マンガン酸２０ｇ以上４０ｇ以下、水酸化ナトリウム３５ｇ以上４５ｇ以下を加えた過マンガン酸水溶液である。かかる第１エッチング液を３０℃以上４０℃以下に温めた状態で基板を浸漬し、さらに液を攪拌するか、あるいは基板を揺動して、レーザー貫通孔Ｌに第１エッチング液を２分以上４分以下流入する。プラズマ処理およびこの条件のエッチング液ではドリルまたはレーザー光の熱影響を受けた焼き残り(スミアと呼ばれる)をエッチング除去できるが樹脂層７ａは、ほとんどエッチングすることができない。
そして、図５Ｂに示すように、レーザー貫通孔Ｌに、第２エッチング液を流入して、レーザー貫通孔Ｌにて露出する樹脂層７ａの一部をＸ方向に沿って、０．３μｍ以上１０μｍ以下エッチングして貫通孔Ｈを形成する。なお、第２エッチング液は、例えば蒸留水１リットルに対して、過マンガン酸５０ｇ以上１００ｇ以下、水酸化ナトリウム３５ｇ以上４５ｇ以下を加えた過マンガン酸水溶液である。かかる第２エッチング液を５０℃以上７０℃以下に温めた状態で基板を浸漬し、さらに第２エッチング液を攪拌するか、あるいは基板を揺動して、レーザー貫通孔Ｌに第２エッチング液を５分以上６分以下流入する。第２エッチング液は、第１エッチング液に比べて、濃度および処理温度が高いため、フィルム層７ｂよりも樹脂層７ａをエッチングすることができる。フィルム層７ｂは耐薬品性、耐熱性又は強度特性に優れた樹脂より形成されているので、第２エッチング液によってもほとんどエッチングされることがない。この際、第２エッチング液によって、レーザー貫通孔Ｌにて樹脂層７ａからフィルム層７ｂの端部に加わっていた応力が低減し、レーザー光の熱衝撃によってフィルム層７ｂを構成する分子の配列方向に沿って生じていたクラックが開いて、フィルム層７ｂに凹部Ｔ１ａ，Ｔ１ｂが形成される。さらに、レーザー貫通孔Ｌから露出するとともに、樹脂層７ａと接するフィルム層７ｂの端部は、樹脂層７ａがエッチングされるにつれ、少しずつ削り取られる。このようにして、貫通孔Ｈを形成することができる。なお、フィルム層７ｂを構成する分子の配列によっては、凹部Ｔ１ａ，Ｔ１ｂが連続して形成される。
図６Ａに示すように、電気メッキ又は無電界メッキ等により、フィルム層７ｂの一主面及び貫通孔Ｈの表面にメッキを被着させ、貫通孔Ｈにビア導体１０を形成することができる。この際、ビア導体１０の一部は、フィルム層７ｂの凹部Ｔ１ａ，Ｔ１ｂにもメッキが成長して充填される。
次に、図６Ｂに示すように、コア基板５の一主面及び他主面に、レジストを塗布し、露光現像を行った後、エッチング処理をして、信号線路６ａを形成する。また、上述した方法を用いて、コア基板５の他主面にも絶縁層７を形成し、ビア導体１０を形成することができる。さらに、上述した絶縁層７及び導電層６の積層工程を繰り返すことで、多層配線の配線基板も作製することができる。そして、配線基板２に対してバンプ３を介して半導体素子４をフリップチップ実装することによって、図１に示す実装構造体１を作製することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

Claims (5)

  1. ビア導体が埋設されている絶縁層を有する配線基板であって、
    前記ビア導体は、上部よりも下部が幅狭な第１導体部と、
    前記第１導体部の直下に形成され、前記第１導体部と接続されるとともに、前記第１導体部の上端幅よりも最大幅が幅広な第２導体部とを備え、
    前記絶縁層は、樹脂層と該樹脂層上に積層されたフィルム層とを有するとともに、前記ビア導体と接する前記フィルム層の表面に複数の凹部を有し、該凹部に前記ビア導体の側面に形成された凸部が配されており、
    前記ビア導体は、前記第１導体部と前記第２導体部との接続箇所が、その上下の箇所よりも幅狭となっているとともに前記フィルム層内に位置する、配線基板。
  2. 請求項１に記載の配線基板において、
    前記樹脂層には、複数のフィラーが含有されており、
    前記ビア導体と前記樹脂層との界面にて、前記フィラーの一部が、前記ビア導体に埋入している、配線基板。
  3. 請求項１または２に記載の配線基板において、
    前記凹部は、前記絶縁層の表面と平行な方向に沿って形成されている、配線基板。
  4. 請求項１〜３のいずれかに記載の配線基板において、
    前記凹部は、離散的に配された第１凹部と、内壁面が曲面を有し、周方向に沿って連続して形成された第２凹部と、を有している、配線基板。
  5. 請求項１〜４のいずれかに記載の配線基板と、該配線基板にフリップチップ実装される半導体素子とを備えた、実装構造体。
JP2009543892A 2007-11-28 2008-11-28 配線基板及び実装構造体 Expired - Fee Related JP5066192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009543892A JP5066192B2 (ja) 2007-11-28 2008-11-28 配線基板及び実装構造体

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007307097 2007-11-28
JP2007307097 2007-11-28
JP2007331877 2007-12-25
JP2007331877 2007-12-25
JP2009543892A JP5066192B2 (ja) 2007-11-28 2008-11-28 配線基板及び実装構造体
PCT/JP2008/071741 WO2009069791A1 (ja) 2007-11-28 2008-11-28 配線基板、実装構造体及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009069791A1 JPWO2009069791A1 (ja) 2011-04-21
JP5066192B2 true JP5066192B2 (ja) 2012-11-07

Family

ID=40678680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543892A Expired - Fee Related JP5066192B2 (ja) 2007-11-28 2008-11-28 配線基板及び実装構造体

Country Status (3)

Country Link
US (1) US8431832B2 (ja)
JP (1) JP5066192B2 (ja)
WO (1) WO2009069791A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
KR101319902B1 (ko) * 2009-08-24 2013-10-18 가부시키가이샤 무라타 세이사쿠쇼 수지 다층 기판 및 그 수지 다층 기판의 제조방법
JP5432672B2 (ja) * 2009-11-04 2014-03-05 パナソニック株式会社 回路基板
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP2011228676A (ja) * 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Ｔｄｋ株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法
JP5874343B2 (ja) * 2011-11-18 2016-03-02 富士通株式会社 積層回路基板の製造方法、積層回路基板、および電子機器
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法
TWI565378B (zh) * 2012-12-31 2017-01-01 三星電機股份有限公司 電路板及其製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
JP6100617B2 (ja) * 2013-05-30 2017-03-22 京セラ株式会社 多層配線基板およびプローブカード用基板
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
US20160242283A1 (en) * 2013-10-29 2016-08-18 Kyocera Corporation Wiring board, and mounting structure and laminated sheet using the same
KR102163041B1 (ko) * 2013-11-19 2020-10-08 삼성전기주식회사 회로기판, 회로기판 제조방법 및 2단 비아 구조
EP2914071A1 (en) * 2014-02-28 2015-09-02 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat spreader in multilayer build ups
JP2015213199A (ja) * 2015-08-11 2015-11-26 京セラ株式会社 部品内蔵基板
CN105097847B (zh) * 2015-09-15 2018-10-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JPWO2018092480A1 (ja) * 2016-11-17 2019-10-17 大日本印刷株式会社 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
WO2019039237A1 (ja) * 2017-08-21 2019-02-28 住友電工プリントサーキット株式会社 プリント配線板
KR102158711B1 (ko) * 2018-07-12 2020-09-22 삼성전기주식회사 인쇄회로기판
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
WO2021025073A1 (ja) * 2019-08-08 2021-02-11 株式会社村田製作所 多層基板の製造方法及び多層基板
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312479A (ja) * 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板
JPH1146066A (ja) * 1997-07-28 1999-02-16 Ibiden Co Ltd 多層プリント配線板
JP2003142823A (ja) * 2001-11-07 2003-05-16 Nippon Mektron Ltd 両面可撓性回路基板の製造法
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116174A (ja) 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6392301B1 (en) * 1999-10-22 2002-05-21 Intel Corporation Chip package and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312479A (ja) * 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板
JPH1146066A (ja) * 1997-07-28 1999-02-16 Ibiden Co Ltd 多層プリント配線板
JP2003142823A (ja) * 2001-11-07 2003-05-16 Nippon Mektron Ltd 両面可撓性回路基板の製造法
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013471A (ko) * 2018-07-30 2020-02-07 삼성전기주식회사 인쇄회로기판
KR102163044B1 (ko) 2018-07-30 2020-10-08 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20110051386A1 (en) 2011-03-03
US8431832B2 (en) 2013-04-30
JPWO2009069791A1 (ja) 2011-04-21
WO2009069791A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5066192B2 (ja) 配線基板及び実装構造体
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR101739401B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
JP5961703B2 (ja) 配線基板およびその実装構造体
JP5153417B2 (ja) 部品内蔵基板および実装構造体
JPWO2008069055A1 (ja) 配線基板およびそれを用いた半導体素子の実装構造体
JP2013157366A (ja) 配線基板およびそれを用いた実装構造体
US8284557B2 (en) Circuit board, mounting structure, and method for manufacturing circuit board
JP2011049289A (ja) 配線基板及びその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP6105316B2 (ja) 電子装置
JP5019995B2 (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2012156368A (ja) 配線基板およびその実装構造体ならびに配線基板の製造方法
JP5127431B2 (ja) 配線基板及びその製造方法、並びに実装構造体
JP4954120B2 (ja) 配線基板および実装構造体
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP5111132B2 (ja) 配線基板の製造方法
JP5207811B2 (ja) 実装構造体および配線基板
JP6001439B2 (ja) 配線基板および実装構造体
JP5171226B2 (ja) 配線基板の製造方法
JP2008300382A (ja) 配線基板の製造方法
JP5004670B2 (ja) 配線基板
JP5127622B2 (ja) 配線基板、実装構造体及び配線基板の製造方法
JP5537319B2 (ja) 配線基板及びその実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Ref document number: 5066192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees