KR101483875B1 - 글라스 코어기판 및 그 제조방법 - Google Patents

글라스 코어기판 및 그 제조방법 Download PDF

Info

Publication number
KR101483875B1
KR101483875B1 KR1020130090969A KR20130090969A KR101483875B1 KR 101483875 B1 KR101483875 B1 KR 101483875B1 KR 1020130090969 A KR1020130090969 A KR 1020130090969A KR 20130090969 A KR20130090969 A KR 20130090969A KR 101483875 B1 KR101483875 B1 KR 101483875B1
Authority
KR
South Korea
Prior art keywords
hole
glass
glass core
crack
layer
Prior art date
Application number
KR1020130090969A
Other languages
English (en)
Inventor
민태홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130090969A priority Critical patent/KR101483875B1/ko
Priority to US14/444,126 priority patent/US20150034377A1/en
Priority to TW103126129A priority patent/TWI592295B/zh
Application granted granted Critical
Publication of KR101483875B1 publication Critical patent/KR101483875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/14—Compositions for glass with special properties for electro-conductive glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B31/00—Manufacture of rippled or crackled glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae

Abstract

본 발명은 글라스 코어기판 및 그 제조방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 글라스층 및 글라스층의 상하부에 적층된 절연층을 포함하는 글라스 코어 적층체; 글라스 코어 적층체를 관통하여 형성되고 관통된 내벽에서 글라스층으로 침투되어 형성된 크랙이 구비된 관통홀; 및 관통홀의 내부 및 크랙 내부로 충전된 도전재;를 포함하는 글라스 코어기판이 제안된다. 또한, 글라스 코어기판 제조방법이 제안된다.

Description

글라스 코어기판 및 그 제조방법{GLASS CORE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 글라스 코어기판 및 그 제조방법에 관한 것이다. 구체적으로는 관통홀 내벽에서 글라스층으로 침투된 크랙을 형성시켜 관통홀 내의 도전성 충전재와 글라스층 사이의 계면에서 밀착력을 향상시킨 글라스 코어기판 및 그 제조방법에 관한 것이다.
최근 휴대폰을 포함한 휴대 전자기기들이 박판화되면서, 반도체칩 등의 실장 시에 CTE(열팽창계수)의 미스매치(mismatch)로 인한 휨이 발생되고 있고. 특히, 패키징(packaging) 경우 신속히 해결해야 할 문제로 대두되고 있다.
이러한 기판의 휨(warpage) 특성을 개선하고자 글라스 시트(glass sheet)를 사용한 코어가 개발되고 있다. 그러나, 실제 관통홀과 같은 가공홀 내의 유리 계면과 시드층 사이에서 밀착력이 저하되어 도금을 할 경우, 도 4에 도시된 바와 같이 블리스터(blister)(20b) 등이 발생되고 있다.
종래의 글라스 코어 기판 제조 방식에서는 유리(glass) 계면의 조도(roughness)가 대략 1nm정도이므로, 시드층 형성 시 화학동의 경우 계면 밀착력이 저하되어 블리스터가 발생되고 있다. 또한, 스퍼터링 방식을 이용하더라도 열적 스트레스(thermal stress)를 가하면 쉽게 박리(delamination)되거나 도전층의 증착이 제대로 이루어지지 않는 문제가 있다.
대한민국 공개특허공보 제10-2003-0064269호 (2003년 7월 31일 공개) 일본 공개특허공보 특개2003-218525 (2003년 7월 31일 공개) 일본 공개특허공보 특개2007-145656 (2007년 6월 14일 공개)
전술한 문제를 해결하고자, 관통홀 내의 글라스 시트 부분에 관통홀 내벽에서 글라스층으로 침투된 크랙을 형성시켜 관통홀 내의 도전성 충전재와 글라스층 사이의 계면에서 밀착력을 향상시킨 기술을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 모습에 따라, 글라스층 및 글라스층의 상하부에 적층된 절연층을 포함하는 글라스 코어 적층체; 글라스 코어 적층체를 관통하여 형성되고 관통된 내벽에서 글라스층으로 침투되어 형성된 크랙이 구비된 관통홀; 및 관통홀의 내부 및 크랙 내부로 충전된 도전재;를 포함하는 글라스 코어기판이 제안된다. 이때, 크랙은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성된다.
이때, 하나의 예에서, 관통홀은 글라스 코어 적층체의 상하면에서의 개구보다 글라스 코어 적층체 내부의 글라스층에서의 내부 개구가 좁게 형성될 수 있다.
또한, 하나의 예에서, 크랙은 적어도 하나 이상이 글라스층의 수평방향으로 침투되어 형성될 수 있다.
또 하나의 예에 따르면, 크랙은 관통홀과 글라스층의 경계로부터 글라스층으로 20 ~ 100㎛ 침투되어 형성될 수 있다.
이때, 또 하나의 예에서, 절연층의 외측 표면에 회로패턴이 형성될 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 모습에 따라, 글라스층의 상하부에 절연층이 적층된 글라스 코어 적층체를 준비하는 단계; 글라스 코어 적층체를 관통하는 관통홀을 형성하되, 관통홀의 내벽에서 글라스층으로 침투되는 크랙이 형성되도록 관통홀을 형성하는 단계; 및 관통홀의 내부 및 크랙 내부로 도전재를 충전하는 단계;를 포함하는 글라스 코어기판 제조 방법이 제안된다. 이때, 관통홀을 형성하는 단계에서, 크랙은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성된다.
이때, 하나의 예에서, 관통홀을 형성하는 단계에서, 글라스 코어 적층체의 상하면에서의 관통홀의 개구보다 글라스 코어 적층체 내부의 글라스층에서의 관통홀의 내부 개구가 좁게 형성되도록 관통홀이 형성될 수 있다.
또한, 하나의 예에서, 관통홀을 형성하는 단계에서, 크랙은 적어도 하나 이상이 글라스층의 수평방향으로 침투되게 형성될 수 있다.
또 하나의 예에서, 관통홀을 형성하는 단계에서, 레이저를 이용하여 관통홀을 형성하되, 레이저의 파워를 상승시키거나 샷(shot) 수를 추가하며 글라스층에 충격을 가하여 크랙을 형성할 수 있다.
이때, 또 하나의 예에서, 관통홀을 형성하는 단계에서, CO2 레이저, 야그 레이저, 엑사이머 레이저, UV 레이저 중의 어느 하나의 레이저를 이용하여 관통홀이 형성될 수 있다.
또한, 하나의 예에 따르면, 관통홀을 형성하는 단계에서, 크랙은 관통홀과 글라스층의 경계로부터 글라스층으로 20 ~ 100㎛ 침투되어 형성될 수 있다.
이때, 또 하나의 예에서, 글라스 코어 적층체를 준비하는 단계에서 절연층의 외측 표면에 박막 도전시트가 적층 형성된 글라스 코어 적층체를 준비하거나 또는 글라스 코어 적층체를 준비하는 단계에 준비된 글라스 코어 적층체의 절연층의 외측 표면에 박막 도전시트를 적층 형성하고, 관통홀을 형성하는 단계 또는 도전재를 충전하는 단계에서 박막 도전시트를 가공하여 절연층의 외측 표면에 회로패턴을 형성할 수 있다.
본 발명의 실시예에 따라, 관통홀 내의 글라스 시트 부분에 관통홀 내벽에서 글라스층으로 침투된 크랙을 형성시켜 관통홀 내의 도전성 충전재와 글라스층 사이의 계면에서 밀착력을 향상시킬 수 있다.
또한, 본 발명의 하나의 실시예에 따라, 강제로 실금 또는 크랙이 형성된 경우, 관통홀 내의 크랙에 미세홀 내부 도금 등으로 도전재의 충전이 이루어져, 기판 제조 공정 중 리플로우 등에 의한 열충격에서 도전재와 글라스층 간의 밀착력을 높일 수 있다.
또한, 본 발명에 따른 실시예들이 적용되는 경우, 글라스 코어 기판 제조 시에 글라스 코어의 고모듈러스(high modulus) 특성을 그대로 유지하면서, 종래에 글라스 계면의 저조도(low roughness)로 인해 주로 발생되던 블리스터(blister) 불량을 현저히 저하시킬 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 글라스 코어기판을 개략적으로 나타낸 단면도이다.
도 2는 도 1의 'A'부분 확대도면이다.
도 3a 내지 3c는 본 발명의 하나의 실시예에 따른 글라스 코어기판 제조 방법의 각 단계를 개략적으로 나타낸 도면이다.
도 4는 종래의 글라스 코어기판에서 관통홀 충전재와 글라스기판 사이 계면을 나타내는 확대사진이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
글라스 코어 기판
우선, 본 발명의 제1 모습에 따른 글라스 코어기판을 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1은 본 발명의 하나의 실시예에 따른 글라스 코어기판을 개략적으로 나타낸 단면도이고, 도 2는 도 1의 'A'부분 확대도면이다.
도 1 및 2를 참조하면, 하나의 예에 따른 글라스 코어기판은 글라스 코어 적층체(10), 관통홀(10a) 및 도전재(20)를 포함하여 이루어진다. 이하에서, 글라스 코어기판의 각 구성들을 구체적으로 살펴본다. 이때, 각 구성들에 대한 설명에 있어서, 각 구성의 특징을 유지하는 범위 내에서 글라스 코어 기판 기술분야에서 널리 공지된 구성들이 사용될 수 있고, 그에 대한 설명이 생략될 수도 있다.
구체적으로, 도 1 및 2를 참조하면, 글라스 코어 적층체(10)는 글라스층(11) 및 글라스층(11)의 상하부에 적층된 절연층(13)을 포함하고 있다. 글라스층(11)은 기판재질로 사용되는 유리 재질로 이루어질 수 있다. 또한, 절연층(13)은 글라스 코어 기판에 사용되는 공지의 절연재료로 이루어질 수 있다. 절연재료로는 PPG, ABF(Ajinomoto Build-up Film), ABF GCP(Glass Cloth Primer), PI(Poly Imide), 프라이머(Primer), 유리섬유 및 필러 등을 포함하는 에폭시계열 수지 등을 사용할 수 있다. 유리재질로는 무알칼리 유리 등이 사용될 수 있고, 무알칼리 유리의 예로는 알루미노 보로 실리케이트 등이 있다.
또한, 도시되지 않았으나, 하나의 예에서, 절연층(13)의 외측 표면에 회로패턴이 형성될 수 있다.
다음으로, 도 1 및 2를 참조하면, 글라스 코어기판의 관통홀(10a)은 글라스 코어 적층체(10)를 관통하여 형성된다. 관통된 관통홀 내벽(10a)에는 글라스층(11)으로 침투되어 형성된 크랙(11a)이 구비되어 있다. 예컨대, 크랙(11a)은 예컨대 레이저 등을 이용하여 글라스층(11)에 열 및/또는 충격을 가함으로써 강제로 실금이 형성되도록 하여 형성될 수 있다. 이때, 크랙(11a)은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성된다.
이때, 하나의 예에서, 관통홀(10a)은 글라스 코어 적층체(10)의 상하면에서의 개구보다 글라스 코어 적층체(10) 내부의 글라스층(11)에서의 내부 개구가 좁게 형성될 수 있다. 예컨대, 관통홀(10a)은 글라스 코어 적층체(10)의 중심으로 갈수록 점차 직경이 작아지도록 형성될 수 있다.
이때, 도 1 및 2를 참조하여, 관통홀 내벽(10a)에 형성된 크랙(11a)을 더 살펴본다.
도 1 및 2를 참조하면, 크랙(11a)은 적어도 하나 이상 형성될 수 있다. 이때, 크랙(11a)은 관통홀 내벽(10a)에서 글라스층(11)의 수평방향으로 침투되게 형성될 수 있다. 예컨대, 크랙(11a)은 관통홀 형성 과정에서 예컨대 레이저의 파워를 높이거나 레이저 샷(shot)의 수를 증가시켜 글라스층(11)에 열 및/또는 충격을 가하는 방식으로 형성될 수 있다.
또한, 하나의 예에서, 크랙(11a)은 예컨대 100um 이하의 실금을 강제로 형성함으로써 형성될 수 있다. 이때, 관통홀(10a)을 충전(充塡)시키는 도전재(20)가 관통홀(10a)에 충전되면서 크랙(11a)으로 도전재(20)가 채워지고, 이에 따라 글라스 계면과 도전재(20), 예컨대 Cu 사이의 밀착력을 강화시킬 수 있다. 이때, 크랙(11a)은 관통홀(10a)과 글라스층(11)의 경계로부터 글라스층(11)으로 20 ~ 100㎛ 침투되어 형성될 수 있다. 예컨대, 크랙(11a)의 상한 사이즈는 기판에서 관통홀(10a)과 관통홀(10a) 사이의 최소 피치 간격을 고려하여 결정될 수 있다. 예컨대, 기판에서 관통홀(10a)과 관통홀(10a) 사이의 최소 피치 간격이 200㎛ 정도인 경우에 크랙(11a)의 사이즈가 100㎛ 이상이 되면 양쪽 관통홀(10a)이 도금된 후 도통하여 쇼트가 발생할 우려가 있다. 또한, 예컨대, 크랙(11a)의 하한 사이즈는 실험적 결과를 바탕으로 이후 공정에서의 열 충격, 예컨대 리플로우 공정 등에서의 열 충격에서도 도전재(20)와 글라스층(11) 사이의 밀착력이 확보될 수 있도록 설정할 수 있다. 예컨대, 크랙(11a)의 하한 사이즈는 20㎛ 정도로 하여 크랙(11a)으로 침투한 도전재 침투부(20a)에 의해 도전재(20)와 글라스층(11) 사이의 밀착력이 충분히 확보되도록 할 수 있다. 예컨대, 크랙(11a)의 틈새 간격은 충분히 크지 않도록 하고, 예컨대 5㎛ 이하가 되도록 할 수 있다.
계속하여, 도 1 및 2를 참조하면, 글라스 코어 기판의 도전재(20)는 관통홀(10a)의 내부 및 크랙(11a) 내부로 충전되어 있다. 예컨대, 도전성 재료의 충전(充塡)은 관통홀(10a)의 내부 및 크랙(11a) 내부를 도금하여 형성되거나 예컨대 스퍼터링 방식 등으로 관통홀(10a)의 내부 및 크랙(11a) 내부로 도전재료(20)를 메워 형성될 수 있다. 예컨대, 도전재(20)는 글라스 코어 기판의 관통홀(10a)에 사용되는 공지의 금속 등이 사용될 수 있다. 예컨대, 도금이나 스퍼터링 방식 등으로 관통홀(10a)의 내부 및 크랙(11a) 내부에 도전성 재료가 충전될 수 있다.
예컨대, 도 2를 참조하면, 크랙(11a) 내부에 충전되는 도전재(20)는 크랙(11a)을 전부 채우거나 적어도 크랙(11a) 입구부터 상당 정도의 깊이까지 채워질 수 있다. 도 2에서 도면부호 20a는 도전재(20)의 침투부이다. 크랙(11a) 내부로 침투한 도전재 침투부(20a)에 의해 도전재(20)와 글라스층(11) 사이의 밀착력이 확보될 수 있다.
도 4는 종래의 글라스 코어기판에서 관통홀 충전재와 글라스기판 사이 계면을 나타내는 확대사진이다. 도 4를 참조하면, 크랙이 없이 종래 방식으로 제조된 글라스 코어 기판을 피크 온도 260℃에서 리플로우 및 솔더 포트(solder pot)를 이용하여 테스트한 결과가 나타나고 있다. 관통홀(10a) 내에 표면조도가 없을 시 기판 제조 공정 중 발생되는 열 충격에 취약할 수 있으며, 또한, 도 4에 도시된 바와 같이 블리스터(blister)(20b)가 많이 생성된다. 그에 따라, 종래의 방식의 경우 실제 시드층(도시되지 않음)의 형성에 많은 노력이 요구될 수 있다.
반면, 본 발명에서와 같이 강제로 실금을 형성시킨 경우, 즉 크랙(11a)이 형성된 경우, 도 2에 도시된 바와 같이 관통홀(10a) 내의 크랙(11a)에 미세홀 내부도금이 완료되어, 기판 제조 공정 중 리플로우 등에 의한 열 충격에서 도전재(20)와 글라스층(11) 간의 밀착력을 높일 수 있게 되었다.
본 발명에 따른 실시예들이 적용될 경우, 글라스 코어 기판 제조 시에 기존의 고모듈러스(high modulus) 특성을 그대로 유지하면서, 글라스 계면의 저조도(low roughness)로 인해 주로 발생되던 블리스터(blister) 불량을 현저히 저하시킬 수 있다.
글라스 코어기판 제조방법
다음으로, 본 발명의 제2 모습에 따른 글라스 코어기판 제조 방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 모습에 따른 글라스 코어기판 및 도 1 및 2가 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 3a 내지 3c는 본 발명의 하나의 실시예에 따른 글라스 코어기판 제조 방법의 각 단계를 개략적으로 나타낸 도면이다.
도 3a 내지 3c를 참조하면, 하나의 예에 따른 글라스 코어기판 제조 방법은 글라스 코어 적층체 준비 단계(도 3a 참조), 관통홀 형성 단계(도 3b 참조) 및 도전재 충전 단계(도 3c 참조)를 포함하여 이루어진다. 도면을 참조하여 각 공정을 구체적으로 살펴본다.
먼저, 도 3a를 참조하면, 글라스 코어 적층체 준비 단계에서는, 글라스층(11)의 상하부에 절연층(13)이 적층된 글라스 코어 적층체(10)가 준비된다. 이때, 글라스층(11)의 상하부에 적층된 절연층(13)은 도 3a에 도시된 바와 같이 하나의 절연시트로 이루어질 수 있고, 또는 도시되지 않았으나, 다수의 절연시트와 각 절연시트 상에 회로패턴(도시되지 않음)이 적층된 적층구조로 이루어질 수도 있다. 글라스층(11)과 절연층(13)의 재료로서 글라스 코어기판에 사용되는 공지의 재료가 사용될 수 있다.
예컨대, 도시되지 않았으나, 하나의 예에서, 글라스 코어 적층체 준비 단계에서 절연층(13)의 외측 표면에 박막 도전시트가 적층 형성된 글라스 코어 적층체(10)가 준비될 수 있다. 또는, 도시되지 않았으나, 관통홀 형성 단계 이전에 글라스 코어 적층체 준비 단계에서 준비된 글라스 코어 적층체(10)의 절연층(13)의 외측 표면에 박막 도전시트가 적층 형성될 수 있다.
이때, 절연층(13)의 외측 표면의 박막 도전시트(도시되지 않음)는 이후 공정에서 가공되어 회로패턴(도시되지 않음)이 형성될 수 있다. 예컨대, 박막 도전시트(도시되지 않음)는 절연층(13) 표면에 부착된 동박시트일 수 있고, 또는 도금된 금속도전층일 수 있다. 예컨대, 관통홀 형성 단계 또는/및 도전재 충전 단계에서 박막 도전시트가 가공되며 절연층(13)의 외측 표면에 회로패턴이 형성될 수 있다.
다음, 도 3b를 참조하며, 관통홀 형성 단계에서는, 글라스 코어 적층체(10)를 관통하는 관통홀(10a)이 형성된다. 또한, 이때, 관통홀 형성 단계에서, 관통홀(10a)의 내벽에서 글라스층(11)으로 침투되는 크랙(11a)이 형성된다. 이때, 크랙(11a)은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성된다.
예컨대, 도 3b를 참조하면, 관통홀 형성 단계에서는, 글라스 코어 적층체(10)의 상하면에서의 관통홀(10a)의 개구보다 글라스 코어 적층체(10) 내부의 글라스층(11)에서의 관통홀(10a)의 내부 개구가 좁게 관통홀(10a)이 형성된다.
이때, 도 3을 참조하면, 하나의 예에 따라, 관통홀 형성 단계에서, 크랙(11a)은 적어도 하나 이상이 글라스층(11)의 수평방향으로 침투되게 형성될 수 있다.
게다가, 하나의 예에서, 관통홀 형성 단계에서, 관통홀(10a)은 레이저를 이용하여 형성될 수 있다. 레이저로 글라스 코어 적층체(10)를 관통하는 기술은 이미 널리 알려져 있다.
이때, 또 하나의 예에서, CO2 레이저, 야그 레이저, 엑사이머 레이저, UV 레이저 중의 어느 하나의 레이저가 사용되어 관통홀(10a)이 형성될 수 있다.
또한, 이때, 레이저의 파워를 상승시키는 방식으로 글라스층(11)에 열 및/또는 충격을 가하여 크랙(11a)을 형성할 수 있다. 또는, 레이저의 샷(shot) 수를 추가하며 글라스층(11)에 열 및/또는 충격을 가하여 크랙(11a)을 형성할 수 있다.
예컨대, 관통홀 형성 단계에서, 크랙(11a)은 관통홀(10a)과 글라스층(11)의 경계로부터 글라스층(11)으로 20 ~ 100㎛ 침투되도록 형성될 수 있다.
다음으로, 도 3c를 참조하면, 도전재 충전 단계에서는, 관통홀(10a)의 내부 및 크랙(11a) 내부로 도전재(20)가 충전(充塡)된다. 예컨대, 관통홀(10a) 내부 및 크랙(11a) 내부에 도금으로 도금재를 충전시킬 수 있고, 또는 스퍼터링과 같은 방식으로 도전성 재료로 관통홀(10a) 내부 및 크랙(11a) 내부를 충전할 수도 있다. 예컨대, 도전재(20)는 Cu와 같은 금속을 이용하여 도금하거나 스퍼터링 방식으로 충전(充塡)함으로써 형성될 수 있다. 예컨대, 도금 방식의 경우, 관통홀(10a) 내부 및 크랙(11a) 내부에 시드층(도시되지 않음) 도금 후 시드층 상에 도전성 금속을 도금할 수 있다. 예컨대, Ni, Cu 등의 재료로 무전해 도금하여 시드층을 형성한 후 전해 도금 방식으로 관통홀(10a) 내부를 충전시킬 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 글라스 코어 적층체 10a : 관통홀 또는 관통홀 내벽
11 : 글라스층 11a : 크랙
13 : 절연층 20 : 도전재

Claims (12)

  1. 글라스층 및 상기 글라스층의 상하부에 적층된 절연층을 포함하는 글라스 코어 적층체;
    상기 글라스 코어 적층체를 관통하여 형성되고 관통된 내벽에서 상기 글라스층으로 침투되어 형성된 크랙이 구비된 관통홀; 및
    상기 관통홀의 내부 및 상기 크랙 내부로 충전된 도전재;를 포함하고,
    상기 크랙은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성된,
    글라스 코어기판.
  2. 청구항 1에 있어서,
    상기 관통홀은 상기 글라스 코어 적층체의 상하면에서의 개구보다 상기 글라스 코어 적층체 내부의 상기 글라스층에서의 내부 개구가 좁게 형성된 것을 특징으로 하는 글라스 코어기판.
  3. 청구항 1에 있어서,
    상기 크랙은 적어도 하나 이상이 상기 글라스층의 수평방향으로 침투되어 형성된 것을 특징으로 하는 글라스 코어기판.
  4. 청구항 1 내지 3 중의 어느 하나에 있어서,
    상기 크랙은 상기 관통홀과 상기 글라스층의 경계로부터 상기 글라스층으로 20 ~ 100㎛ 침투되어 형성된 것을 특징으로 하는 글라스 코어기판.
  5. 청구항 4에 있어서,
    상기 절연층의 외측 표면에 회로패턴이 형성된 것을 특징으로 하는 글라스 코어기판.
  6. 글라스층의 상하부에 절연층이 적층된 글라스 코어 적층체를 준비하는 단계;
    상기 글라스 코어 적층체를 관통하는 관통홀을 형성하되, 상기 관통홀의 내벽에서 상기 글라스층으로 침투되는 크랙이 형성되도록 상기 관통홀을 형성하는 단계; 및
    상기 관통홀의 내부 및 상기 크랙 내부로 도전재를 충전하는 단계;를 포함하고,
    상기 관통홀을 형성하는 단계에서, 상기 크랙은 입구 측 틈새 간격보다 틈새 길이 또는 침투 길이가 크게 형성되는,
    글라스 코어기판 제조 방법.
  7. 청구항 6에 있어서,
    상기 관통홀을 형성하는 단계에서, 상기 글라스 코어 적층체의 상하면에서의 상기 관통홀의 개구보다 상기 글라스 코어 적층체 내부의 상기 글라스층에서의 상기 관통홀의 내부 개구가 좁게 형성되도록 상기 관통홀을 형성하는 것을 특징으로 하는 글라스 코어기판 제조 방법.
  8. 청구항 6에 있어서,
    상기 관통홀을 형성하는 단계에서, 상기 크랙은 적어도 하나 이상이 상기 글라스층의 수평방향으로 침투되게 형성되는 것을 특징으로 하는 글라스 코어기판 제조 방법.
  9. 청구항 6에 있어서,
    상기 관통홀을 형성하는 단계에서, 레이저를 이용하여 상기 관통홀을 형성하되, 상기 레이저의 파워를 상승시키거나 샷(shot) 수를 추가하며 상기 글라스층에 충격을 가하여 상기 크랙을 형성하는 것을 특징으로 하는 글라스 코어기판 제조 방법.
  10. 청구항 9에 있어서,
    상기 관통홀을 형성하는 단계에서, CO2 레이저, 야그 레이저, 엑사이머 레이저, UV 레이저 중의 어느 하나의 레이저를 이용하여 상기 관통홀을 형성하는 것을 특징으로 하는 글라스 코어기판 제조 방법.
  11. 청구항 6 내지 10 중의 어느 하나에 있어서,
    상기 관통홀을 형성하는 단계에서, 상기 크랙은 상기 관통홀과 상기 글라스층의 경계로부터 상기 글라스층으로 20 ~ 100㎛ 침투되어 형성되는 것을 특징으로 하는 글라스 코어기판 제조 방법.
  12. 청구항 11에 있어서,
    상기 글라스 코어 적층체를 준비하는 단계에서 상기 절연층의 외측 표면에 박막 도전시트가 적층 형성된 상기 글라스 코어 적층체를 준비하거나 또는 상기 글라스 코어 적층체를 준비하는 단계에 준비된 상기 글라스 코어 적층체의 상기 절연층의 외측 표면에 상기 박막 도전시트를 적층 형성하고,
    상기 관통홀을 형성하는 단계 또는 상기 도전재를 충전하는 단계에서 상기 박막 도전시트를 가공하여 상기 절연층의 외측 표면에 회로패턴을 형성하는 것을 특징으로 하는 글라스 코어기판 제조 방법.
KR1020130090969A 2013-07-31 2013-07-31 글라스 코어기판 및 그 제조방법 KR101483875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130090969A KR101483875B1 (ko) 2013-07-31 2013-07-31 글라스 코어기판 및 그 제조방법
US14/444,126 US20150034377A1 (en) 2013-07-31 2014-07-28 Glass core substrate and method for manufacturing the same
TW103126129A TWI592295B (zh) 2013-07-31 2014-07-31 玻璃核心基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130090969A KR101483875B1 (ko) 2013-07-31 2013-07-31 글라스 코어기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101483875B1 true KR101483875B1 (ko) 2015-01-16

Family

ID=52426632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130090969A KR101483875B1 (ko) 2013-07-31 2013-07-31 글라스 코어기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20150034377A1 (ko)
KR (1) KR101483875B1 (ko)
TW (1) TWI592295B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9886236B2 (en) 2014-05-28 2018-02-06 Google Llc Multi-dimensional audio interface system
CN111010799A (zh) * 2018-10-08 2020-04-14 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US11602046B2 (en) * 2020-05-28 2023-03-07 Kyocera Corporation Wiring board
CN112423480A (zh) * 2020-11-27 2021-02-26 东莞市科佳电路有限公司 一种改善电路板电镀填孔工艺的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141667A (ja) 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd セラミック複合基板およびその製造方法
KR20130024923A (ko) * 2010-05-04 2013-03-08 이 아이 듀폰 디 네모아 앤드 캄파니 납-텔루륨-리튬-티타늄-산화물을 함유하는 후막 페이스트, 및 반도체 소자의 제조에서의 그의 용도

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348990A (en) * 1963-12-23 1967-10-24 Sperry Rand Corp Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5260519A (en) * 1992-09-23 1993-11-09 International Business Machines Corporation Multilayer ceramic substrate with graded vias
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
DE69928518T2 (de) * 1998-02-26 2006-03-30 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte mit einer struktur von gefüllten kontaktlöchern
EP1124256A1 (en) * 1999-11-10 2001-08-16 Ibiden Co., Ltd. Ceramic substrate
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
TW521361B (en) * 2002-02-27 2003-02-21 Advanced Semiconductor Eng Bump process
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US7385472B1 (en) * 2006-06-28 2008-06-10 Emc Corporation Multi-level printed circuit board interstitial vias
JP5023738B2 (ja) * 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
KR101465709B1 (ko) * 2007-07-05 2014-11-27 에이에이씨 마이크로텍 에이비 저저항 웨이퍼 관통형 비아
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
WO2009069791A1 (ja) * 2007-11-28 2009-06-04 Kyocera Corporation 配線基板、実装構造体及び配線基板の製造方法
KR20100070161A (ko) * 2008-12-17 2010-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
JP2013080904A (ja) * 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141667A (ja) 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd セラミック複合基板およびその製造方法
KR20130024923A (ko) * 2010-05-04 2013-03-08 이 아이 듀폰 디 네모아 앤드 캄파니 납-텔루륨-리튬-티타늄-산화물을 함유하는 후막 페이스트, 및 반도체 소자의 제조에서의 그의 용도

Also Published As

Publication number Publication date
TWI592295B (zh) 2017-07-21
US20150034377A1 (en) 2015-02-05
TW201522034A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
JP6130344B2 (ja) 印刷回路基板
US20140027163A1 (en) Printed circuit board and method for manufacturing the same
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR101086014B1 (ko) 고방열성 광소자용 기판 및 그 제조방법
KR101483875B1 (ko) 글라스 코어기판 및 그 제조방법
TW200929403A (en) Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP2012209553A (ja) プリント配線板
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2016092292A (ja) 配線板およびその製造方法
US8754337B2 (en) Printed wiring board fabrication method, printed wiring board, multilayer printed wiring board, and semiconductor package
KR20130024822A (ko) 프린트 배선판
JP2008311520A (ja) 電子部品内蔵基板の製造方法
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP6444651B2 (ja) 多層プリント配線板
JP6301812B2 (ja) 配線基板及びその製造方法
JP2010062199A (ja) 回路基板
TWI595811B (zh) 印刷電路板及其製造方法
US10314168B2 (en) Printed wiring board
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2014090079A (ja) プリント配線板
KR100716827B1 (ko) 칩 실장형 인쇄회로기판의 제조방법
KR101946981B1 (ko) 인쇄회로기판의 제조 방법
JP2019165112A (ja) 配線基板及び配線基板の製造方法
KR20060107067A (ko) 스택 비아 인쇄 회로 기판의 마이크로 비아 충진 방법
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6