KR100716827B1 - 칩 실장형 인쇄회로기판의 제조방법 - Google Patents

칩 실장형 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100716827B1
KR100716827B1 KR1020050056882A KR20050056882A KR100716827B1 KR 100716827 B1 KR100716827 B1 KR 100716827B1 KR 1020050056882 A KR1020050056882 A KR 1020050056882A KR 20050056882 A KR20050056882 A KR 20050056882A KR 100716827 B1 KR100716827 B1 KR 100716827B1
Authority
KR
South Korea
Prior art keywords
thermoplastic film
rcc
cavity
chip
core
Prior art date
Application number
KR1020050056882A
Other languages
English (en)
Other versions
KR20070001408A (ko
Inventor
정회구
이종진
최재민
강명삼
박정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050056882A priority Critical patent/KR100716827B1/ko
Publication of KR20070001408A publication Critical patent/KR20070001408A/ko
Application granted granted Critical
Publication of KR100716827B1 publication Critical patent/KR100716827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 칩 실장형 인쇄회로기판의 제조방법에 관한 것으로, 수지층의 한면에 동박층이 적층된 RCC(Resin Coated Copper Foil) 또는 절연층에 개구부를 형성하고 코어에 열압착하여 캐비티(Cavity)를 형성할 때, RCC 내의 수지층 또는 절연층의 유리전이온도보다 낮은 유리전이온도를 갖는 열가소성 필름을 함께 열압착하여 열가소성 필름이 RCC 내의 수지층 또는 절연층보다 먼저 용융되어 캐비티를 채움으로써 이후 실장될 칩에 대응하는 캐비티의 형상을 보호 및 유지시켜 제품의 신뢰성을 향상시킨 칩 실장형 인쇄회로기판의 제조방법에 관한 것이다.
열가소성 필름, 적층, 캐비티, RCC, 인쇄회로기판

Description

칩 실장형 인쇄회로기판의 제조방법{Manufacturing method of printed circuit board for mounting chip}
도 1a 내지 도 1c는 종래의 일례에 따른 칩 실장형 인쇄회로기판의 제조방법에 따른 공정도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도이다.
도 3a 내지 도 3i는 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판 제조방법에 따른 공정도이다.
도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도이다.
도 5a 내지 도 5k는 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판 제조방법에 따른 공정도이다.
도 6은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도이다.
도 7a 내지 도 7i는 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판 제조방법에 따른 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 동박적층판 101, 201 : 절연층
102, 202 : 동박층 103 : 에칭 레지스트 패턴
104 : 회로패턴 105, 205, 304 : 코어
106 : 절연층 107, 207, 306 : 더미 기판
108, 208, 307 : 열가소성 필름 109, 209, 309 : 캐비티
110, 211, 312 : 비아홀 111, 212, 313 : 시드층
213, 314 : 레지스트 패턴 214, 315 : 도금층
114 : 상부 회로패턴 203 : 제1 회로패턴
203a :본딩패드 204 : 제2 회로패턴
204b : 하부 접속패드 206 : RCC
206a, 305a : 수지층 206b, 305b : 동박층
210 : 제3 회로패턴 210b: 상부 접속패드
300 : 내부 비아홀 301 : 도금층
302 : 제1 회로패턴 302a: 내부 본딩패드
303 : 제2 회로패턴 305 : 제1 RCC
308 : 제2 RCC 310 : 제3 회로패턴
310a : 외부 본딩패드 310b : 상부 접속패드
311 : 제4 회로패턴 311b : 하부 접속패드
316 : 솔더 레지스트 패턴 317 : 금도금층
본 발명은 칩 실장형 인쇄회로기판의 제조방법에 관한 것이다.
보다 상세하게는, 수지층의 한면에 동박층이 적층된 RCC(Resin Coated Copper Foil) 또는 절연층에 개구부를 형성하고 코어에 열압착하여 캐비티(Cavity)를 형성할 때, RCC 내의 수지층 또는 절연층의 유리전이온도보다 낮은 유리전이온도를 갖는 열가소성 필름을 함께 열압착하여 열가소성 필름이 절연층 또는 RCC 내의 수지층보다 먼저 용융되어 캐비티를 채움으로써 이후 실장될 칩에 대응하는 캐비티의 형상을 보호 및 유지시켜 제품의 신뢰성을 향상시킨 칩 실장형 인쇄회로기판의 제조방법에 관한 것이다.
최근, 휴대 전화나 디지털 AV기기, IC카드 등 고기능화에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하고자 패키지의 추세가 기존의 기판 하나에 하나의 칩이 실장되는 형태에서 하나의 기판에 여러 개의 칩을 실장하는 패키지가 등장하게 되었다.
회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 패키지의 역할이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 놓일 수 있다. 그러나 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 받을수 없을뿐만 아니라, 외부의 충격에 쉽게 손상될 수 있기 때문에 기판에 실장되기 전까지 완전한 제품이라고 볼 수 없는 것이다.
휴대용 전자제품이 소형화하면서 이에 반도체가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다.
이러한 패키지의 경박단소화에 부응하기 위하여 칩을 표면이 아닌 인쇄회로기판 내에 실장하는 방법이 요구되면서 칩 실장을 위한 인쇄회로기판의 다양한 제조방법이 연구되고 있다.
도 1은 종래의 일례에 따른 일본 특허공개공보 평5-183272호에 개시된 칩 실장형 인쇄회로기판의 제조방법을 도시한 공정도이다.
먼저, 도 1a에 도시된 바와 같이, 칩 실장형 홈부(2; 또는 '캐비티'라 한다.)가 형성된 하층 기판(10) 상면에 프리프레그(3; Prepreg)로 이루어진 접착층 및 칩 실장형 홈부(2)의 외경보다 큰 개구부가 형성된 상층 기판(4)을 적층하고 열압착하여 다층판을 제공한다.
이후, 도 1b에 도시된 바와 같이, 드릴을 이용하여 층간 전기적 도통을 위한 비아홀(5)을 형성하고, 다층판 상하면 및 비아홀 내벽에 무전해 도금 및 전해 동도금을 수행하여 도금층(6)을 형성한다.
이때, 무전해 도금 및 전해 동도금 수행시 개구부는 마스크(7)로 덮여져 개구부 내에 도금층(6)이 형성되지 않도록 한다.
도금층(6)을 형성한 후, 도 1c에 도시된 바와 같이, 다층판 상하면에 회로패 턴(8)을 형성하여 인쇄회로기판을 완성한다.
상술한 바와 같은 반도체 패키지는 상층 기판(4)과 하층 기판(1)을 적층할 때, 반경화 상태의 프리프레그(3)를 접착층으로 이용하여, 열압착시 제공되는 열에 의해 프리프레그(3)가 캐비티(2) 내로 녹아 흘러들어가게 되어 제품 불량을 유발하는 문제점이 있었다.
즉, 유리전이온도가 약 140℃인 프리프레그(3)가 열압착시 약 170℃의 열을 받게 되면 프리프레그(3)가 캐비티(2) 내로 용융되어 흘러들어감으로써, 캐비티(2)의 내벽 및 바닥면이 고르지 못하여 이후 칩을 실장할 때 칩이 올바르게 실장되지 않아 칩 몰딩공정에 어려움이 따를 뿐만 아니라, 제품 완성 후 접속 불량 등의 불량을 유발하여 제품 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 개구부가 형성된 절연층을 코어에 열압착하여 캐비티를 형성할 때, 절연층이 용융되어 캐비티 내로 흘러들어가는 것을 방지하여 이에 따른 불량을 제거함으로써 신뢰성이 향상된 칩 실장형 인쇄회로기판의 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법은 (A) 소정의 회로패턴이 형성된 코어를 제공하는 단계, (B) 코어 상면에 실장하고자 하는 칩에 대응하는 개구부가 형성된 절연층을 적층하는 단계, (C) 절연층 상면에 열가소성 필름을 적층하고 열압착함으로써, 개구 부 및 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계, (D) 열가소성 필름을 제거하는 단계, 및 (E) 절연층 상에 소정의 회로패턴과 대응하는 상부 회로패턴을 형성하는 단계를 포함하고, 상기 (C) 단계에서 상기 열가소성 필름이 용융되어 캐비티 내부를 채움으로써 캐비티의 형상이 유지되는 것을 특징으로 한다.
또한, 상기 기술적 과제를 해결하기 위하여, 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법은 (A) 본딩패드들을 포함한 제1 회로패턴이 형성된 상면 및 하부 접속패드들을 포함한 제2 회로패턴이 형성된 하면을 포함하는 코어를 제공하는 단계, (B) 코어 상면에 실장하고자 하는 칩에 대응하는 개구부가 형성된 RCC(Resin Coated Copper Foil) 을 적층하는 단계, (C) RCC 상면에 열가소성 필름을 적층하고 열압착함으로써, 개구부 및 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계, (D) 열가소성 필름을 제거하는 단계, 및 (E) RCC 상에 상부 접속패드들을 포함한 제3 회로패턴을 형성하는 단계를 포함하고, 상기 (C) 단계에서 열가소성 필름이 용융되어 캐비티 내부를 채움으로써 캐비티의 형상이 유지되는 것을 특징으로 한다.
또한, 상기 기술적 과제를 해결하기 위하여, 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법은 (A) 내부 본딩패드들을 포함한 제1 회로패턴이 형성된 상면 및 제2 회로패턴이 형성된 하면을 포함하는 코어를 제공하는 단계, (B) 코어 상면에 실장하고자 하는 제1 칩에 대응하는 개구부가 형성된 제1 RCC를 적층하는 단계, (C) 제1 RCC 상면에 열가소성 필름을 적층하고 코어 하면에 제2 RCC를 적층한 후 열압착함으로써, 개구부 및 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계, (D) 열가소성 필름을 제거하는 단계, (E) 제1 RCC 상에 본딩패드들 및 상부 접속패드들을 포함한 제3 회로패턴 및 제2 RCC 상에 하부 접속패드들을 포함한 제4 회로패턴을 형성하는 단계, (F) 회로패턴들을 전기적으로 연결하는 블라인드 비아홀 또는 관통홀을 포함한 다수의 비아홀을 형성하는 단계, (G) 내부 본딩패드들, 상기 외부 본딩패드들, 상부 접속패드들 및 하부 접속패드들이 오픈되도록 솔더 레지스트 패턴을 형성하는 단계, 및 (H) 코어 상면에서 내부 본딩패드들의 내주를 따라 실장하고자 하는 제2 칩에 대응하는 제2 캐비티를 형성하는 단계를 포함하고, 상기 (C) 단계에서 상기 열가소성 필름이 용융되어 제1 캐비티 내부를 채움으로써 상기 제1 캐비티의 형상이 유지되는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판의 제조공정을 나타낸 도면이다.
여기서, 도 2는 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 3a 내지 도 3i는 도 2의 칩 실장형 인쇄회로기판의 제조공정을 상세하게 도시한 공정도이다.
먼저, 도 2를 참조하여 본 발명에 따른 칩 실장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
소정의 회로패턴이 형성된 코어를 제공한다(S100).
이때, 코어는 상하면에 서로 대응하는 회로패턴이 형성된 동박적층판으로 구 성될 수 있으며, 상하면에 형성된 회로패턴을 전기적으로 연결하기 위한 내부 비아홀을 드릴링 가공으로 더 형성할 수 있다.
이후, 코어 상면에 개구부가 형성된 절연층을 적층한다(S110).
즉, 절연층에 이후 실장하고자 하는 칩에 대응하는 크기의 개구부를 펀칭 가공 또는 드릴링 가공으로 형성한 후 코어 상면에 적층한다.
다음으로, 절연층 상에 열가소성 필름을 적층하고 열압착함으로써, 캐비티를 형성한다(S120).
예컨대, 절연층보다 유리전이온도가 낮은 열가소성 필름을 절연층 상에 적층하고 열압착하면, 개구부와 코어 상면을 이용한 캐비티가 형성되고 절연층보다 유리전이온도가 낮은 열가소성 필름이 절연층보다 먼저 용융되어 캐비티를 채우게 된다.
따라서, 절연층은 이후에 용융되어도 캐비티 내에 흘러들어가지 못하게 되고 캐비티는 먼저 용융된 열가소성 필름에 의해 형상이 유지 및 보호될 수 있다.
이후, 열가소성 필름을 제거한다(S130).
캐비티 내에 채워진 열가소성 필름을 물리적 힘을 이용하여 제거하면 캐비티를 이물질 없이 원하는 형상대로 얻게 된다.
마지막으로, 절연층 상면에 상부 회로패턴을 형성하여, 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판을 완성한다(S140).
도 3a 내지 도 3k를 참조하여 도 2의 칩 실장형 인쇄회로기판의 제조방법을 상세하게 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 절연층(101)의 양면에 동박층(102)이 적층된 동박적층판(100)을 제공한다.
이후, 도 3b에 도시된 바와 같이, 동박층(102) 상에 에칭 레지스트 패턴(103)을 형성한다.
회로패턴이 형성된 에칭 레지스트 패턴(103)은, 일예로 감광성의 드라이 필름 또는 액상 감광재를 사용하여 자외선에 의해 마스크에 인쇄된 패턴을 드라이 필름으로 전사하는 방식으로 형성될 수 있다.
에칭 레지스트 패턴(103)을 형성한 후, 도 3c에 도시된 바와 같이, 에칭 공정을 수행하여 소정의 회로패턴(104)을 형성함으로써 코어(105)를 완성한다.
이때, 동박적층판(100) 상하면에 형성된 소정의 회로패턴(104)을 전기적으로 연결하기 위한 내부 비아홀을 드릴링 가공으로 더 형성할 수 있다.
실시예에서, 양층 구조를 갖는 코어를 제공하고 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀이 형성된 다층 구조를 갖는 베이스 기판을 사용할 수도 있다.
이후, 도 3d에 도시된 바와 같이, 코어(105) 상면에 개구부(A, A')가 형성된 절연층(106) 및 더미 보드(Dummy Board)(107)를 적층한다.
절연층(106)은 유리섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리프레그(Prepreg)로써, 이후 실장하고자 하는 칩(미도시)의 크기에 대응하도록 개구부(A)를 라우터 가공 또는 드릴링 가공으로 형성할 수 있다.
즉, 개구부(A)는 코어(105) 상면과 함께 칩이 실장될 공간인 캐비티(Cavity) 를 형성하므로, 실장하고자 하는 칩의 크기에 대응하도록 형성한다.
절연층(106)의 개구부(A)와 같은 크기의 개구부(A')가 형성된 더미 보드(107)는 이후 열압착 공정시, 절연층(106)의 개구부(A) 에지(Edge) 부분에 압력이 집중되지 않고 균일하게 압력이 가해지도록 하는 효과를 가져오며, 동박적층판 또는 에폭시 계열 보드 등으로 사용될 수 있다.
적층시, 기판을 고정시켜주기 위하여 일예로, 리벳(Rivet) 방식이나 핀(Pin) 방식을 사용할 수 있다.
실시예에서는 코어(105) 상면에 절연층(106)을 적층한 것을 도시하고 있지만, 사용 목적 또는 용도에 따라 절연층의 한면에 동박층이 적층된 RCC(Resin Coated Copper Foil)를 절연층(106) 대신 적층하여 사용할 수 있다.
절연층(106) 및 더미 보드(107)를 적층한 후, 도 3e 및 도 3f에 도시된 바와 같이, 열가소성 필름(108)을 적층하고 열압착하여 개구부(A)와 코어(105) 상면을 이용한 캐비티(109)를 형성한다.
약 140℃~150℃의 유리전이온도를 갖는 절연층(106)에 약 160℃~180℃의 열과 압력을 가하면 코어(105) 상에 밀착 적층되어 개구부(A)와 코어(105) 상면을 이용한 캐비티(109)가 형성된다.
이때, 열가소성 필름(108)은 절연층(106)의 유리전이온도보다 낮은 약 70℃~90℃의 유리전이온도를 갖는 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름으로, 열압착시 약 160℃~180℃의 열이 가해지면 절연층(106)보다 먼저 용융되어 캐비티(109)내에 채워져서 용융된 절연층(105)이 캐비티(109) 내부로 흘러내리는 것을 방지하여 캐비티의 형상을 유지 및 보호할 수 있다.
또한, 더미 보드(107)는 열압착시 압력이 절연층(106)의 개구부(A) 의 에지부분으로 집중되지 않고 균일하게 가해지도록 하여 캐비티(109)의 형상이 칩과 대응하도록 유지시켜줄 수 있다.
즉, 본 발명에 따른 칩 실장형 인쇄회로기판의 제조방법은 개구부(A)가 형성된 절연층(106)을 코어(105) 상면에 적층 및 열압착시, 절연층(106)의 유리전이온도보다 낮은 유리전이온도를 갖는 열가소성 필름(108)을 함께 적층 및 열압착하여 절연층(106)이 용융되기 전에 열가소성 필름(108)이 용융되어 캐비티(109)의 내부를 채움으로써 캐비티(109) 형상을 보호하는 효과를 가져올 수 있다.
또한, 절연층(106) 상에 더미 보드(107)를 함께 적층함으로써, 압착시 압력이 절연층(109)의 개구부(A)의 에지부분에 집중되지 않고 균일하게 가해지도록 하는 효과를 가져올 수 있다.
이후, 도 3g에 도시된 바와 같이, 더미 보드(107) 및 열가소성 필름(108)을 제거한다.
열가소성 필름(108) 및 더미 보드(107)는 물리적인 힘을 이용하여 제거할 수 있다.
열가소성 필름(108)의 제거를 용이하게 하기 위하여 열가소성 필름(108)의 하면에 제거용 보호필름(미도시)을 더 형성하여 상기 열가소성 필름(108)과 함께 열압착하고 제거할 수 있다.
제거용 보호필름은 열가소성 필름(108)과 동일한 고분자 열가소성 필름이지 만, 표면 개질 또는 표면 코팅 자재를 사용한 표면처리가 되어있어 열가소성 필름(108)과 함께 적층 및 열압착되어도 접착력이 열가소성 필름(108) 보다 떨어지므로 제거시, 열가소성 필름(108)만을 사용한 경우와 비교할 때 더미 보드(107) 및 코어(105) 상면에서 깨끗하게 분리 제거될 수 있다.
더미 보드(107) 및 열가소성 필름(108)을 제거한 후, 도 3h에 도시된 바와 같이, 회로패턴들간의 전기적 연결을 위한 다수의 비아홀(110)을 형성한다.
이후, 비아홀(110) 내벽, 절연층(106) 상면 및 코어(105) 상하면에 시드층(111)을 형성하고, 레지스트 패턴(미도시)에 따른 전해 동도금을 수행하여, 상부 회로패턴(114)을 형성하면, 도 3i에 도시된 바와 같이 본 발명의 제1 실시예에 따른 칩 실장형 인쇄회로기판을 완성하게 된다.
도 4 및 도 5는 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판의 제조공정을 나타낸 도면이다.
여기서, 도 4는 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 5a 내지 도 5k는 도 4의 칩 실장형 인쇄회로기판의 제조공정을 도시한 공정도이다.
먼저, 도 4를 참조하여 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
제1 회로패턴 및 제2 회로패턴이 형성된 코어를 제공한다(S200).
이때, 코어는 상하면에 서로 대응하는 본딩패드들을 포함한 제1 회로패턴 및 하부 접속패드들을 포함하고 제1 회로패턴에 대응하는 제2 회로패턴이 형성된 동박 적층판으로 구성될 수 있으며, 상하면에 형성된 회로패턴을 전기적으로 연결하기 위한 내부 비아홀을 드릴링 가공으로 더 형성할 수 있다.
이후, 코어 상면에 개구부가 형성된 RCC(Resin Coated Copper Foil)를 적층한다(S210).
즉, 수지층의 한 면에 동박층이 적층된 RCC에 이후 실장하고자 하는 칩에 대응하는 크기의 개구부를 펀칭 가공 또는 드릴링 가공으로 형성한 후, 코어 상면에 적층한다.
다음으로, RCC 상에 열가소성 필름을 적층하고 열압착함으로써, 캐비티를 형성한다(S220).
예컨대, RCC 내의 수지층보다 유리전이온도가 낮은 열가소성 필름을 RCC 상에 적층하고 열압착하면, 개구부와 코어 상면을 이용한 캐비티가 형성되고 RCC 내의 수지층보다 유리전이온도가 낮은 열가소성 필름이 RCC 내의 수지층보다 먼저 용융되어 캐비티를 채우게 된다.
따라서, RCC의 수지층은 이후에 용융되어도 캐비티 내에 흘러들어가지 못하게 되고 캐비티는 먼저 용융된 열가소성 필름에 의해 형상이 유지 및 보호될 수 있다.
이후, 열가소성 필름을 제거한다(S230).
캐비티 내에 채워진 열가소성 필름을 물리적 힘을 이용하여 제거하면 캐비티를 이물질 없이 원하는 형상대로 얻게 된다.
마지막으로, RCC 상면에 제3 회로패턴을 형성하여 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판을 완성한다(S240).
도 5a 내지 도 5k를 참조하여 도 4의 칩 실장형 인쇄회로기판의 제조방법을 상세하게 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 절연층(201)의 양면에 동박층(202)이 적층된 동박적층판(200)을 제공한다.
이후, 도 5b에 도시된 바와 같이, 동박적층판(200) 상하면에 에칭 레지스트 패턴(미도시)을 이용하여 제1 회로패턴(203) 및 제2 회로패턴(204)을 형성함으로써, 코어(205)를 형성한다.
즉, 동박적층판(200) 상하면에 에칭 레지스트 패턴을 형성하고 에칭공정을 수행하여, 본딩패드(203a)들을 포함한 제1 회로패턴(203) 및 제1 회로패턴(203)에 대응하고 하부 접속패드(204b)들을 포함한 제2 회로패턴(204)을 형성한다.
이때, 동박적층판(200) 상하면에 형성된 제1 회로패턴(203) 및 제2 회로패턴(204)을 전기적으로 연결하기 위한 내부 비아홀을 드릴링 가공으로 더 형성할 수 있다.
코어(205)를 형성한 후, 도 5c에 도시된 바와 같이, 코어(205) 상면에 개구부(B, B')가 형성된 RCC(206) 및 더미 보드(207)를 적층한다.
수지층(206a)의 한 면에 동박층(206b)이 적층된 RCC(206)에 이후 실장하고자 하는 칩(미도시)의 크기에 대응하도록 개구부(B)를 라우터 가공 또는 드릴링 가공으로 형성할 수 있다.
즉, 개구부(B)는 코어(205) 상면과 함께 칩이 실장될 공간인 캐비티를 형성 하므로, 실장하고자 하는 칩의 크기에 대응하도록 형성한다.
RCC(206)의 개구부(B)와 같은 크기의 개구부(B')가 형성된 더미 보드(207)는 이후 열압착 공정시, RCC(206)의 개구부(B) 에지(Edge) 부분에 압력이 집중되지 않고 균일하게 압력이 가해지도록 도와준다.
더미 보드(207)로는 동박적층판 또는 에폭시 계열 보드를 사용할 수 있다.
RCC(206) 및 더미 보드(207)를 적층한 후, 도 5d 및 도 5e에 도시된 바와 같이, 열가소성 필름(208)을 적층하고 열압착하여 개구부(B)와 코어(205) 상면을 이용한 캐비티(209)를 형성한다.
약 140℃~150℃의 유리전이온도를 갖는 수지층(206a)을 포함한 RCC(206)에 약 160℃~180℃의 열과 압력을 가하면 코어(205) 상에 밀착 적층되어 개구부(B)와 코어(205) 상면을 이용한 캐비티(209)가 형성된다.
이때, 열가소성 필름(208)은 RCC(206) 내의 수지층(206a)의 유리전이온도보다 낮은 약 70℃~90℃의 유리전이온도를 갖는 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름으로, 열압착시 약 160℃~180℃의 열이 가해지면 RCC(206)보다 먼저 용융되어 캐비티(209)내에 채워져서 용융된 RCC(205) 내의 수지층(206a)이 캐비티(209) 내부로 흘러들어가는 것을 방지하여 캐비티의 형상을 유지 및 보호할 수 있다.
이후, 도 5f에 도시된 바와 같이, 물리적인 힘을 이용하여 더미 보드(207) 및 열가소성 필름(208)을 제거한다.
열가소성 필름(208)의 제거를 용이하게 하기 위하여 열가소성 필름(208)의 하면에 제거용 보호필름(미도시)을 더 형성하여 열가소성 필름(208) 적층시 함께 적층하고 제거할 수 있다.
더미 보드(207) 및 열가소성 필름(208)을 제거한 후, 도 5g에 도시된 바와 같이, 에칭 레지스트 패턴(미도시)를 이용하여 제3 회로패턴(210)을 형성한다.
RCC(206)의 상면에 에칭 레지스트 패턴을 형성하고 에칭공정을 수행하여, 제1 회로패턴(203) 및 제2 회로패턴(204)에 대응하고 상부 접속패드(210b)들을 포함한 제3 회로패턴(209)을 형성한다.
이후, 도 5h에 도시된 바와 같이, 회로패턴들간의 전기적 연결을 위한 다수의 비아홀(211)을 형성한다.
다수의 비아홀(211)은 회로층간의 전기적 도통을 위한 블라인드 비아홀 및 관통홀을 포함한다. 비아홀(211)은 정밀한 가공을 위하여 YAG(Yttrium Aluminum Garnet) 레이저나 CO2 레이저를 이용한 레이저 가공이나 두꺼운 곳을 가공하기 위하여 기계적 드릴링 가공을 수행하여 형성할 수 있다.
이때, 다수의 비아홀(211) 가공 중에 발생하는 각종 오염과 이물질을 제거하는 디버링(Deburring) 및 디스미어(Desmear) 공정을 비아홀(211) 가공 후에 더 행할 수 있다.
다수의 비아홀(211)을 형성한 후, 도 5i에 도시된 바와 같이, 다수의 비아홀(211)을 포함한 제3 회로패턴(210), 캐비티(209) 내벽 및 제2 회로패턴(204) 상에 시드층(212)을 형성한다.
다수의 비아홀(211) 내벽이 절연체인 에폭시로 형성되어 있으므로, 시드층(212)은 이후에 비아홀(211) 내벽에 전기적 도통을 위한 전해 동도금을 수행할 수 있게 하기 위한 전처리로써, 무전해 도금 또는 스퍼터링(Sputtering)을 이용하여 형성될 수 있다.
이후, 도 5j에 도시된 바와 같이, 다수의 비아홀(211)을 제외한 시드층(212) 상에 레지스트 패턴(213)을 형성하고 전해 동도금을 수행하여 도금층(214)을 형성한다.
전해 동도금을 수행하기 위한 패턴이 형성된 레지스트 패턴(213)은 일예로 감광성의 드라이 필름 또는 액상 감광재를 사용하여 자외선에 의해 마스크에 인쇄된 패턴을 드라이 필름으로 전사하는 방식으로 형성될 수 있다.
시드층(212) 형성으로 다수의 비아홀(211) 내벽에 도전성이 부여되었으므로, 전기분해에 의한 전해 동도금을 수행하여 막의 물성이 우수하면서 일정 두께 이상의 도금층(214)을 형성하여 다수의 비아홀(211) 내벽에 전기가 흐를 수 있도록 한다.
도금층(214)을 형성한 후, 도 5k에 도시된 바와 같이, 레지스트 패턴(213)을 제거하고 시드층(212)을 소프트 에칭처리하여 본 발명의 제2 실시예에 따른 칩 실장형 인쇄회로기판을 완성한다.
시드층(212)은 다수의 비아홀(211) 내벽에 도전성을 부여하기 위하여 형성된 것이므로, 제2 회로패턴(204), 캐비티(209) 내벽 및 제3 회로패턴(210) 상에 불필요하게 형성된 시드층(211)은 소프트 에칭으로 제거한다.
도 6 및 도 7은 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판의 제조공정을 나타낸 도면이다.
여기서, 도 6는 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 7a 내지 도 7i은 도 6의 칩 실장형 인쇄회로기판의 제조공정을 도시한 공정도이다.
먼저, 도 6를 참조하여 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
제1 회로패턴 및 제2 회로패턴이 형성된 코어를 제공한다(S300).
이때, 코어는 상하면에 내부 본딩패드들을 포함한 제1 회로패턴 및 제1 회로패턴에 대응하는 제2 회로패턴이 형성된 동박적층판으로 구성될 수 있으며, 상하면에 형성된 회로패턴을 전기적으로 연결하기 위한 내부 비아홀을 드릴링 가공으로 더 형성할 수 있다.
이후, 코어 상면에 개구부가 형성된 제1 RCC를 적층한다(S310).
즉, 이후 실장하고자 하는 칩에 대응하는 크기의 개구부를 펀칭 가공 또는 드릴링 가공으로 제1 RCC에 형성한 후 코어 상면에 적층한다.
다음으로, 제1 RCC의 상면에는 열가소성 필름을, 코어의 하면에는 제2 RCC를 적층하고 열압착함으로써, 제1 캐비티를 형성한다(S320).
예컨대, 제1 RCC보다 유리전이온도가 낮은 열가소성 필름을 제1 RCC의 상면에 적층하고 열압착하면, 개구부와 코어 상면을 이용한 제1 캐비티가 형성되고 제1 RCC보다 유리전이온도가 낮은 열가소성 필름이 제1 RCC보다 먼저 용융되어 캐비티 를 채우게 된다.
따라서, 제1 RCC는 이후에 용융되어도 제1 캐비티 내에 흘러들어가지 못하게 되고 제1 캐비티는 먼저 용융된 열가소성 필름에 의해 형상이 유지 및 보호될 수 있다.
이후, 열가소성 필름을 제거한다(S330).
제1 캐비티 내에 채워진 열가소성 필름을 물리적 힘을 이용하여 제거하면 제1 캐비티를 이물질 없이 원하는 형상대로 얻게 된다.
다음으로, 제1 RCC 상면에 제3 회로패턴을 형성하고 제2 RCC 하면에 제4 회로패턴을 형성한다(S340).
이때, 제3 회로패턴은 외부 본딩패드들 및 상부 접속패드들을 포함하고, 제4 회로패턴은 하부 접속패드들을 포함한다.
이후, 회로패턴들간의 전기적 연결을 위한 다수의 비아홀을 형성한다(S350).
블라인드 비아홀 및 관통홀을 포함하는 다수의 비아홀은 드릴링 가공으로 형성되고, 시드층 형성 및 전해 동도금을 수행하여 비아홀 내벽에 전기가 흐를수 있도록 한다.
다음으로, 솔더 레지스트 패턴을 형성한다(S360).
솔더 레지스트 패턴은 외부 본딩패드들, 내부 본딩패드들, 상부 접속패드들 및 하부 접속패드들을 제외하고 형성된다.
이때, 오픈된 외부 본딩패드들, 내부 본딩패드들, 상부 접속패드들 및 하부 접속패드들은 무전해 니켈 및 전해 금도금을 수행하여 산화 방지와 실장되는 칩의 납땜성 및 전도성 향상의 효과를 가져오게 할 수 있다.
마지막으로, 제1 캐비티에 의해 오픈된 코어 상면에 제2 캐비티를 형성하여 칩 실장형 인쇄회로기판을 완성한다(S370).
제2 캐비티는 제1 캐비티에 의해 오픈된 코어 상면에 형성된 내부 본딩패드들의 내주를 따라 라우터 가공 또는 드릴링 가공으로 이후 실장될 칩의 두께에 대응하도록 형성된다.
도 7a 내지 도 7i를 참조하여 도 6의 칩 실장형 인쇄회로기판의 제조방법을 상세하게 설명하면 다음과 같다.
먼저, 도 7a에 도시된 바와 같이, 층간 연결을 위한 내부 비아홀(300)이 형성된 동박적층판 상하면에 제1 회로패턴(302) 및 제2 회로패턴(303)을 형성한 코어(304)를 제공한다.
즉, 동박적층판에 드릴링 가공으로 내부 비아홀(300)을 형성하고 무전해 도금 및 전해 동도금(301)을 수행하여 내부 비아홀(300) 내벽에 전도성을 부여한 후, 동박적층판 상면에는 내부 본딩패드(302a)들을 포함한 제1 회로패턴(302)을, 하면에는 제1 회로패턴(302)과 내부 비아홀(300)을 통하여 전기적으로 연결된 제2 회로패턴(303)을 형성하여 코어(304)를 제공한다.
이때, 내부 비아홀(300)의 내부는 무전해 도금 및 전해 동도금으로 채워지거나 페이스트(미도시)로 충진할 수 있다.
이후, 도 7b에 도시된 바와 같이, 코어(304) 상면에 개구부(C, C')가 형성된 제1 RCC(305) 및 더미 보드(306)를 적층한다.
수지층(305a)의 한면에 동박층(305b)이 적층된 제1 RCC(305)의 개구부(C)는 이후 실장하고자 하는 제1 칩(미도시)의 크기에 대응하도록 라우터 가공 또는 드릴링 가공으로 형성할 수 있다.
제1 RCC(305)의 개구부(C)와 같은 크기의 개구부(C')가 형성된 더미 보드(306)는 이후 열압착 공정시, 제1 RCC(305)의 개구부(C)의 에지 부분에 압력이 집중되지 않고 균일하게 압력이 가해지도록 하는 효과를 가져온다.
제1 RCC(305) 및 더미 보드(306)를 적층한 후, 도 7c 및 도 7d에 도시된 바와 같이, 제1 RCC(305) 상면에는 열가소성 필름(307)을, 코어(304) 하면에는 수지층(308a)의 한면에 동박층(308b)이 형성된 제2 RCC(308)을 적층하고 열압착함으로써 개구부(C)와 코어(304) 상면을 이용한 제2 캐비티(309)를 형성한다.
약 140℃~150℃의 유리전이온도를 갖는 수지층(305a)을 포함한 제1 RCC(305)에 약 160℃~180℃의 열과 압력을 가하면 코어(304) 상에 밀착 적층되어 개구부(C)와 코어(304) 상면을 이용한 제1 캐비티(309)가 형성된다.
이때, 열가소성 필름(307)은 제1 RCC(305)의 수지층(305a)의 유리전이온도보다 낮은 약 70℃~90℃의 유리전이온도를 갖는 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름으로, 열압착시 약 160℃~180℃의 열이 가해지면 제1 RCC(305)의 수지층(305a)보다 먼저 용융되어 제1 캐비티(309)내에 채워져서 용융된 제1 RCC(305)의 수지층(305a)이 제1 캐비티(309) 내부로 흘러들어가는 것을 방지하여 캐비티의 형상을 유지 및 보호할 수 있다.
또한, 코어(304)에 형성된 내부 비아홀(301)의 내부는 열압착 공정시, 용융 된 제1 RCC(305)의 수지층과 제2 RCC(308)의 수지층에 의해 충진될 수 있다.
이후, 도 7e에 도시된 바와 같이, 더미 보드(306) 및 열가소성 필름(307)을 제거하고, 제1 RCC(305) 및 제2 RCC(308) 상에 각각 제3 회로패턴(310) 및 제4 회로패턴(311)을 형성한다.
이때, 열가소성 필름(307)의 제거를 용이하게 하기 위하여 열가소성 필름(307)의 하면에 제거용 보호필름(미도시)을 더 형성하여 열가소성 필름(307) 적층시 함께 적층하고 제거할 수 있다.
제1 RCC(305) 상에는 외부 본딩패드(310a)들 및 상부 접속패드(310b)들을 포함하고 제1 회로패턴(302)에 대응하는 제3 회로패턴(310)을 형성하고, 제2 RCC(308) 상에는 하부 접속패드(311b)들을 포함하고 제2 회로패턴(304) 및 제3 회로패턴(310)에 대응하는 제4 회로패턴(311)을 형성한다.
제3 회로패턴(310) 및 제4 회로패턴(311)을 형성한 후, 도 7f에 도시된 바와 같이 다수의 비아홀(312)을 형성하고 시드층(313)을 형성한다.
이후, 도 7g에 도시된 바와 같이, 다수의 비아홀(312)을 제외한 시드층(313) 상에 레지스트 패턴(314)을 형성하고 전해 동도금을 수행하여 도금층(315)을 형성한다.
시드층(313) 형성으로 다수의 비아홀(312) 내벽에 도전성이 부여되었으므로, 전해 동도금을 이용한 도금층(315)을 형성하여 다수의 비아홀(312) 내벽에 전기가 흐를 수 있도록 한다.
도금층(315)을 형성한 후, 도 7h에 도시된 바와 같이, 레지스트 패턴(314) 및 시드층(313)을 제거하고 솔더 레지스트 패턴(316)을 형성한다.
이후 공정에 따른 회로패턴 손상방지 및 오접속에 의한 불량방지를 위하여 형성된 솔더 레지스트 패턴(316)은 예를 들면, 솔더 레지스트 잉크(PSR: Photo imageable Solder resist ink)를 기판 전면에 도포 및 가건조 시킨 후, 솔더 레지스트 패턴이 출력된 아트워크 필름을 밀착하여 노광 및 현상을 행하여 외부 본딩패드들, 내부 본딩패드들, 상부 접속패드들 및 하부 접속패드들이 오픈되도록 패턴을 형성하고, 솔더 레지스트 잉크에 포함되어 있는 수지를 경화시킴으로써 형성한다.
이후, 도 7i에 도시된 바와 같이, 오픈된 외부 본딩패드(310a)들, 내부 본딩패드(302a)들, 상부 접속패드(310b)들 및 하부 접속패드(311b)들 상에 금도금층(317)을 형성하고, 코어(304) 상면에 제2 캐비티(318)를 형성하여 본 발명의 제3 실시예에 따른 칩 실장형 인쇄회로기판을 완성한다.
무전해 니켈 및 전해 금도금을 수행하여 형성된 금도금층(317)은 오픈된 외부 본딩패드(310a)들, 내부 본딩패드(302a)들, 상부 접속패드(310b)들 및 하부 접속패드(311b)들의 산화를 방지하고, 실장되는 부품의 납땜성 및 전도성을 향상시키는 효과를 가져온다.
제2 캐비티(318)는 이후 실장될 제2 칩(미도시)의 크기에 따라 라우터 가공 또는 드릴링 가공으로 형성할 수 있다.
이때, 제2 캐비티(318)의 깊이는 실장하고자 하는 제2 칩의 두께에 대응되게 가공하지만, 제2 캐비티(317)의 넓이는 라우터 가공 또는 드릴링 가공으로 발생하는 섬유의 버어(Burr)를 고려하여 제2 칩의 넓이보다 조금 더 크게 형성할 수 있 다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.
본 발명의 칩 실장형 인쇄회로기판의 제조방법에 따르면, 개구부가 형성된 절연층을 코어에 열압착하여 캐비티를 형성하여도 용융된 절연층이 캐비티 내부로 흘러내리는 것을 방지하여 캐비티의 형상을 유지 및 보호함으로써 불량율을 최소화하여 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 칩 실장형 인쇄회로기판의 제조방법에 따르면, 캐비티를 형성하여 한 개 이상의 칩을 실장함으로써 제품의 소형화 및 경박단소화를 구현할 수 있다.

Claims (24)

  1. (A) 소정의 회로패턴이 형성된 코어를 제공하는 단계;
    (B) 상기 코어 상면에 실장하고자 하는 칩에 대응하는 개구부가 형성된 절연층을 적층하는 단계;
    (C) 상기 절연층 상면에 상기 절연층보다 유리전이 온도가 낮은 열가소성 필름을 적층하고 열압착함으로써, 상기 개구부 및 상기 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계;
    (D) 상기 열가소성 필름을 제거하는 단계; 및
    (E) 상기 절연층 상에 상기 소정의 회로패턴과 대응하는 상부 회로패턴을 형성하는 단계
    를 포함하고, 상기 (C) 단계에서 상기 열가소성 필름이 용융되어 상기 캐비티 내부를 채움으로써 상기 캐비티의 형상이 유지되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  2. 제1항에 있어서, 상기 열가소성 필름의 유리전이온도는 상기 절연층의 유리전이온도보다 낮은 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  3. 제1항에 있어서, 상기 열가소성 필름은 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름인 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  4. 제1항에 있어서, 상기 열가소성 필름은 하면에 제거용 보호필름이 더 형성되고, 상기 제거용 보호필름을 이용함으로써 상기 열가소성 필름의 제거가 용이하게 실시되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  5. 제1항에 있어서, 상기 개구부는 펀칭 가공 또는 드릴 가공으로 형성된 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  6. 제1항에 있어서, 상기 (A) 단계 이후에,
    (F) 상기 코어 상하부에 다수의 절연층 및 상기 소정의 회로패턴에 대응하는 다수의 회로층을 적층하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  7. 제1항에 있어서, 상기 (B) 단계 이후에,
    (G) 상기 절연층 상에 더미 보드(Dummy board)를 적층하는 단계; 및
    상기 (D) 단계 이후에,
    (H) 상기 더미 보드를 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  8. 제1항에 있어서, 상기 (D) 단계 이후에,
    (I) 상기 소정의 회로패턴 및 상기 상부 회로패턴을 전기적으로 연결하는 다 수의 비아홀을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  9. (A) 본딩패드들을 포함한 제1 회로패턴이 형성된 상면 및 하부 접속패드들을 포함한 제2 회로패턴이 형성된 하면을 포함하는 코어를 제공하는 단계;
    (B) 상기 코어 상면에 실장하고자 하는 칩에 대응하는 개구부가 형성된 RCC(Resin Coated Copper Foil) 을 적층하는 단계;
    (C) 상기 RCC 상면에 상기 RCC보다 유리전이 온도가 낮은 열가소성 필름을 적층하고 열압착함으로써, 상기 개구부 및 상기 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계;
    (D) 상기 열가소성 필름을 제거하는 단계; 및
    (E) 상기 RCC 상에 상부 접속패드들을 포함한 제3 회로패턴을 형성하는 단계
    를 포함하고, 상기 (C) 단계에서 상기 열가소성 필름이 용융되어 상기 캐비티 내부를 채움으로써 상기 캐비티의 형상이 유지되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  10. 제9항에 있어서, 상기 열가소성 필름의 유리전이온도는 상기 RCC의 유리전이온도보다 낮은 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  11. 제9항에 있어서, 상기 열가소성 필름은 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름인 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  12. 제9항에 있어서, 상기 열가소성 필름은 하면에 제거용 보호필름이 더 형성되고, 상기 제거용 보호필름을 이용함으로써 상기 열가소성 필름의 제거가 용이하게 실시되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  13. 제9항에 있어서, 상기 개구부는 펀칭 가공 또는 드릴 가공으로 형성된 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  14. 제9항에 있어서, 상기 (B) 단계 이후에,
    (F) 상기 RCC층 상에 더미 보드(Dummy board)를 적층하는 단계; 및
    상기 (D) 단계 이후에,
    (G) 상기 더미 보드를 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  15. 제9항에 있어서, 상기 (E) 단계 이후에,
    (H) 상기 회로패턴들을 전기적으로 연결하는 블라인드 비아홀 또는 관통홀을 포함한 다수의 비아홀을 형성하는 단계
    (I) 상기 본딩패드들, 상기 상부 접속패드들 및 하부 접속패드들이 오픈되도록 솔더 레지스트 패턴을 형성하는 단계; 및
    (J) 오픈된 상기 본딩패드들, 상기 상부 접속패드들 및 상기 하부 접속패드 들 상에 금도금층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  16. (A) 내부 본딩패드들을 포함한 제1 회로패턴이 형성된 상면 및 제2 회로패턴이 형성된 하면을 포함하는 코어를 제공하는 단계;
    (B) 상기 코어 상면에 실장하고자 하는 제1 칩에 대응하는 개구부가 형성된 제1 RCC를 적층하는 단계;
    (C) 상기 제1 RCC 상면에 상기 RCC보다 유리전이 온도가 낮은 열가소성 필름을 적층하고 상기 코어 하면에 제2 RCC를 적층한 후 열압착함으로써, 상기 개구부 및 상기 코어 상면을 이용한 캐비티(Cavity)를 형성하는 단계;
    (D) 상기 열가소성 필름을 제거하는 단계;
    (E) 상기 제1 RCC 상에 본딩패드들 및 상부 접속패드들을 포함한 제3 회로패턴 및 상기 제2 RCC 상에 하부 접속패드들을 포함한 제4 회로패턴을 형성하는 단계;
    (F) 상기 회로패턴들을 전기적으로 연결하는 블라인드 비아홀 또는 관통홀을 포함한 다수의 비아홀을 형성하는 단계;
    (G) 상기 내부 본딩패드들, 상기 외부 본딩패드들, 상기 상부 접속패드들 및 하부 접속패드들이 오픈되도록 솔더 레지스트 패턴을 형성하는 단계; 및
    (H) 상기 코어 상면에서 상기 내부 본딩패드들의 내주를 따라 실장하고자 하는 제2 칩에 대응하는 제2 캐비티를 형성하는 단계
    를 포함하고, 상기 (C) 단계에서 상기 열가소성 필름이 용융되어 상기 제1 캐비티 내부를 채움으로써 상기 제1 캐비티의 형상이 유지되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  17. 제16항에 있어서, 상기 열가소성 필름의 유리전이온도는 상기 제1 RCC의 유리전이온도보다 낮은 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  18. 제16항에 있어서, 상기 열가소성 필름은 폴리에스테르(PE) 필름 또는 폴리비닐염화물(PVC) 필름인 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  19. 제16항에 있어서, 상기 열가소성 필름은 하면에 제거용 보호필름이 더 형성되고, 상기 제거용 보호필름을 이용함으로써 상기 열가소성 필름의 제거가 용이하게 실시되는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  20. 제16항에 있어서, 상기 개구부는 펀칭 가공 또는 드릴 가공으로 형성된 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  21. 제16항에 있어서, 상기 (B) 단계 이후에,
    (I) 상기 제1 RCC층 상에 더미 보드(Dummy board)를 적층하는 단계; 및
    상기 (D) 단계 이후에,
    (J) 상기 더미 보드를 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  22. 제16항에 있어서, 상기 제2 캐비티는 라우터 가공 또는 드릴 가공으로 형성된 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  23. 제16항에 있어서,
    상기 제2 캐비티의 깊이는 실장하고자 하는 제2 칩의 두께에 대응하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
  24. 제16항에 있어서, 상기 (G) 단계 이후에
    (K) 오픈된 상기 내부 본딩패드들, 상기 외부 본딩패드들, 상기 상부 접속패드들 및 상기 하부 접속패드들 상에 금도금층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 칩 실장형 인쇄회로기판의 제조방법.
KR1020050056882A 2005-06-29 2005-06-29 칩 실장형 인쇄회로기판의 제조방법 KR100716827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056882A KR100716827B1 (ko) 2005-06-29 2005-06-29 칩 실장형 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056882A KR100716827B1 (ko) 2005-06-29 2005-06-29 칩 실장형 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070001408A KR20070001408A (ko) 2007-01-04
KR100716827B1 true KR100716827B1 (ko) 2007-05-09

Family

ID=37868808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056882A KR100716827B1 (ko) 2005-06-29 2005-06-29 칩 실장형 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100716827B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212454B1 (ko) * 2012-06-29 2012-12-14 주식회사 테라닉스 메탈 코어 인쇄회로기판 제조방법
KR101310017B1 (ko) * 2012-04-17 2013-09-24 주식회사 코리아써키트 인쇄회로기판 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173342A (ja) 1996-12-13 1998-06-26 Toshiba Chem Corp 多層フレックスリジッド配線板及びその製造方法
JP2002290042A (ja) 2001-03-28 2002-10-04 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003008217A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc キャビティ付きの低温焼成セラミック基板の製造方法
KR20030047087A (ko) * 2001-12-07 2003-06-18 엘지전자 주식회사 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
JP2004207490A (ja) 2002-12-25 2004-07-22 Shin Kobe Electric Mach Co Ltd リジッドフレキシブル多層プリント配線板用シールド板及びその製造法、リジッドフレキシブル多層プリント配線板の製造法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173342A (ja) 1996-12-13 1998-06-26 Toshiba Chem Corp 多層フレックスリジッド配線板及びその製造方法
JP2002290042A (ja) 2001-03-28 2002-10-04 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2003008217A (ja) * 2001-06-27 2003-01-10 Sumitomo Metal Electronics Devices Inc キャビティ付きの低温焼成セラミック基板の製造方法
KR20030047087A (ko) * 2001-12-07 2003-06-18 엘지전자 주식회사 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
JP2004207490A (ja) 2002-12-25 2004-07-22 Shin Kobe Electric Mach Co Ltd リジッドフレキシブル多層プリント配線板用シールド板及びその製造法、リジッドフレキシブル多層プリント配線板の製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310017B1 (ko) * 2012-04-17 2013-09-24 주식회사 코리아써키트 인쇄회로기판 제조방법
KR101212454B1 (ko) * 2012-06-29 2012-12-14 주식회사 테라닉스 메탈 코어 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20070001408A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
US8959760B2 (en) Printed wiring board and method for manufacturing same
US8256112B2 (en) Method of manufacturing high density printed circuit board
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP4658974B2 (ja) キャビティの形成された基板製造方法
US7393580B2 (en) Layered board and electronic apparatus having the layered board
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
JP4973494B2 (ja) 多層プリント配線板
JP2002016173A (ja) 半導体装置
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20070029930A (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP2007088477A (ja) キャビティを備えた基板の製造方法
US20080073025A1 (en) Method of manufacturing copper-clad laminate for VOP application
TW201419491A (zh) 層疊封裝結構及其製作方法
JP4376891B2 (ja) 半導体モジュール
KR100716827B1 (ko) 칩 실장형 인쇄회로기판의 제조방법
JP6107021B2 (ja) 配線基板の製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20060070930A (ko) 패키지 기판의 제조 방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee