JP2008311520A - 電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2008311520A
JP2008311520A JP2007159223A JP2007159223A JP2008311520A JP 2008311520 A JP2008311520 A JP 2008311520A JP 2007159223 A JP2007159223 A JP 2007159223A JP 2007159223 A JP2007159223 A JP 2007159223A JP 2008311520 A JP2008311520 A JP 2008311520A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
semiconductor chip
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007159223A
Other languages
English (en)
Other versions
JP5054440B2 (ja
JP2008311520A5 (ja
Inventor
Nobuyuki Kurashima
信幸 倉嶋
Sunao Arai
直 荒井
Hajime Iizuka
肇 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007159223A priority Critical patent/JP5054440B2/ja
Priority to US12/137,867 priority patent/US7827681B2/en
Publication of JP2008311520A publication Critical patent/JP2008311520A/ja
Publication of JP2008311520A5 publication Critical patent/JP2008311520A5/ja
Application granted granted Critical
Publication of JP5054440B2 publication Critical patent/JP5054440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は第１の基板と第２の基板間に半導体チップを配設すると共に樹脂封止を行う電子部品内蔵基板の製造方法に関し、樹脂内に気泡が発生することを抑制すると共に電子部品等に発生する反りを有効に抑制することを課題とする。
【解決手段】半導体チップ１１０を第１の基板１００に搭載する工程と、半導体チップ１１０と第１の基板１００との間にアンダーフィル樹脂１０９を配設する工程と、第２の基板２００に貫通孔２０６を形成する工程と、第２の基板２００に電極１１２を設ける工程と、電極１１２により内部に半導体チップ１１０が内蔵されるよう第１及び第２の基板１００，２００を接合する工程と、貫通孔２０６からエアー抜きを行いつつ、半導体チップ１１０及び第１の基板１００に発生した反りを是正できる充填圧力で第１及び第２の基板１００．２００間に封止樹脂１１５を充填する工程とを有する。
【選択図】図８

Description

本発明は電子部品内蔵基板の製造方法に係り、特に第１の基板と第２の基板間に電子部品を配設すると共にこの電子部品を樹脂封止する工程を有する電子部品内蔵基板の製造方法に関する。
現在、半導体チップ等の電子部品が内設された半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また電子部品を搭載した基板の小型化、省スペース化などが求められている。
このため、半導体チップ等の電子部品が埋め込まれた基板、いわゆる電子部品内蔵基板が提案されており、電子部品を基板に内蔵するための様々な構造が提案されている。
この電子部品内蔵基板の一例として、例えば特許文献１に開示されたものがある。この特許文献１に開示された電子部品内蔵基板は、第１の実装基板と第２の実装基板との間にスペーサとして機能するバンプが設けられており、このバンプにより離間された一対の基板の間に電子部品が実装された構成とされている。また、一対の実装基板の間に封止樹脂が配設されることにより、電子部品を保護する構成とされている。
また、特許文献１に開示された電子部品内蔵基板の製造方法としては、先ず第１実装基板上にチップ状の電子部品をフリップチップ実装する。続いて、スペーサとして機能するバンプを第１実装基板にはんだ付けする。次に、このバンプを用いて第１実装基板上に第２実装基板を接合し、その上で第１実装基板と第２実装基板との間に樹脂を充填する。上記の各処理を実施することにより、特許文献１に開示された電子部品内蔵基板は製造されていた。
特開２００３−３４７７２２号公報
しかしながら、近年の半導体チップ等の電子部品を搭載した基板に対する小型化及び省スペース化の要求は更に厳しくなってきており、これに伴い第１実装基板と第２実装基板との離間距離は狭くなる傾向にある。このように、第１実装基板と第２実装基板との離間距離が狭くなると、各基板間における樹脂の流れが円滑に行われなくなり、形成した樹脂内に気泡（ボイド）が発生するおそれがある。
特に、電子部品内蔵基板の場合、第１実装基板と第２実装基板との間に電子部品が内蔵されるため、この電子部品は樹脂の流れを妨げる要因となる。このため、電子部品の近傍において樹脂の流れが不良となり、電子部品の近傍（特に上部）に気泡が発生し易いという問題点があった。
一方，この気泡の発生を抑制すべく、第２の基板の電子部品と対向する位置に大きく開口部を形成することが考えられる。これにより、電子部品近傍における樹脂の流れ抵抗が小さくなり、気泡の発生が抑制されると考えられる。
しかしながら、樹脂の充填処理は単に第１実装基板と第２実装基板との離間部分に樹脂を充填し両基板の接合性を高めるばかりでなく、電子部品及び第１実装基板に発生した反りの是正を行うために実施される。即ち、電子部品を第１実装基板にフリップチップ実装した後、電子部品と第１実装基板との間にアンダーフィル樹脂を充填した場合、電子部品，第１実装基板，及びアンダーフィル樹脂の熱膨張差に起因して電子部品及び第１実装基板が第２実装基板に向けて凸となる反りが発生する。
この反りは、第１実装基板と第２実装基板との間に樹脂が充填され、その際の樹脂の充填圧力により電子部品及び第１実装基板が押圧されることにより是正される。しかしながら、上記のように第２の基板の電子部品と対向する位置に大きく開口部を形成すると、樹脂の流れ抵抗が小さくなり気泡の発生は抑制されるものの、樹脂の充填圧力が低下してしまい、電子部品及び第１実装基板に発生する反りを是正することができないという問題点が生じる。
本発明は上記の点に鑑みてなされたものであり、樹脂内に気泡が発生することを抑制すると共に電子部品等に発生する反りを有効に抑制しうる電子部品内蔵基板の製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
第１の基板に形成された該配線と接続されるよう電子部品を前記第１の基板に搭載する第１の工程と、
前記電子部品と前記第１の基板との間にアンダーフィル樹脂を配設する第２の工程と、
配線が形成された前記第２の基板の前記電子部品と対向する領域内に単数又は複数の孔を形成する第３の工程と、
前記第２の基板に少なくとも金属コアを含む電極を設ける第４の工程と、
前記電極を前記第１の基板の配線に接合することにより、前記電子部品が内蔵されるよう前記第１の基板と前記第２の基板を接合する第５の工程と、
前記第２の基板に形成された孔からエアー抜きを行いつつ、かつ、前記電子部品及び前記第１の基板に発生した反りを是正しうる充填圧力が前記電子部品及び前記第１の基板に印加されるよう、前記第１の基板と前記第２の基板との間に樹脂を充填する第６の工程とを有する電子部品内蔵基板の製造方法により解決することができる。
また、上記発明において、前記第６の工程では、
前記第２の基板と金型との間に前記孔を覆うようフィルムを配設しつつ、接合された前記第１及び第２の基板を金型に装着し、前記第１の基板と前記第２の基板との離間部分に樹脂を充填することとしてもよい。
また、上記発明において、前記孔を、前記第２の基板の前記電子部品と対向する領域の中央位置に形成してもよい。
また、上記発明において、複数の前記孔を、前記第２の基板の前記電子部品と対向する領域の中央位置を含み、前記樹脂の充填方向に沿って直線状に列設してもよい。
また、上記発明において、前記電極として少なくとも金属コアを含むものを用いてもよい。
また、上記発明において、前記第６の工程では、前記第２の基板に形成された孔からエアー抜きを行いつつ、かつ、前記電子部品及び前記第１の基板に発生した反りを是正しうる充填圧力が前記電子部品及び前記第１の基板に印加されるよう樹脂を充填することとしてもよい。
本発明によれば、第２の基板の電子部品と対向する領域内に単数又は複数の孔を形成しておき、第１の基板と第２の基板との間に樹脂を充填する際、第２の基板に形成された孔からエアー抜きを行いつつ樹脂の充填を行うため、樹脂内に気泡が発生することを防止することができる。
また、孔は第２の基板の電子部品と対向する領域内に単数又は複数形成されるため、その孔の径（断面積）は電子部品の面積よりも小さい。このため、第１の基板と第２の基板との間に充填した樹脂に対し、電子部品及び第１の基板に発生した反りを是正しうる充填圧力を印加することが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
先ず、説明の便宜上、本発明に係る電子部品内蔵基板の製造方法の説明に先立ち、本実施例の製造方法により製造される電子部品内蔵基板４００について説明する。図１は、電子部品内蔵基板４００を示す断面図である。尚、以下の説明においては、図１に矢印Ｚ１で示す側を上方とすると共に矢印Ｚ２で示す側を下方とし、また図２以降の各図においても同様とする。
電子部品内蔵基板４００は、大略すると第１の基板１００，第２の基板２００，半導体チップ１１０（請求項に記載の電子部品に相当する），電極１１２，及び封止樹脂１１５等により構成されている。
第１の基板１００は、コア基板１０１、ビルドアップ層１０１Ａ，１０１Ｂ、配線パターン１０３Ａ，１０３Ｂ、内層配線１０３Ｃ、及びソルダーレジスト層１０４Ａ，１０４Ｂ等により構成されている。
コア基板１０１は、プリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）よりなり、その両面には例えばＣｕよりなる内層配線１０３Ｃが形成されている。また、コア基板１０１の両面に形成された内層配線１０３Ｃは、コア基板１０１を貫通して形成されたビアプラグ１０２により電気的に接続されている。
このコア基板１０１の図中上面にはビルドアップ層１０１Ａが形成され、また下面にはビルドアップ層１０１Ｂが形成される。このビルドアップ層１０１Ａの上面には例えばＣｕからなる配線パターン１０３Ａが形成されると共に、ビルドアップ層１０１Ｂの下面には例えばＣｕからなる配線パターン１０３Ｂが形成されている。配線パターン１０３Ａは、層間ビア１０５Ａを介して内層配線１０３Ｃに接続され、配線パターン１０３Ｂは層間ビア１０５Ｂを介して内層配線１０３Ｃに接続されている。
また、ビルドアップ層１０１Ａの図中上面には、ソルダーレジスト層１０４Ａが形成されている。このソルダーレジスト層１０４Ａは、後述する半導体チップ１１０及び電極１１２の接合位置が除去されて接続孔１１７Ａ（図２（Ｄ）参照）が形成されている。配線パターン１０３Ａは、この接続孔１１７Ａから露出した状態となっている。
また、ビルドアップ層１０１Ｂの図中下面には、ソルダーレジスト層１０４Ｂが形成されている。このソルダーレジスト層１０４Ｂは、後述するはんだボール１１１が接続される位置に接続孔１１７Ｂが形成されている。配線パターン１０３Ｂは、この接続孔１１７Ｂから露出した状態となっている。
この接続孔１１７Ａ，１１７Ｂから露出した配線パターン１０３Ａ，１０３Ｂの内、後述する電極１１２或いははんだボール１１１がはんだ接合される位置には、はんだ付け性を高めるために例えばＮｉ／Ａｕ（配線パターン１０３Ａ上にＮｉ層、Ａｕ層の順に積層された層）等よりなる接続層を形成していても良い（接続層の図示は省略している）。また、接続孔１１７Ａ，１１７Ｂから露出した配線パターン１０３Ａ，１０３Ｂの内、半導体チップ１１０がフリップチップ接合される位置には、例えばはんだ等よりなる接続層１０７が印刷法，電解メッキ法等により形成されている。
半導体チップ１１０は、フリップチップ接合により第１の基板１００に搭載される。この半導体チップ１１０は、その主面にバンプ１０８が形成されている。そして、このバンプ１０８を前記した接続層１０７に接合することにより、半導体チップ１１０は第１の基板１００にフェイスダウンで接合される。
また、半導体チップ１１０と第１の基板１００の上面１００ａとの間には、接合信頼性を高めるためにアンダーフィル１０９が配設される。しかしながら、このアンダーフィル樹脂１０９を配設することにより、後述するように半導体チップ１１０及び第１の基板１００には反りが発生することがある。
尚、本実施例では電子部品として半導体チップ１１０を用いた例を示しているが、電子部品は半導体チップに限定されるものではなく、他の電子部品（例えば、半導体チップ、キャパシタ、レジスタ、インダクタ等）を組み合わせて用いることも可能である。
はんだボール１１１は外部接続端子として機能するものであり、第１の基板１００の下面１００ｂに配設されている。具体的には、前記のようにソルダーレジスト層１０４Ｂには配線パターン１０３Ｂが露出した接続孔１１７Ｂが形成されており、はんだボール１１１はこの接続孔１１７Ｂから露出した配線パターン１０３Ｂに接合されている。
一方、第２の基板２００は、コア基板２０１，配線パターン２０３Ａ，２０３Ｂ、及びソルダーレジスト層２０４Ａ，２０４Ｂ等により構成されている。
コア基板２０１は、前記した第１の基板１００のコア基板１０１と同様に、プリプレグ材よりなり、その上面及び下面に例えばＣｕよりなる配線パターン２０３Ａ，２０３Ｂが形成されている。この配線パターン２０３Ａ，２０３Ｂは、コア基板２０１を貫通して形成されたビアプラグ２０２により電気的に接続されている。
また、配線パターン２０３Ａ，２０３Ｂが形成されたコア基板２０１の図中上面にはソルダーレジスト層２０４Ａが形成され、また下面にはソルダーレジスト層２０４Ｂが形成されている。下側に位置するソルダーレジスト層２０４Ｂは、後述する電極１１２の接合位置に接続孔１１６Ｂ（図２（Ａ）参照）が形成されている。
また配線パターン２０３Ｂは、この接続孔１１６Ｂから露出した状態となっている。尚、上側のソルダーレジスト層２０４Ａに形成された接続孔１１６Ａは、表面実装部品，電子部品を実装するためや、複数の電子部品内蔵基板４００を積層（スタック）するために設けるものであるが、この積層を行わない場合には必ずしも設ける必要はない。
更に、第２の基板２００の半導体チップ１１０と対向する領域内には、貫通孔２０６が形成されている。この貫通孔２０６は、半導体チップ１１０の略中央位置と対向する位置に第２の基板２００を貫通するよう形成されている。
上記構成とされた第１の基板１００と第２の基板２００は、封止接続層により接合される。この封止接続層は、電極１１２と封止樹脂１１５とにより構成される。
電極１１２は、球形状の銅コア１１３の表面にはんだ被膜１１４を形成した構成とされている。この電極１１２は、その下部が第１の基板１００の接続孔１１７Ａから露出した配線パターン１０３Ａにはんだ付けされ、その上部が第２の基板２００の接続孔１１６Ｂから露出した配線パターン２０３Ｂに接合される。
これにより、第１の基板１００の配線パターン１０３Ａと、第２の基板２００の配線パターン２０３Ｂは、電極１１２を介して電気的かつ機械的に接合される。また、銅コア１１３は、第１の基板１００と第２の基板２００の離間距離を一定距離に保つスペーサとして機能する。
封止樹脂１１５は、第１の基板１００と第２の基板２００との離間部分、及び後述する第２の基板２００に形成された貫通孔２０６内に形成される。この封止樹脂１１５は接着剤としても機能するため、よって第１の基板１００と第２の基板２００は封止樹脂１１５により強固に接合される。また、この１１５は、上記した第２の基板２００に形成された貫通孔２０６の内部にも充填された構成とされている。
このように、電子部品内蔵基板４００は、第１の基板１００と第２の基板２００を接合するのに、電極１１２による接合に加えて封止樹脂１１５により接合を行っているため、電子部品内蔵基板４００の薄型化を図っても、第１の基板１００と第２の基板２００が剥離するようなことはなく、高い信頼性を実現することができる。
次に、図１に示した電子部品内蔵基板４００の製造方法について説明する。
図２乃至図４は、電子部品内蔵基板４００の製造方法を製造手順に沿って示す図である。尚、図２乃至図４において、図１に示した構成と対応する構成については同一符号を付して、一部その説明を省略するものとする。
電子部品内蔵基板４００を製造するには、先ず図２（Ａ）に示す第２の基板２００を製造する。この第２の基板２００を製造する為には、例えばプリプレグ材よりなるコア基板２０１に対し、このコア基板２０１を貫通するビアプラグ２０２を形成する。
また、コア基板２０１の上面（半導体チップとの対向面と反対側の面）に配線パターン２０３Ａを形成すると共に、前記コア基板２０１の下面（半導体チップと対向する面）に配線パターン２０３Ｂを形成する。また、コア基板２０１の各面に形成された配線パターン２０３Ａと配線パターン２０３Ｂは、ビアプラグ２０２により電気的に接続される。尚、この配線パターン２０３Ａ，２０３Ｂ及びビアプラグ２０２は、例えばＣｕにより形成することができる。
また、コア基板２０１の上面には、所定位置に接続孔１１６Ａを有したソルダーレジスト層２０４Ａを形成する。このソルダーレジスト層２０４Ａの接続孔１１６Ａから露出した配線パターン２０３Ａには、例えばＮｉ／Ａｕ等よりなる接続層を形成しても良い。
また同様に、コア基板２０１の下面に、所定位置に接続孔１１６Ｂを有したソルダーレジスト層２０４Ｂを形成する。このソルダーレジスト層２０４Ｂの接続孔１１６Ｂから露出する配線パターン２０３Ｂには、例えばＮｉ／Ａｕ等よりなる接続層を形成しても良い。
図２（Ａ）に示す第２の基板２００が製造されると、続いてこの第２の基板２００に対して貫通孔２０６を形成する。この貫通孔２０６の形成方法としては、例えばドリルによる機械加工或いはレーザ光を用いたレーザ加工を用いることができる。尚、ドリル加工を用いた場合には加工コストの低減を図ることができ、またレーザ加工を用いた場合には加工時間の短縮を図ることができる。
また、貫通孔２０６の直径は、例えば0.2mm〜1.0mmに選定することが望ましい。これは、後述する封止樹脂１１５の充填工程において、貫通孔２０６内に封止樹脂１１５が充填できる孔径としたことによる。
更に、本実施例では貫通孔２０６の形成位置を、第２の基板２００が第１の基板１００に積層された際、半導体チップ１１０と対向する領域（図１に矢印Ａで示す領域）の中央位置に形成している。
通常、半導体チップ１１０と対向する領域は配線パターン２０３Ｂが形成されていない場合が多く、また後述するように気泡３０８は半導体チップ１１０の中央に形成される場合が多い。このため、配線パターン２０３Ｂの設計上、また後述する気泡３０８の発生防止の面から、貫通孔２０６を第２の基板２００の半導体チップ１１０と対向する領域における中央位置に形成することが望ましい。図２（Ｂ）は、貫通孔２０６が形成された第２の基板２００を示している。
貫通孔２０６の形成工程が終了すると、続いて第２の基板２００に電極１１２を接合する。この電極１１２は、前記のように球状の銅コア１１３の外周にはんだ被膜１１４が設けられた構成とされている。
この電極１１２を第２の基板２００に接合するには、電極１１２にフラックスを塗布し、その上でこの電極１１２を接続孔１１６Ｂから露出した配線パターン２０３Ｂに仮止めする。続いて、この電極１１２が仮止めされた第２の基板２００をリフロー処理することにより、電極１１２は配線パターン２０３Ｂにはんだ付けされる。このはんだ付け工程が終了すると、フラックス洗浄を行いフラックス残渣を除去する。図２（Ｃ）は、電極１１２がはんだ付けされた第２の基板２００を示している。
一方、電子部品内蔵基板４００を製造するには、図２（Ｄ）に示す第１の基板１００を製造する。この電子部品内蔵基板４００を製造するには、例えばプリプレグ材よりなるコア基板１０１を用意し、このコア基板１０１を貫通するビアプラグ１０２を形成すると共に、このコア基板１０１の上面及び下面に内層配線１０３Ｃを形成する。このコア基板１０１の上面及び下面に形成された内層配線１０３Ｃは、ビアプラグ１０２により電気的に接続される。尚、このビアプラグ１０２及び内層配線１０３Ｃは、例えばＣｕにより形成することができる。
続いて、内層配線１０３Ｃが形成されたコア基板１０１の上面に、ビルドアップ層１０１Ａを形成し、更にコア基板１０１の下面にビルドアップ層１０１Ｂを形成する。このビルドアップ層１０１Ａ，１０１Ｂとしては、例えばエポキシ樹脂，ポリイミド樹脂等からなる絶縁フィルムを用いることができる。
次に、このビルドアップ層１０１Ａの上面に、配線パターン１０３Ａを形成する。この配線パターン１０３Ａと内層配線１０３Ｃは、ビルドアップ層１０１Ａを貫通して形成された層間ビア１０５Ａにより電気的に接続される。また、ビルドアップ層１０１Ｂの下面には、配線パターン１０３Ｂを形成する。この配線パターン１０３Ｂと内層配線１０３Ｃは、ビルドアップ層１０１Ｂを貫通して形成された層間ビア１０５Ｂにより電気的に接続される。
続いて、配線パターン１０３Ａが形成されたビルドアップ層１０１Ａの上面に、ソルダーレジスト層１０４Ａを形成する。このソルダーレジスト層１０４Ａを形成する際、後述する半導体チップ１１０が接合する位置、及び電極１１２が接合する位置には接続孔１１７Ａが形成される。また、この接続孔１１７Ａから露出する配線パターン１０３Ａには、例えばＮｉ／Ａｕ等よりなる接続層を形成しても良い。
また、複数形成される接続孔１１７Ａの内、後の工程で半導体チップ１１０が接合される接続孔１１７Ａから露出した配線パターン１０３Ａには、例えばはんだ等よりなる接続層１０７を印刷法，電解メッキ法等により形成する。
一方、配線パターン１０３Ｂが形成されたビルドアップ層１０１Ｂの下面には、ソルダーレジスト層１０４Ｂが形成される。このソルダーレジスト層１０４Ｂを形成する際、後述するはんだボール１１１が接合する位置に接続孔１１７Ｂを形成する。また、この接続孔１１７Ｂから露出する配線パターン１０３Ｂには、例えばＮｉ／Ａｕ等よりなる接続層を形成してもよい。
上記のようにして製造された第１の基板１００には、続いて半導体チップ１１０が搭載される。第１の基板１００に半導体チップ１１０を搭載するには、予め半導体チップ１１０の主面にバンプ１０８を設けておき、この半導体チップ１１０をフェイスダウンとし、主面に形成されたバンプ１０８を接続層１０７に接合する。
半導体チップ１１０が第１の基板１００にフリップチップ接合されると、続いて半導体チップ１１０と第１の基板１００（上面１００ａ）との間に、アンダーフィル１０９を充填すると共に、その後に加熱処理を行うことにより、このアンダーフィル樹脂１０９を熱硬化させる。これにより、半導体チップ１１０は第１の基板１００に高い信頼性を持って接合される。
しかしながら、第１の基板１００を構成する各材料、半導体チップ１１０を構成するシリコン、及びアンダーフィル樹脂１０９は熱膨張率が異なっている。このため、アンダーフィル樹脂１０９の加熱処理時において、この熱膨張率差に起因して半導体チップ１１０及び第１の基板１００に反りが発生してしまう。図２（Ｅ）は、半導体チップ１１０及び第１の基板１００に反りが発生した状態を示している。同図に示すように、この反りは上方に向け凸となるよう発生する。
尚、上記した図２（Ａ）〜（Ｃ）を用いて説明した第２の基板２００に対する製造工程と、図２（Ｄ），（Ｅ）を用いて説明した第１の基板１００に対する製造工程は、いずれを先に実施してもよく、また並行に実施することも可能である。
上記のように第１の基板１００及び第２の基板２００が製造されると、続いて図３（Ａ）〜（Ｃ）に示されるように、第２の基板２００を第１の基板１００に接合する工程を行う。尚、図３（Ａ）〜（Ｃ）では、図示の便宜上、電極１１２を他の構成に比べて拡大して描いている。
第２の基板２００を第１の基板１００に接合するには、先ず電極１１２にフラックス１１８を塗布した上で、貫通孔２０６と半導体チップ１１０が対向するように、また電極１１２と接続孔１１７Ａとが対向するよう、第１の基板１００の上方で第２の基板２００の位置決めを行う。図３（Ａ）は、この位置決めが行われた状態を示している。この状態において、貫通孔２０６は半導体チップ１１０の略中央位置（半導体チップ１１０を平面視したときの中央位置）と対向した状態となる。
続いて、第２の基板２００を第１の基板１００に当接させる。これにより、電極１１２は配線パターン１０３Ａにフラックス１１８を用いて仮止めされた状態となる。このように、第２の基板２００が第１の基板１００に仮止めされると、この第１及び第２の基板１００，２００は、仮止めされた状態を維持しつつリフロー炉に装着されて加熱工程を実施する。
これにより、電極１１２のはんだ被膜１１４は溶けて配線パターン１０３Ａにはんだ付けされ、第１の基板１００と第２の基板２００は電極１１２により接合されて積層された状態となる。図３（Ｂ）は、第１の基板１００と第２の基板２００が、電極１１２により接合された状態を示している。この際、前記のように半導体チップ１１０及び第１の基板１００は反った状態であるため、半導体チップ１１０の上面と第２の基板２００の下面は当接するか、或いは若干の間隙を有した状態となっている。
続いて、電極１１２のはんだ付け位置に残留しているフラックス残渣を除去する洗浄工程を行う。図３（Ｃ）は、洗浄工程が行われ、フラックス残渣が除去された状態を示している。
続いて、洗浄工程が終了した第１及び第２の基板１００，２００は、金型３００（図６参照）内に装着され、封止樹脂１１５を成型するトランスファーモールド工程が実施される。尚、この第１の基板１００と第２の基板２００との間に封止樹脂１１５を充填する工程は、説明の便宜上、後に詳述するものとする。
封止樹脂１１５のトランスファーモールドが終了すると、封止樹脂１１５が形成された第１及び第２の基板１００，２００は金型３００から取り出される。図４（Ａ）は、封止樹脂１１５が形成された第１及び第２の基板１００，２００を示している。
上記のように封止樹脂１１５を形成した後、個片化すると共に不要部分を除去することで、図４（Ｂ）に示す電子部品内蔵基板４００が製造される。この個片化処理の際、図４（Ａ）に示すように本実施例では、第２の基板２００を個片の基板とし、第１の基板１００がいわゆる多数個取りを行う基板としている。
よって、図４（Ａ）には図示の便宜上、第１の基板１００の上部に１個の第２の基板２００のみが接合された状態を図示しているが、実際は第１の基板１００の上部には複数個の第２の基板２００が接合され、これを個々の電子部品内蔵基板４００毎に切断する処理が行われる。
しかしながら、各基板１００，２００の個片化に関する構成は本実施例に限定されるものではなく、上側に位置する第１の基板１００を多数個取り用の基板とし、下側に位置する第２の基板２００を個片化基板としてもよく、また上下に位置する各基板１００，２００を共に多数個取り用の基板としてもよい。
上記の個片化処理が終了すると、必要に応じてソルダーレジスト層１０４Ｂに形成された接続孔１１７Ｂから露出した配線パターン１０３Ｂにはんだボール１１１をはんだ付けすることにより、図１に示す電子部品内蔵基板４００が製造される。
ここで、図５〜図１０を用い、第１の基板１００と第２の基板２００との間に封止樹脂１１５を充填する工程について詳述する。尚、図５〜図１０において、図１〜図４に示した構成と対応する構成については同一符号を付して、その説明は省略する。また、図５〜図１０においては、理解を容易にするため、第１の基板１００，第２の基板２００，半導体チップ１１０，電極１１２等の図示は簡略化して示している。
図５は第１の基板１００の上部に第２の基板２００が積層された状態を示している。図５（Ａ），（Ｂ）は、第１の基板１００及び半導体チップ１１０に反りが発生してない状態を示している。第１の基板１００の上部に第２の基板２００を接合するには、図５（Ａ），（Ｂ）に示すように、第１の基板１００及び半導体チップ１１０は反りのない平らな形状であることが望ましい。
一方、半導体チップ１１０を第１の基板１００にフリップチップ接合する場合、半導体チップ１１０と第１の基板１００との接合信頼性を高めるためにアンダーフィル樹脂１０９を配設する必要がある。しかしながら、アンダーフィル樹脂１０９を配設した場合、第１の基板１００,半導体チップ１１０，及びアンダーフィル樹脂１０９の熱膨張差により、図５（Ｃ）に示すように、半導体チップ１１０及び第１の基板１００に反りが発生することは前述した通りである。
図６は、図５（Ｃ）に示した第１の基板１００及び第２の基板２００を金型３００に装着した状態を示している。金型３００は、上型３０１と下型３０２とにより構成されており、この上型３０１と下型３０２との間に形成されるキャビティ３０６内に積層された第１の基板１００及び第２の基板２００は装着される。
また、上型３０１の内側面には樹脂成型後の離型性を良好とするため、離型フィルム３０５が配設されている。第２の基板２００の上面は、金型３００に装着された状態で、離型フィルム３０５と当接するよう構成されている。従って、第２の基板２００に形成された貫通孔２０６は、離型フィルム３０５で塞がれた状態となる。
また、本実施例で用いる金型３００は、図中左側に配設されたゲート３０３から封止樹脂１１５が充填される構成とされており、また金型３００のゲート３０３と反対側の位置にはベント孔３０４が設けられている。このベント孔３０４は、吸引装置に接続されており、よってキャビティ３０６内の空気はベント孔３０４から吸引されつつ封止樹脂１１５の成型処理が行われる構成とされている。
このように、本実施例では成型時に金型３００に封止樹脂１１５を注入する際、吸引することによりキャビティ３０６内を負圧にして樹脂注入を行っている。このため、第１の基板１００と第２の基板２００との離間距離が狭い場合でも、確実に各基板１００，２００間に封止樹脂１１５充填することができる。
図７は、封止樹脂１１５の充填が開始されて間もない充填処理の初期の状態（以下、充填初期状態という）を示している。尚、以下の説明に用いる図７（Ａ），図８（Ａ），図９（Ａ）は金型３００の断面図であり、図７（Ｂ），図８（Ｂ），図９（Ｂ）は封止樹脂１１５の流れを示すための透視図（金型３００の図示は省略）である。
図７に示す充填初期状態では、封止樹脂１１５は略直線状にゲート３０３からベント孔３０４に向かう方向（矢印Ｘ１方向）に進行している。しかしながら、流体抵抗の小さい図７（Ｂ）における上下両側（図７（Ｂ）に矢印Ｂで示す部分）は、中央に比べて早く進行している。
図８は、充填初期状態より更に封止樹脂１１５を充填した状態を示している（以下、充填中期状態という）。この充填中期状態では、中央部における封止樹脂１１５の移動距離と、図７（Ｂ）における上下部における封止樹脂１１５の移動距離に大きな差が生じている。これは、各基板１００，２００間の中央位置には半導体チップ１１０が配設されており、この半導体チップ１１０が封止樹脂１１５の流れに対する抵抗となることに起因している。
更に、前記したように、半導体チップ１１０及び第１の基板１００には反りが発生しており、この反りの発生位置により半導体チップ１１０は略第２の基板２００と当接するか、若干の間隙を形成した状態となっている。よって、これも各基板１００，２００の中央位置における封止樹脂１１５の進行速度が遅い原因となっている。また、封止樹脂１１５が金型３００内に進入するに従い、キャビティ３０６内の空気はベント孔３０４から外部に放出される。
図９は、充填中期状態より更に封止樹脂１１５を充填した状態を示している（以下、充填終期状態という）。この充填終期状態では、図８（Ｂ）に示す充填中期状態において矢印Ｃで示す部分が回り込んで一体化し、よってその内部に気泡３０８が形成された状態となる。気泡３０８は、封止樹脂１１５の回り込みにより発生するため、よって封止樹脂１１５の流れの抵抗体となる半導体チップ１１０の上部に発生し易い。図９（Ｂ）においても、このような理由から気泡３０８は半導体チップ１１０の中央位置近傍に形成されている。
従来では、封止樹脂１１５の進行に伴いこの気泡３０８が形成されると、気泡３０８を除去する方法がなかった。この気泡３０８が第１の基板１００と第２の基板２００との間に存在する状態の電子部品内蔵基板４００に対して加熱処理が行われた場合には、気泡３０８は膨張して第１の基板１００と第２の基板２００とが剥離する等の不都合が発生する。
しかしながら、本実施例では第２の基板２００の半導体チップ１１０と対向する領域の中央位置に貫通孔２０６が形成されている。気泡３０８である空気は、封止樹脂１１５の進行に伴いこの貫通孔２０６を通り金型３００の外部に放出される。
即ち、封止樹脂１１５の進行に伴い、気泡３０８は封止樹脂１１５に押されて貫通孔２０６内に進入する。更に封止樹脂１１５は、貫通孔２０６の内部に進入し、気泡３０８を更に押圧する。
図１０に拡大して示すように、貫通孔２０６と上型３０１との間には、離型フィルム３０５が介在している。よって、封止樹脂１１５に押圧された気泡３０８は、第２の基板２００と離型フィルム３０５との間の微細な間隙内に進行する。これに対し、封止樹脂１１５はフィラー等を含んでおり、第２の基板２００と離型フィルム３０５との間の微細な間隙内には進行できない。よって、封止樹脂１１５の流れは貫通孔２０６を埋めた時点で止まり、またこの状態で気泡３０８は封止樹脂１１５内からも除去された状態となる。
一方、金型３００のキャビティ３０６内を進行する封止樹脂１１５は、キャビティ３０６内に充填される際にその充填圧力により半導体チップ１１０及び第１の基板１００を押圧する。ここで、充填圧力とは、ゲート３０３からキャビティ３０６内に封止樹脂１１５が充填されることにより、キャビティ３０６内で発生する内圧である。
よって、この充填圧力が高いほど半導体チップ１１０及び第１の基板１００は強く押圧されて、反りが有効に是正されることとなる。本実施例では、貫通孔２０６の直径は0.2mm〜1.0mmに選定されており、この程度の直径の貫通孔２０６では充填圧力に発生する圧力変化は微小である。
従って、第２の基板２００に貫通孔２０６を形成しても、半導体チップ１１０及び第１の基板１００を封止樹脂１１５により確実に押圧することができる。よって、図４（Ａ），（Ｂ）に示したように、封止樹脂１１５の充填処理が終了した時点で、半導体チップ１１０及び第１の基板１００は扁平な状態に戻っており、その後におけるはんだボール１１１を形成する処理、及び製造された電子部品内蔵基板４００を実装する処理に不都合が生じるようなことはない。
上記のように本実施例に係る電子部品内蔵基板４００の製造方法によれば、封止樹脂１１５内に気泡３０８が発生することを防止することができると共に、半導体チップ１１０及び第１の基板１００の反りを確実に是正することが可能となる。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
例えば、上記した実施例では貫通孔２０６を第２の基板２００の半導体チップ１１０の略中央位置と対向する位置に１個のみ設けた構成としたが、貫通孔２０６はこの構成に限定されるものでなはなく他の構成とすることも可能である。例えば、図１１（Ａ）に示すように、複数（図に示す例では３個）の貫通孔２０６を第２の基板２００の半導体チップ１１０と対向する領域内で、その中央位置を含み、封止樹脂１１５の充填方向（Ｘ１方向）に沿って直線状に列設してもよい。また、図１１（Ｂ）に示すように、複数（図に示す例では７個）の貫通孔２０６を第２の基板２００の半導体チップ１１０と対向する領域内で、その中央位置を含み、Ｈ形状となるよう列設した構成としてもよい。
図１は、本発明の参考例である電子部品内蔵基板の断面図である。 図２は、参考例である電子部品内蔵基板の断面図の製造方法を説明するための図である（その１）。 図３は、参考例である電子部品内蔵基板の断面図の製造方法を説明するための図である（その２）。 図４は、参考例である電子部品内蔵基板の断面図の製造方法を説明するための図である（その３）。 図５は、半導体チップ及び第１の基板に反りが発生する理由を説明するための図である。 図６は、封止樹脂を充填する工程を詳細に説明するための図である（その１）。 図７は、封止樹脂を充填する工程を詳細に説明するための図である（その２）。 図８は、封止樹脂を充填する工程を詳細に説明するための図である（その３）。 図９は、封止樹脂を充填する工程を詳細に説明するための図である（その４）。 図１０は、貫通孔と離型フィルムが接する位置を拡大して示す図である。 図１１は、第２の基板に形成する貫通孔の変形例を説明するための図である。
符号の説明
１００ 第１の基板
１０１ コア基板
１０３Ａ，１０３Ｂ，２０３Ａ，２０３Ｂ 配線パターン
１０４Ａ，１０４Ｂ，２０４Ａ，２０４Ｂ ソルダーレジスト層
１０９ アンダーフィル
１１０ 半導体チップ
１１１ はんだボール
１１２ 電極
１１３ 銅コア
１１４ はんだ被膜
１１５ 封止樹脂
２００ 第２の基板
２０１ コア基板
２０６ 貫通孔
３００ 金型
３０５ 離型フィルム
３０８ 気泡
４００ 電子部品内蔵基板

Claims (6)

  1. 第１の基板に形成された配線と接続されるよう電子部品を前記第１の基板に搭載する第１の工程と、
    前記電子部品と前記第１の基板との間にアンダーフィル樹脂を配設する第２の工程と、
    配線が形成された第２の基板の前記電子部品と対向する領域内に単数又は複数の孔を形成する第３の工程と、
    前記第２の基板に少なくとも金属コアを含む電極を設ける第４の工程と、
    前記電極を前記第１の基板の配線に接合することにより、前記電子部品が内蔵されるよう前記第１の基板と前記第２の基板を接合する第５の工程と、
    前記第２の基板に形成された孔からエアー抜きを行いつつ、かつ、前記電子部品及び前記第１の基板に発生した反りを是正しうる充填圧力が前記電子部品及び前記第１の基板に印加されるよう、前記第１の基板と前記第２の基板との間に樹脂を充填する第６の工程と
    を有する電子部品内蔵基板の製造方法。
  2. 前記第６の工程では、
    前記第２の基板と金型との間に前記孔を覆うようフィルムを配設しつつ、接合された前記第１及び第２の基板を金型に装着し、前記第１の基板と前記第２の基板との離間部分に樹脂を充填する請求項１記載の電子部品内蔵基板の製造方法。
  3. 前記孔を、前記第２の基板の前記電子部品と対向する領域の中央位置に形成した請求項１又は２記載の電子部品内蔵基板の製造方法。
  4. 複数の前記孔を、前記第２の基板の前記電子部品と対向する領域の中央位置を含み、前記樹脂の充填方向に沿って直線状に列設した請求項１又は２記載の電子部品内蔵基板の製造方法。
  5. 前記電極は、少なくとも金属コアを含む請求項１乃至４のいずれか一項に記載の電子部品内蔵基板の製造方法。
  6. 前記第６の工程では、
    前記第２の基板に形成された孔からエアー抜きを行いつつ、かつ、前記電子部品及び前記第１の基板に発生した反りを是正しうる充填圧力が前記電子部品及び前記第１の基板に印加されるよう樹脂を充填する請求項１乃至５のいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2007159223A 2007-06-15 2007-06-15 電子部品内蔵基板の製造方法及び電子部品内蔵基板 Active JP5054440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007159223A JP5054440B2 (ja) 2007-06-15 2007-06-15 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US12/137,867 US7827681B2 (en) 2007-06-15 2008-06-12 Method of manufacturing electronic component integrated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159223A JP5054440B2 (ja) 2007-06-15 2007-06-15 電子部品内蔵基板の製造方法及び電子部品内蔵基板

Publications (3)

Publication Number Publication Date
JP2008311520A true JP2008311520A (ja) 2008-12-25
JP2008311520A5 JP2008311520A5 (ja) 2010-05-06
JP5054440B2 JP5054440B2 (ja) 2012-10-24

Family

ID=40131009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159223A Active JP5054440B2 (ja) 2007-06-15 2007-06-15 電子部品内蔵基板の製造方法及び電子部品内蔵基板

Country Status (2)

Country Link
US (1) US7827681B2 (ja)
JP (1) JP5054440B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
KR20150116605A (ko) * 2014-04-08 2015-10-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
KR20150025129A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10356911B2 (en) * 2014-07-04 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
JP6566879B2 (ja) * 2016-01-28 2019-08-28 新光電気工業株式会社 電子部品内蔵基板
JP7257978B2 (ja) * 2020-01-20 2023-04-14 三菱電機株式会社 半導体装置
CN111328215B (zh) * 2020-02-21 2021-06-18 竞华电子(深圳)有限公司 印制电路板制造方法及印制电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
JP2001267345A (ja) * 2000-03-21 2001-09-28 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236694A (ja) * 1995-02-24 1996-09-13 Nec Corp 半導体パッケージとその製造方法
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
JP2001267345A (ja) * 2000-03-21 2001-09-28 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
KR20150116605A (ko) * 2014-04-08 2015-10-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10219380B2 (en) 2014-04-08 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof
KR101983168B1 (ko) * 2014-04-08 2019-05-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
JP5054440B2 (ja) 2012-10-24
US20080307642A1 (en) 2008-12-18
US7827681B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
JP5054440B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP4208631B2 (ja) 半導体装置の製造方法
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2009200389A (ja) 電子部品内蔵基板の製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP2010141098A (ja) 電子部品内蔵基板及びその製造方法
KR101355732B1 (ko) 배선기판 제조방법
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP4725817B2 (ja) 複合基板の製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
TWI441294B (zh) 半導體裝置及其製造方法
JP5128180B2 (ja) チップ内蔵基板
KR101061801B1 (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
JPH098175A (ja) 多層プリント基板のボンディング用棚形成方法
JP2007317955A (ja) 部品内蔵回路モジュール基板
JP2009135391A (ja) 電子装置およびその製造方法
JP4975523B2 (ja) 部品内蔵基板
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8059422B2 (en) Thermally enhanced package structure
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP4637720B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120727

R150 Certificate of patent or registration of utility model

Ref document number: 5054440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3