DE10215654A1 - Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Info

Publication number
DE10215654A1
DE10215654A1 DE10215654A DE10215654A DE10215654A1 DE 10215654 A1 DE10215654 A1 DE 10215654A1 DE 10215654 A DE10215654 A DE 10215654A DE 10215654 A DE10215654 A DE 10215654A DE 10215654 A1 DE10215654 A1 DE 10215654A1
Authority
DE
Germany
Prior art keywords
contacts
electronic component
rewiring
wiring
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10215654A
Other languages
English (en)
Inventor
Berg Georg Meyer
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10215654A priority Critical patent/DE10215654A1/de
Priority to PCT/DE2003/001150 priority patent/WO2003085703A2/de
Priority to EP03745749A priority patent/EP1493188A2/de
Publication of DE10215654A1 publication Critical patent/DE10215654A1/de
Priority to US10/960,994 priority patent/US7176131B2/en
Priority to US11/619,086 priority patent/US20070102826A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) mit einem Halbleiterchip (2) und mikroskopisch kleinen Flip-Chip-Kontakten einer Umverdrahtungsplatte (4), auf welcher makroskopisch große elastische Außenkontakte (5) angeordnet sind. Dabei weist die Umverdrahtungsplatte (4) einen Verdrahtungsträger (6) aus polykristallinem Silizium, amorphem Glas oder Metall auf. Darüber hinaus betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines geeigneten Verdrahtungsträgers (6) und des elektronischen Bauteils (1).

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zur Herstellung desselben gemäß der Gattung der unabhängigen Ansprüche.
  • Mit zunehmender Anzahl von Außenkontakten wird es schwieriger, eine ausreichend große und stabile Fläche vorzuhalten, auf der die Außenkontakte eines Halbleiterchips angeordnet werden können. Dabei unterscheiden sich die Außenkontakte von den Flip-Chip-Kontakten in ihrer Größenordnung. Flip-Chip- Kontakte, die unmittelbar auf Kontaktflächen eines Halbleiterchips angeordnet sind, weisen mikroskopisch kleine Abmessungen auf, d. h. diese Flip-Chip-Kontakte sind nur unter einem Lichtmikroskop messbar. Unter Flip-Chip-Kontakten werden in diesem Zusammenhang sowohl mikroskopisch kleine Lotbälle oder Kontakthöcker von etwa 150 bis 250 µm Außendurchmesser, als auch mikroskopisch kleine Flächenkontakte, sogenannte "solid"-Kontakte verstanden, die mit etwa 15 bis 25 µm Außenabmessungen um eine Größenordnung kleiner als Lotbälle oder Kontakthöcker in Flip-Chip-Technik ausgeführt werden und aus den Druckschriften EP 0 610 709 und EP 0 745 274 bekannt sind. Außenkontakte weisen dagegen makroskopisch große Abmessungen auf, die mit bloßem Auge sichtbar und messbar sind und Abmessungen im Bereich von 0,5 bis 2 mm aufweisen.
  • Nimmt folglich die Anzahl an Außenkontakten zu, so werden die Außenabmessungen des elektronischen Bauteils größer und können die Größe des Halbleiterchips, der die Flip-Chip-Kontakte trägt, weit übertreffen. Gleichzeitig vergrößern sich mit größer werdendem Chip auch die Probleme des thermischen Ausgleichs zwischen den mikroskopisch kleinen Kontakten des Halbleiterchips und einer Umverdrahtungsplatte auf Leiterplattenmaterial, wie aus glasfaserverstärktem Kunststoff, welche einerseits die hohe Anzahl an Außenkontakten aufnehmen kann und andererseits über die Flip-Chip-Kontakte fest mit dem Halbleiterchip verbunden ist.
  • Da der thermische Ausdehnungskoeffizient des Halbleiterchips insbesondere von Silizium etwa 4 ppm/°K ist und ein Leiterplattenmaterial mit Glasfaserverstärkung, das die makroskopisch großen Außenkontakte trägt, einen Ausdehnungskoeffizienten zwischen 13 bis 16 ppm/°K aufweist, werden besonders die mikroskopisch kleinen Flip-Chip-Kontakte eines Silizium- Halbleiterchips, die an den Außenrändern des Halbleiterchips angeordnet sind, belastet. Diese Belastung kann zu Abrissen führen, wodurch das gesamte Bauteil funktionsuntüchtig wird.
  • Ein weiteres Problem ergibt sich dadurch, daß die makroskopisch großen Außenkontakte des Bauteils, die aus Lotbällen oder Lothöckern bestehen können und auf einer Leiterplatte einer übergeordneten Schaltungsanordnung aufzulöten sind, eine relativ starre Verbindung mit der übergeordneten Schaltungsanordnung darstellen, wobei bei thermischer Belastung auch ein Abriss der Außenkontakte gegenüber der übergeordneten Schaltung auftreten kann.
  • Aufgabe der Erfindung ist es, die aufgetretenen Probleme bei großflächigen Halbleiterchips mit hoher Flip-Chip- Kontaktdichte und großflächigen Umverdrahtungsplatten für elektronische Bauteile mit hoher Außenkontaktdichte zu überwinden und ein elektronisches Bauteil anzugeben, das mit höherer Zuverlässigkeit mit einer übergeordneten Schaltungsanordnung verbindbar ist, wobei die Scherbelastung der Außenkontaktflächen und der Außenkontakte sowie die Scherbelastung der mikroskopisch kleinen Flip-Chip-Kontakte zu vermindern ist.
  • Gelöst wird diese Aufgabe mit den Merkmalen der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Merkmalen der abhängigen Ansprüche.
  • Erfindungsgemäß wird ein elektronisches Bauteil mit mindestens einem Halbleiterchip, der mikroskopisch kleine Flip- Chip-Kontakte aufweist, geschaffen und mit einer Umverdrahtungsplatte, auf welcher makroskopisch große elastische Außenkontakte angeordnet sind, verbunden. Dazu weist die Umverdrahtungsplatte einen Verdrahtungsträger mit einem Umverdrahtungsmuster auf, welches die mikroskopisch kleinen Kontaktanschlussflächen mit den makroskopisch großen Außenkontaktflächen über Leiterbahnen verbindet. Der Verdrahtungsträger selbst weist ein polykristallines Silizium, ein amorphes Glas oder ein Metall auf. Diese Materialien sind in ihrem thermischen Ausdehnungsverhalten dem Material des Halbleiterchips angepaßt.
  • Das angepaßte thermische Ausdehnungsverhalten kann dadurch erreicht werden, daß der thermische Ausdehnungskoeffizient des Verdrahtungsträgers gleich oder größer als der thermische Ausdehnungskoeffizient des Halbleiterchips ist, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgers den thermischen Ausdehnungskoeffizient des Halbleiterchips nicht um das 1,5-fache übersteigt. Mit dieser Anpassung wird erreicht, daß nach dem Verlöten der Flip-Chip-Kontakte mit den Kontaktanschlussflächen auf dem Verdrahtungsträger der Halbleiterchip ausschließlich auf Druck beansprucht wird.
  • Das erfindungsgemäße elektronische Bauteil hat den Vorteil, daß die mikroskopisch kleinen Flip-Chip-Kontakte des Halbleiterchips thermomechanisch minimal belastet werden, da als Verdrahtungsträger polykristallines Silizium, amorphes Glas oder Metall eingesetzt wird, das annähernd die gleichen oder maximal um 50% größere Ausdehnungskoeffizienten wie bzw. als ein monokristallines Halbleiterchipmaterial aufweist. Da aus dem elektronischen Bauteil makroskopisch große elastische Außenkontakte herausragen, können diese elastischen Außenkontakte mit einer übergeordneten Schaltungsanordnung verbunden werden, ohne daß das elektronische Bauteil thermomechanisch durch diese Verbindungen belastet wird. Vielmehr wird ein wesentlicher Anteil der Scherbelastung bei Anordnung des elektronischen Bauteils mit den makroskopisch großen elastischen Außenkontakten auf einer übergeordneten Schaltungsanordnung aus einem Leiterplattenmaterial durch die elastischen Außenkontakte aufgefangen. Der Rest der Scherbelastung wird von dem Verdrahtungsträger aufgenommen und belastet nicht den Halbleiterchip. Mit diesen beiden Maßnahmen, nämlich Einsetzen eines Verdrahtungsträgers aus Silizium, Glas oder Metall als Träger des Umverdrahtungsmusters und elastischen Außenkontakten auf der Umverdrahtungsplatte wird die Gefahr von Kontaktabrissen sowohl innerhalb des elektronischen Bauteils an den Flip-Chip-Kontakten als auch außerhalb des elektronischen Bauteils an den makroskopisch großen elastischen Außenkontakten vermindert.
  • Ein zusätzlicher Vorteil der Erfindung liegt in der Verwendung von Materialien für die Verdrahtungsplatte, die genauso präzise wie Halbleiterwafer poliert werden können. Dies ermöglicht den Einsatz von Dünnfilmtechniken zur Herstellung der Umverdrahtungsplatte, wie sie für die Herstellung von Halbleiterchips eingesetzt werden. Eine derartige Präzision kann nicht mit Umverdrahtungsplatten auf Leiterplattenmaterialien erreicht werden.
  • Ein weiterer Vorteil der Erfindung ist es, daß die Umverdrahtungsplatte dieser Erfindung als Zwischenprodukt und eigenständige Komponente auf ihre Funktion getestet werden kann, bevor durch Aufbringen des Halbleiterchips mit seinen Flip- Chip-Kontakten das elektronische Bauteil komplettiert ist.
  • Als Flip-Chip-Kontakte sind in einer weiteren Ausführungsform der Erfindung mikroskopisch kleine Flächenkontakte bzw. Solidkontakte vorgesehen, die intermetallische Phasen aufweisen. Derartige Flächenkontakte sind um mindestens eine Größenordnung kleiner als mikroskopisch kleine Lotballkontakte realisierbar und ermöglichen eine entsprechend höhere Flip- Chip-Kontaktdichte auf dem Halbleiterchip.
  • Der Halbleiterchip mit seinen Flip-Chip-Kontakten kann entweder auf der Oberseite der Umverdrahtungsplatte aus Silizium, amorphem Glas oder Metall mit angepaßtem thermischen Ausdehnungskoeffizienten angeordnet werden, welche die makroskopisch großen elastischen Außenkontakte trägt, oder auf der gegenüberliegenden Seite der Umverdrahtungsplatte sein, die lediglich ein mehrlagiges Umverdrahtungsmuster trägt, und nur im Falle eines Stapelns von elektronischen Bauteilen auch makroskopisch große Außenkontaktflächen aufweisen kann.
  • Der erste Fall, bei dem der Halbleiterchip mit seinen Flip- Chip-Kontakten und die makroskopisch großen Außenkontakte auf der gleichen Seite der Umverdrahtungsplatte angeordnet sind, hat den Vorteil, daß lediglich ein Umverdrahtungsmuster vorgesehen werden muß, um die mikroskopisch kleinen Flip-Chip- Kontakte mit den makroskopisch großen elastischen Außenkontakten zu verbinden.
  • Wird als Verdrahtungsträger eine nichtmetallische Verdrahtungsträgerplatte eingesetzt, so kann das Umverdrahtungsmuster unmittelbar auf der polierten Oberseite der nichtmetallischen Verdrahtungsträgerplatte angeordnet werden. Bei einer metallischen Verdrahtungsträgerplatte ist zwischen dem Umverdrahtungsmuster und der polierten Oberseite der metallischen Verdrahtungsträgerplatte eine Isolationslage vorgesehen.
  • Werden in einer weiteren Ausführungsform der Erfindung die mikroskopisch kleinen Flip-Chip-Kontakte auf einer Fläche der Umverdrahtungsplatte gegenüberliegend zu den makroskopisch großen elastischen Außenkontakten angeordnet, so weist der Verdrahtungsträger aus polykristallinem Silizium, amorphem Glas oder aus Metall Durchkontakte auf, welche die leitenden Komponenten der beiden Seiten miteinander verbinden, d. h. das Umverdrahtungsmuster auf der Seite des Halbleiterchips ist über die Durchkontakte mit entsprechend in einer Matrix unter festem Rastermaß angeordneten Außenkontakten auf der gegenüberliegenden Seite des Verdrahtungsträgers elektrisch verbunden.
  • Weist der Verdrahtungsträger ein polykristallines Silizium auf, so kann der Verdrahtungsträger zwischen Durchkontakt und polykristallinem Silizium eine Isolationslage aufweisen. Weist der Verdrahtungsträger ein Metall auf, so muß der Verdrahtungsträger zwischen Durchkontakt und Metall eine Isolationslage aufweisen.
  • Das Material der Durchkontakte ist dem thermischen Ausdehnungsverhalten des Verdrahtungsträgers angepaßt. Der Verdrahtungsträger aus Metall kann eine Eisen-Nickel-Legierung mit 40 bis 42 Gew.-% Nickelanteil aufweisen oder aus einer Kupfer/Molybden-Legierung mit 10 bis 30 Gew.-% Kupfer hergestellt sein. Die letztere Legierung kann als pulvermetallurgischer Infiltrationswerkstoff verwirklicht werden. Beide Metall- Legierungen haben den Vorteil, daß ihre thermischen Ausdehnungsverhalten durch das Mischungsverhältnis der Legierungskomponenten einstellbar und somit an das thermische Ausdehnungsverhalten des Halbleiterchipmaterials anpassbar ist.
  • Durch die Umverdrahtungsplatte wird es möglich, mehrere hundert makroskopisch große elastische Außenkontakte auf der Umverdrahtungsplatte unterzubringen. Dieses ist dann von besonderem Vorteil, wenn der Halbleiterchip ebenfalls eine entsprechend hohe Anzahl an Flip-Chip-Kontakten aufweist. In derartigen Fällen wird vorzugsweise ein mehrlagiges Umverdrahtungsmuster eingesetzt.
  • Die Durchkontakte in dem Verdrahtungsträger können lasergeborte metallisierte Durchgangslöcher aufweisen. Darüber hinaus besteht die Möglichkeit, daß der Verdrahtungsträger wasserstrahlgebohrte metallisierte Durchgangslöcher als Durchkontakte aufweist. Da die im Bereich der Durchkontakte angeordneten Außenkontakte makroskopisch groß sind, können derartige Verfahren wie Laserbohren oder Wasserstrahlbohren angewandt werden, um den Verdrahtungsträger aus Silizium, amorphem Glas oder Metall mit derartig makroskopisch großen Durchgangslöchern zu versehen. Darüber hinaus sind Trockenätzverfahren wie reaktives Plasmaätzen und Nassätzverfahren einsetzbar, um geeignete Durchgangslöcher zu realisieren.
  • In einer weiteren Ausbildung der Isolationsplatte kann diese metallische Drähte in Glas oder polykristallinem Silizium als Durchkontakte aufweisen, die in einem Rastermaß, das dem Rastermaß der Außenkontakte entspricht, angeordnet sind. Eine derartige Isolationsplatte hat den Vorteil, daß die Durchkontakte einen wesentlich geringeren Durchmesser aufweisen können, als es für Durchkontakte, die über Durchgangslöcher herzustellen sind, der Fall ist. Somit kann bei einer derartigen Isolationsplatte, die metallische Drähte als Durchkontakte aufweist, das Rastermaß für die Anordnung der Außenkontakte minimiert werden. Dazu können die metallischen Drähte, die in der nichtmetallischen Isolationsplatte aus amorphen Glas oder aus polykristallinem Silizium eingebettet sind, aus metallischen Glaseinschmelzwerkstoffen wie Chrom-Vanadium- oder Chrom-Molybden- oder Chrom-Nickel-Stahl als Durchkontakte hergestellt sein.
  • Damit ist der Vorteil verbunden, daß Eigenspannungen des Glas-Metall-Verbundes minimiert werden. Ferner wird eine wesentlich effizientere Verdrahtung erreicht, da durch den geringen Durchmesser eingebetteter Durchgangsdrähte als Durchkontakte kleinere Kontaktflecken in den Verdrahtungsebenen der Umverdrahtungsplatte möglich werden.
  • Eine weitere Möglichkeit besteht darin, in Glas oder in polykristallines Silizium Kohlefasern oder Graphitfasern als Durchkontakte einzubetten, die ebenso in einem Rastermaß, das dem Rastermaß der Außenkontakte entspricht, angeordnet sind. Kohlefasern oder Graphitfasern haben gegenüber Metalldrähten den Vorteil, daß sie ohne Oberflächenbearbeitung beim Einbetten in Glas oder polykristallinem Silizium mit diesem Isolationsmaterial stärker verzahnt sind.
  • Ferner ist es vorgesehen, daß der mindestens eine Halbleiterchip im Zentrum des elektronischen Bauteils angeordnet und von den elastischen Außenkontakten umgeben ist. In diesem Fall kann der Halbleiterchip auf seiner Rückseite eine Lotschicht aufweisen, die eine zentrale Fixierung des elektronischen Bauteils auf einer übergeordneten Leiterplatte ermöglicht und den Druck auf die elastischen Außenkontakte begrenzt. Eine derartige Konstruktion setzt voraus, daß der Halbleiterchip auf der gleichen Seite wie die makroskopisch großen elastischen Außenkontakte auf dem Verdrahtungsträger angeordnet ist, wobei das mehrlagige Umverdrahtungsmuster dafür sorgt, daß die mikroskopisch kleinen Flip-Chip-Kontakte des Halbleiterchips mit den makroskopisch großen Außenkontaktflächen, welche für die elastischen Außenkontakte vorgesehen sind, verbunden sind.
  • Für den Fall, daß der Halbleiterchip und die Außenkontakte auf gegenüberliegenden Seiten angeordnet sind, ist es gegebenenfalls vorgesehen, im Zentrum des elektronischen Bauteils eine begrenzte Anzahl starrer Außenkontakte anzuordnen, die eine zentrale Fixierung des elektronischen Bauteils auf einer übergeordneten Leiterplatteschaltung ermöglichen, und die den Druck auf die elastischen Außenkontakte begrenzen. Diese im Zentrum befindlichen starren und nicht elastischen Außenkontakte können Lötbälle oder Löthöcker aufweisen und durch ihre vorgegebene Höhe eine Stabilisierung der Positionierung des elektronischen Bauteils auf einer übergeordneten Schaltungsanordnung einer Leiterplatte definieren.
  • In diesem Fall ist es, wie oben erwähnt, erforderlich, daß das Umverdrahtungsmuster auf der Seite des Halbleiterchips mit den Außenkontakten auf der gegenüberliegenden Seite der Umverdrahtungsplatte über Durchkontakte verbindbar ist. Ein Verfahren zur Herstellung einer Isolationsplatte mit eingebetteten Drähten als Durchkontakte weist für mehrere elektronische Bauteile folgende Verfahrensschritte auf:
    • - Einbringen einer Matrix von Drähten in einem vorgesehenen Rastermaß in eine langgestreckte säulenförmige Gußform,
    • - Vergießen der Drähte in der Gußform mit einer Schmelze aus Glas oder hochreinem Silizium,
    • - Trennen der erstarrten Gussmasse in Scheiben quer zur Längserstreckung der Drähte zu Verdrahtungsträgern mit Durchkontakten.
  • Dieses Verfahren hat den Vorteil, daß relativ feine und sehr präzise Durchkontakte in der Isolationsplatte zur Verfügung gestellt werden können, so daß eine höhere Durchkontaktdichte möglich ist und mikroskopisch kleine Kontaktflächen für eine Umverdrahtung auf den Enden der Durchkontakte realisiert werden können.
  • Bei einem weiteren Verfahren zur Herstellung eines Verdrahtungsträgers aus amorphem Glas werden Kurzdrähte in einer Flachglasschmelze eingebettet. Dabei erfolgt ein kontinuierliches zeilenweises Einbringen von Kurzdrähten in ein schmelzflüssiges Flachglasbett unter Mitführen von mit Kurzdrähten bestückten Querträgern, aus denen die Kurzdrähte herausragen, wobei die Kurzdrähte durch die Flachglasschmelze hindurchragen. Nach Erstarren der Flachglasschmelze in dem Flachglasbett werden im Verlauf der Flachglasfertigungsstraße die Querträger von den eingebetteten Kurzdrähten abgenommen und zum erneuten Bestücken mit Kurzdrähten zurückgeführt. Danach können die beidseitig aus dem Flachglas herausragenden Enden der Kurzdrähte abgeätzt werden, um Durchkontakte zu schaffen. Abschließend kann das mit Durchkontakten versehene Flachglas zu Verdrahtungsträgern vereinzelt werden.
  • Um die Fixierung der Drähte innerhalb des Verdrahtungsträgers zu sichern, können die Drähte auf ihrer Mantelfläche eine Aufrauhung aufweisen, so daß ein Formschluß zwischen der amorphen Glasmasse bzw. der polykristallinen Siliziummasse und den Drähten auftritt. Anstelle metallischer Drähte können auch Kohlenstoff-Fasern und/oder Graphitfasern als Durchkontakte in die polykristalline Siliziummasse oder die amorphe Glasmasse eingebettet werden. Diese Fasern besitzen an ihrer Oberseite eine natürliche Rauhigkeit, so daß ein Aufrauhungsschritt der Oberfläche der Fasern unterbleiben kann.
  • Ein anderes Verfahren zur Herstellung eines Verdrahtungsträgers mit Durchkontakten besteht darin, daß zunächst Durchgangslöcher in den Verdrahtungsträger hergestellt werden und anschließend diese Durchgangslöcher metallisiert werden. Dazu wird zunächst eine Verdrahtungsträgerplatte aus amorphem Glas oder aus polykristallinem Silizium in der endgültigen Dicke zwischen 50 und 500 Mikrometern bereitgestellt. Anschließend wird eine Matrix von Durchgangslöchern in einem vorgegebenem Rastermaß eingebracht. Danach kann durch Aufstäuben bzw. Sputtern eine erste Metallschicht als Keimschicht auf die Isolationsplatte mit Durchgangslöchern aufgebracht werden. Schließlich kann diese Keimschicht durch galvanische Abscheidung einer zweiten Metallschicht zum Auffüllen der Durchgangslöcher zu Durchkontakten erfolgen.
  • Das Einbringen der Durchgangslöcher in polykristalline Siliziumplatten, amorphe Glasplatten oder Metallplatten kann durch ein Laserbohren oder durch ein Wasserstrahlbohren erfolgen. Während das Wasserstrahlbohren keine Thermospannungen in dem Material erzeugt, muß beim Laserbohren das Material verdampft werden, damit Durchgangslöcher entstehen, was zu Thermospannungen führen kann. Beim Wasserstrahlbohren muß jedoch die Verdrahtungsträgerplatte hohe mechanische Drücke aushalten. Beide Verfahren haben sich bereits sowohl bei dem testweisen Durchbohren von polykristallinen Siliziumplatten als auch beim Durchbohren von amorphen Glasplatten sowie beim Durchbohren von Metallplatten als vielversprechende Verfahren erwiesen.
  • Weitere Verfahren zum Einbringen von Durchgangslöchern sind eine Naßätztechnik oder ein reaktives Plasmaätzverfahren. Mit diesen Verfahren lassen sich äußerst präzise Durchgangslöcher bohren, da nicht zu ätzende Bereiche durch photolithographische Verfahren abgedeckt und äußerst schmale Submikrometerstrukturen realisiert werden können.
  • Ein Verfahren zur Herstellung einer Umverdrahtungsplatte aus Metallen mit Durchkontakten für mehrere elektronische Bauteile kann folgende Verfahrensschritte aufweisen:
    • - Aufbringen eines Umverdrahtungsmusters auf eine Metallplatte als Verdrahtungsträger mit strukturierter Isolationslage zwischen Verdrahtungsträger und Umverdrahtungsmuster, wobei die strukturierte Isolationslage Durchkontakte zu der Metallplatte aufweist an Stellen, an denen Durchkontakte durch den Verdrahtungsträger vorgesehen sind,
    • - Einbringen von Durchgangslöchern bis zu den Durchkontakten in der Isolationslage von der dem Umverdrahtungsmuster gegenüberliegenden Seite aus,
    • - Aufbringen einer weiteren strukturierten Isolationsschicht auf die dem Umverdrahtungsmuster gegenüberliegende Seite der Metallplatte unter Freilassen der Durchkontakte in der strukturierten Isolationslage des Umverdrahtungsmusters,
    • - Aufbringen von elastischen Körpern für elastische Außenkontakte,
    • - Aufbringen einer strukturierten Metallschicht unter Bildung von Durchkontaktleitungen in den Durchkontaktlöchern sowie Leitungspfade und Außenkontakte auf den elastischen Körpern.
  • Dieses Verfahren hat den Vorteil, daß sehr präzise Strukturen beiderseits einer oberflächenpolierten Metallplatte gebildet werden können. Ferner liefert die Metallplatte aufgrund der hohen Festigkeit einen stabilen Träger für das elektronische Bauteil. Der dabei entstehende Verdrahtungsträger und die Umverdrahtungsplatte können darüber hinaus aufgrund der Wahl der Metallplattenlegierung präziser als Glasplatten an den Halbleiterchip im thermischen Ausdehnungsverhalten angepasst werden.
  • Steht ein derartiger Verdrahtungsträger oder bereits eine Umverdrahtungsplatte mit Durchkontakten zur Verfügung, so sind zur Herstellung eines elektronischen Bauteils weitere Schritte erforderlich. Zunächst wird falls noch nicht erfolgt auf einen mit Durchkontakten versehenen Verdrahtungsträger ein Umverdrahtungsmuster aus einer Metall-Legierung aufgebracht, wobei das Umverdrahtungsmuster mikroskopisch kleine Kontaktanschlussflächen und makroskopisch große Außenkontaktflächen sowie Leiterbahnen dazwischen aufweist. Dieses Umverdrahtungsmuster kann mehrlagig ausgeführt sein, um die Vielzahl der Flip-Chip-Kontakte des Halbleiterchips mit entsprechenden Außenkontaktflächen zu verbinden. Anschließend können auf der gegenüberliegenden Seite, falls nicht bereits auf der Umverdrahtungsplatte vorhanden, elastische Außenkontakte mit den Außenkontaktflächen über die Durchkontakte verbunden werden. Schließlich wird ein Halbleiterchip mit seinen Flip-Chip- Kontakten auf dem Umverdrahtungsmuster unter Verbinden der mikroskopisch kleinen Flip-Chip-Kontakte mit den mikroskopisch kleinen Kontaktanschlussflächen aufgebracht. Die Reihenfolge der Schritte kann vertauscht werden insbesondere können die Halbleiterchips auch vor dem Aufbringen der Außenkontakte aufgebracht werden.
  • In dem Fall, in dem ein Verdrahtungsträger zur Verfügung steht, der keine Durchkontakte aufweist, werden sowohl der Halbleiterchip als auch die elastischen Außenkontakte auf der gleichen Oberseite der Umverdrahtungsplatte aus polykristallinem Silizium, amorphem Glas oder Metall aufgebracht. Für die Herstellung eines derartigen Bauteiles wird zunächst auf den Verdrahtungsträger ein mehrlagiges Umverdrahtungsmuster elektrisch isoliert vom Verdrahtungsträger aufgebracht, das Leiterbahnen, Kontaktanschlussflächen für die Flip-Chip- Kontakte des Halbleiterchips und Außenkontaktflächen für die elastischen makroskopisch großen Außenkontakte aufweist. Dabei werden die makroskopisch großen Außenkontakte rund um den Halbleiterchip in mehreren Außenkontaktreihen angeordnet.
  • Dieses Verfahren hat den Vorteil, daß durch den Halbleiterchip die Höhe bzw. der Abstand zu seiner übergeordneten Schaltungsanordnung durch die Höhe des Halbleiterchips vertikal fixiert werden kann. Außerdem kann der zentral angeordnete Halbleiterchip dafür sorgen, daß das Zentrum des elektronischen Bauteils gegenüber einer übergeordneten Schaltungsanordnung auch lateral fixiert ist. Dazu wird die Rückseite des Halbleiterchips mit einer entsprechende Lotschicht oder mit einer Klebstoffschicht versehen, mit der dann der Halbleiterchip und damit das Zentrum des elektronischen Bauteils auf der übergeordneten Leiterplatte aufgelötet oder aufgeklebt wird.
  • Zusammenfassend ist festzustellen, daß eine Realisierung von elektronischen Bauteilen als reine Si/Glas-BGA-Anordnungen (BGA = Ball Grid Arrays) nicht möglich ist, weil die unterschiedlichen Ausdehnungskoeffizienten von Si/Glas-BGA- Anordnungen und einer Leiterplatte, auf der das Bauteil mit seinen Außenkontakten zu montieren ist zu groß ist. Bei größeren BGAs von über 10 mm Kantenbreite werden die äußeren Lotbälle vor allem bei niedrigeren Temperaturen abgerissen. Damit ist es im allgemeinen nicht möglich, eine solche Konstruktion eines elektronischen Bauteils direkt auf eine derartige Leiterplatte aufzubringen.
  • Mit der vorliegenden Erfindung werden die elastischen elektrischen Kontakte einer auf Systemträgerbasis basierenden Gehäusetechnologie mit dem Umverdrahtungsplattenkonzept der BGA-Technologie kombiniert. Mit Hilfe dieser Umverdrahtungsplatte wird die Entflechtung der auf einem "motherboard" bzw. einer Leiterplatte befindlichen Anschlußkontaktflächen durch eine zwischengeschaltete Umverdrahtungsplatte bzw. einem "interposer" verwirklicht, der in Waferform aus einem Halbleitermaterial, z. B. einem undotierten Silizium, oder durch einen Nichtleiter, z. B. amorphes Glas oder durch einen Leiter, z. B. Metall, hergestellt ist, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgermaterials der Umverdrahtungsplatte an den thermischen Ausdehnungskoeffizienten des Materials des Halbleiterchips angepasst ist.
  • Durch das Einbauen einer Umverdrahtungsplatte aus einer polykristallinen Siliziumplatte, einer amorphen Glasplatte oder mit einer Metallplatte als Verdrahtungsträger mit mehrlagigem Umverdrahtungsmuster in einem elektronischen Bauteil ergeben sich folgende Vorteile:
    • 1. Durch einzeln oder mittels Flächenprozessen aufgebrachte mechanisch ausgleichende elastische Außenkontakte werden die Kräfte bei thermomechanischem Stress verringert und die Zuverlässigkeit des elektronischen Bauteils erhöht. Der mechanische Ausgleich der elastischen Kontakte kann dabei auf unterschiedliche Weise erfolgen. Im Prinzip ist jede elastisch leitende Struktur für die Erfindung einsetzbar.
    • 2. Durch eine Flipchip-Montage des Halbleiterchips auf einem strukturierten Dünnfilm als Umverdrahtungsmuster auf der polierten Oberfläche eines Verdrahtungsträgers lassen sich hohe Eingangs-Ausgangsdichten, d. h. eine hohe Flip-Chip-Kontaktdichte erzeugen.
    • 3. Bei einfachen Verdrahtungsstrukturen der Umverdrahtungsplatte kann der Verdrahtungsprozess schon bei der Herstellung der Kontakte geliefert werden, indem die elastischen Außenkontakte entsprechend verdrahtet werden, so daß sich die Kosten für den zusätzlichen Dünnfilmprozess zur Erzeugung von Leiterbahnen einsparen lassen. Zumindest wird dieser Dünnfilmprozess zur Erzeugung von Leiterbahnen um eine Metall-Lage vereinfacht. Ebenso ersetzt ein solcher Prozess von elastischen Außenkontakten auch die sonst übliche Metallisierung zwischen Lotball und Chip oder Lotball und Verdrahtungsträger.
    • 4. Die erfindungsgemäße Konstruktion hat eine erheblich verbesserte Wärmeabfuhr durch niedrige Wärmeübergangswiderstände vom integrierten Halbleiterchip über die Lötkugeln bzw. Flip-Chip-Kontakte direkt in das Trägersiliziummaterial der Isolationsplatte, das seinerseits sehr gute Wärmeleitfähigkeiten von ca. 100 W/m.K noch bei 125°K aufweist, wobei die Umverdrahtungsplatte aus Silizium direkt durch Luft gekühlt werden kann, zumal durch die elastischen Außenkontakte ein nicht durch "underfill" aufgefüllter Abstand zu einer übergeordneten Schaltungsanordnung auf der Basis einer Leiterplatte besteht. Auch Glas mit ca. 1 W/m.K hat noch ausreichende Wärmeleitungswerte, die jedoch durch eine entsprechend hohe Vielzahl von Durchkontaktierungen beispielsweise mit einem Kontaktierungsdurchmesser von 400 Mikrometern und einem Rastermaß von 1 mm aus Kupfer, das 200 W/m.K als Wärmeleitungswert aufweist, verbessert werden kann. Ein Verdrahtungsträger aus Glas mit einer entsprechenden Anzahl an Durchkontakten aus Kupfer kann beispielsweise in Z-Richtung eine Wärmeleitfähigkeit von ca. 50 W/m.K erreichen.
    • 5. Bei Glassubstraten mit Durchkontaktierung ist wegen der damit verbundenen anisotopen Wärmeleitfähigkeit nämlich in der X- und Y-Richtung nur 1 W/m.K bei ca. 50 W/m.K in Z-Richtung die Möglichkeit gegeben, daß Halbleiterchips mit hoher Wärmeabgabe neben temperatursensitiven Halbleiterchips auf der gleichen Umverdrahtungsplatte angeordnet werden können, ohne daß sich die Halbleiterchips in ihren Eigenschaften beeinflussen.
    • 6. Außerdem ergibt sich eine höhere elektrische Performance durch das direkte Führen der elektrischen, frei skalierbar kurzen Leitungen an Luft mit nah angeordneter Schirmebene. Damit ist die erfindungsgemäße Konstruktion speziell auch für Hochfrequenzanwendungen einsetzbar, insbesondere aber auch in einem Mix von Digitalanwendungen mit hoher Verdrahtungsdichte.
    • 7. Ein weiterer Vorteil besteht darin, daß die Umverdrahtungsplatte als Dünnfilmträger im Standard-Waferformat z. B. mit 200 mm oder 300 mm Durchmesser mit polierten Oberflächen ausgeführt werden kann. Somit lassen sich Prozessschritte für mikroskopisch kleine Strukturen, die in der Wafertechnologie bereits erfolgreich sind, für die Herstellung der Umverdrahtungsplatten einsetzen.
    • 8. Die leitenden externen Kontakte liefern bei dieser Erfindung den thermomechanischen Ausgleich, so daß auf einen "underfill" verzichtet werden kann, so daß bei Fehlfunktionen das elektronische Bauteil dieser Erfindung wieder ausgelötet werden kann und somit Reparaturen zuglässig sind.
    • 9. Die Verdrahtungsdichte der mehrlagigen Umverdrahtungsstruktur verursacht aufgrund der anwendbaren Dünnfilmtechnologie niedrige Kosten und die durchgängige Waferprozessierung der Umverdrahtungsplatte ergibt erheblich niedrigere Kosten pro Außenanschluß als bei einer BGA- Technologie insbesondere bei einer hohen Außenkontaktzahl (bzw. einem "high-pin-count").
    • 10. Aufgrund des nahezu gleichen Ausdehnungskoeffizienten des Halbleiterchips und der erfindungsgemäßen Umverdrahtungsplatte zumindest bei Verwendung von polykristallinem Silizium für die Umverdrahtungsplatte, ist die mechanische Belastung bei Temperaturwechseln und insbesondere bei tiefen Temperaturen wesentlich geringer als bei Gehäusetechnologien, die auf Umverdrahtungsplatten oder Folien aus Kunststoff basieren. Wie oben erwähnt, kann auf den underfill zwischen Silizium-Umverdrahtungsplatte und Halbleiterchip verzichtet werden. Dabei ist jedoch speziell in dieser Erfindung darauf zu achten, daß die Löttemperatur für die inneren Kontakte ausreichend höher ist als die Temperatur der äußeren Lötkontakte, damit sich die Verbindung zwischen Halbleiterchip und Umverdrahtungsplatte beim Einlöten des erfindungsgemäßen Bauteils nicht lösen.
    • 11. Durch den weitestgehenden Verzicht auf organische Materialien, die durch Wasseraufnahme bei nachfolgender plötzlicher Erhitzung einen sogenannten "popcorn-Effekt" zeigen, der zu einer Zerstörung des Gehäuses führen kann, wird hier auch durch das Fehlen von "underfill" eine höhere Feuchteklassifikation des elektronischen Bauteils der vorliegenden Erfindung erreicht.
    • 12. Durch einen entweder separat aufgebrachten Stopper oder auf die Rückseite des Halbleiterchips aufgebrachten Stopper wird für die elastischen Außenkontakte eine Überbelastung durch Druck verhindert.
    • 13. Durch Einlöten des Stoppers oder durch Ankleben des Stoppers entsteht nicht nur eine Erdung der Chiprückseite, sondern es werden dadurch auch alle anderen Kräfte, die auf die elastischen Außenkontakte wirken, abgefangen, so daß es zu keiner mechanischen Überlastung der elastischen Außenkontakte durch Ziehen oder Scheren kommt.
    • 14. Werden wie in einer Ausführungsform der Erfindung vorgesehen, die Durchkontaktierungen mit abwechselnd elastischen Kontakten und mit starren Lötkontakten ausgeführt insbesondere in einem engen Bereich im Zentrum, so kann durch diese starren Lötkontakte ein Stopper geliefert werden und damit eine mechanische Stabilisierung bei Zug- und Scherkräften erreicht werden.
    • 15. Werden die elastischen Kontakte mit starren Lötkontaktierungen wie beispielsweise galvanischen Lötkugeln kombiniert, so ist dadurch auch eine elektrische Verbindung für Hochfrequenzen in höher gelegene Gigahertz-Bereiche möglich.
    • 16. Da die eingesetzten Materialien der vorliegenden Erfindung bis weit über 200°C temperaturstabil sind, ergibt sich ein elektronisches Bauteil mit einem Gehäuse, das für Hochtemperaturumgebungen geeignet ist.
  • Die Erfindung wird nun anhand von Ausführungsbeispielen mit Bezug auf die beigefügten Figuren näher erörtert.
  • Fig. 1 zeigt eine schematische Draufsicht auf die Außenkontaktseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
  • Fig. 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer weiteren Ausführungsform der Erfindung,
  • Fig. 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils der ersten Ausführungsform der Erfindung,
  • Fig. 4 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • Fig. 5 zeigt eine Prinzipskizze eines Ausschnitts einer gegossenen Säule mit in Längsrichtung eingebetteten Durchgangsdrähten für eine Umverdrahtungsplatte,
  • Fig. 6 zeigt eine Prinzipskizze eines Verdrahtungsträgers mit eingebetteten Drähten als Durchkontakte,
  • Fig. 7 zeigt einen schematischen Querschnitt eines Verdrahtungsträgers mit eingebetteten Drähten als Durchkontakte,
  • Fig. 8 zeigt einen schematischen Querschnitt eines Verdrahtungsträgers mit eingebetteten Drähten und einseitig aufgebrachtem mehrlagigen Umverdrahtungsmuster,
  • Fig. 9 zeigt eine schematische Untersicht eines Verdrahtungsträgers mit eingebetteten Drähten,
  • Fig. 10 zeigt eine perspektivische Prinzipskizze für ein Einbetten von Kurzdrähten in eine Flachglasschmelze,
  • Fig. 11 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil mit einem Verdrahtungsträger aus Metall,
  • Fig. 12 bis 17 zeigen schematische Ergebnisse von Verfahrensschritten zur Herstellung einer Umverdrahtungsplatte mit Durchkontakten durch einen Verdrahtungsträger aus Metall,
  • Fig. 12 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte mit Umverdrahtungsmuster auf einer Metallplatte,
  • Fig. 13 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte mit Ätzmaske und geätztem Durchgangsloch für eine Durchkontaktierung,
  • Fig. 14 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte der Fig. 12 nach Entfernen der Ätzmaske,
  • Fig. 15 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen einer strukturierten Isolationsschicht,
  • Fig. 16 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen eines elastischen Körpers für einen Außenkontakt,
  • Fig. 17 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte nach Aufbringen einer strukturierten Metallschicht zur Bildung von elastischen Außenkontakten,
  • Fig. 18 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil der zweiten Ausführungsform der Erfindung,
  • Fig. 19 zeigt einen schematischen Querschnitt durch ein elektronisches vertikal gestapeltes Bauteil.
  • Fig. 1 zeigt eine schematische Draufsicht auf die Außenkontaktseite eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip, der in Flip-Chip-Technik mit seinen mikroskopisch kleinen Flip-Chip-Kontakten auf dem Verdrahtungsträger 6 angeordnet ist, wobei von dem Halbleiterchip 2 in dieser Draufsicht auf die Außenkontaktseite lediglich die passive Rückseite des elektronischen Halbleiterchips sichtbar ist. Der Halbleiterchip 2 ist umgeben von einer Anzahl 1 bis 384 Außenkontakten, wobei die kleinen Ziffern die Anzahl und Anordnung der makroskopischen Außenkontakte auf der hier gezeigten schematischen Draufsicht des elektronischen Bauteils zeigen.
  • Die Außenkontakte 5 mit den Positionsbezeichnungen 1 bis 384 sind in Zeilen und Spalten in einem vorgegebenen Rastermaß angeordnet. Die makroskopisch großen elastischen Außenkontakte 5 sind mit den mikroskopisch kleinen Flip-Chip-Kontakten des Halbleiterchips 2 über ein gegebenenfalls mehrlagiges Umverdrahtungsmuster elektrisch verbunden. Die Rückseite des Halbleiterchips 16 ist in dieser Ausführungsform der Erfindung quadratisch. Auch die wesentlich größere Umverdrahtungsplatte 4 ist in dieser Ausführungsform der Erfindung quadratisch und weist einen Verdrahtungsträger 6 mit aufgebrachtem mehrlagigen Umverdrahtungsmuster auf. Die Umverdrahtungsplatte kann neben quadratischen Formen auch als Rechteck oder Polygonal ausgeführt sein. Somit sind hexagonale, oktogonale und viele andere Formen der Umverdrahtungsplatte herstellbar. Aufgrund der makroskopischen Größe der elastischen Außenkontakte 5, d. h. einer Größe, die mit bloßem Auge erkennbar ist, können diese Außenkontakte 5 nicht mehr unmittelbar auf dem Halbleiterchip 2 angeordnet werden. Auf dem Halbleiterchip 2 sind auf der nicht gezeigten aktiven Seite lediglich mikroskopisch kleine Flip-Chip-Kontakte angeordnet, deren Abmessungen derart gering sind, dass sie nur mit Hilfe eines Lichtmikroskops messbar sind.
  • Die hier abgebildete Umverdrahtungsplatte 4 weist Verdrahtungsträger 6 auf, der im wesentlichen aus einem polykristallinen Silizium besteht, aber auch aus Metall oder amorphem Glas hergestellt sein kann. Polykristallines Silizium hat den Vorteil, dass es zu dünnen Wafern mit polierten Oberflächen verarbeitet werden kann und an die üblichen Wafermaße beispielsweise von 200 mm oder 300 mm Durchmesser angepaßt werden kann, so dass das Aufbringen des mehrlagigen Umverdrahtungsmusters mit bekannter Photolacktechnik mehrfach hintereinander erfolgen kann.
  • Fig. 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Ausführungsform der Erfindung nach Fig. 2 unterscheidet sich von der Ausführungsform nach Fig. 1 dadurch, dass zwei Halbleiterchips 2 auf der Umverdrahtungsplatte 4 angeordnet sind. Die Umverdrahtungsplatte 4 besteht im wesentlichen aus einem Verdrahtungsträger 6 aus Silizium, Glas oder Metall, wobei der thermische Ausdehnungskoeffizient des Verdrahtungsträgermaterials dem thermischen Ausdehnungskoeffizienten der Halbleiterchips 2 angepasst ist und wobei der Verdrahtungsträger 6 einseitig mit einem mehrlagigen Umverdrahtungsmuster 7 beschichtet ist. Dieses Umverdrahtungsmuster 7 verbindet die mikroskopisch kleinen Flip-Chip-Kontakte 3 der Halbleiterchips 2 mit den makroskopisch großen elastischen Außenkontakten 5 auf der Umverdrahtungsplatte 4. Die elastischen Außenkontakte 5 weisen in dieser Ausführungsform der Erfindung einen elastischen Körper 23 aus gummielastischem Material auf, der mit einem Leitungspfad 24 beschichtet ist, wobei dieser Leitungspfad 24 gleichzeitig mit der obersten strukturierten Metall-Lage des mehrlagigen Umverdrahtungsmusters 7 aufgebracht wird.
  • In dem mehrlagigen Umverdrahtungsmuster 7 sind zwischen den einzelnen metallischen Lagen Isolationslagen angeordnet und zusätzlich Durchkontakte durch die Isolationslagen vorgesehen. Somit können innerhalb des mehrlagigen Umverdrahtungsmusters 7 Leitungsbrücken geschaffen werden, um die elastischen makroskopischen Außenkontakte 5 mit ihren Außenkontaktflächen 9 über die Umverdrahtungslagen des Umverdrahtungsmusters 7 mit den mikroskopisch kleinen Flip-Chip-Kontakten 3 der Halbleiterchips 2 elektrisch zu verbinden. Die Größe der Umverdrahtungsplatte 4 kann beliebig auf Produktionsmaße von Halbleiterwafern mit Durchmessern von 200 bis 300 mm erweitert werden, so dass dieser Querschnitt der Fig. 2 lediglich als Ausschnitt aus einem elektronischen Bauteil 1 zu betrachten ist. Aufgrund der Materialwahl des Verdrahtungsträgers 6 besteht eine hervorragende nahezu vollständige Übereinstimmung des thermischen Ausdehnungsverhaltens des Materials des Verdrahtungsträgers 6 und des Materials des Halbleiterchips 2, der ein monokristallines Silizium aufweist.
  • In Fig. 2 ist zusätzlich zu dem elektronischen Bauteil 1 eine Leiterplatte 17 schematisch im Querschnitt dargestellt. Diese Leiterplatte 17 gehört zu einer übergeordneten Schaltungsanordnung mit mehreren beliebig anderen elektronischen Bauteilen. Die Leiterplatte 17 ist aus glasfaserverstärktem Kunststoff, der einen thermischen Ausdehnungskoeffizienten aufweist, der um den Faktore 3-5 höher liegt als der thermische Ausdehnungskoeffizient des Verdrahtungsträgers 6 aus polykristallinem Silizium, amorphen Glas oder aus Metall. Dennoch kommt es nicht zu Abrissen der Lotverbindung 26 zwischen Kontaktanschlussflächen 27 auf der Oberseite der Leiterplatte 17 und den Außenkontakten 5, da diese Außenkontakte 5 einen gummielastischen Körper 23 aufweisen. Somit können thermomechanische Spannungen ohne Abriss von Kontakten aufgefangen werden.
  • In dieser Ausführungsform der Erfindung wird darüber hinaus ein Stopperbereich 28 durch den Halbleiterchip 25 verwirklicht, da die Außenkontakte 5 nur bis zur Höhe des Stopperbereichs 28 zusammengedrückt werden können. Eine zusätzliche mechanische Fixierung läßt sich durch Auflöten oder durch Kleben der passiven Rückseite 16 des Halbleiterchips 25 auf der Leiterplatte 17 mit einem Klebstoff erreichen, der eine Glasübergangstemperatur von etwa 200°C aufweist. Durch diesen Stopperbereich 28 wird einerseits das elektronische Bauteil 1 auf der Leiterplatte 17 fixiert und andererseits der Druck auf die elastischen Außenkontakte 5 begrenzt.
  • Die Fig. 2 zeigt darüber hinaus, dass bei der vorliegenden Ausführungsform der Erfindung auf einen "underfill" verzichtet werden kann, der sonst die Scherspannung aufgrund thermomechanischer Belastung aufnimmt. Der Verzicht auf einen "underfill" in dieser Ausführungsform der Erfindung hat den Vorteil, dass das elektronische Bauteil 1 jederzeit bei Fehlfunktionen von der übergeordneten Schaltungsanordnung gelöst werden kann und durch ein funktionsfähiges elektronisches Bauteil 1 ersetzt werden kann. Somit sind Reparaturen aufgrund der vorliegenden Erfindung möglich.
  • Fig. 3 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils 1 der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei dieser Ausführungsform der Erfindung ist der Verdrahtungsträger 6 lediglich einseitig mit einem mehrlagigen Umverdrahtungsmuster 7 ausgestattet. Dieses mehrlagige Umverdrahtungsmuster 7 weist Leiterbahnen in den verschiedenen Leiterbahnlagen 29, 30, 31 und 32 auf. Zwischen den Leiterbahnlagen 29, 30, 31, 32 sind Isolationslagen 33, 34 und 35 angeordnet. Zwischen den Leiterbahnlagen 29, 30, 31, 32 sind durch die Isolationslagen 33, 34, 35 Durchkontakte 46, 47, 48 und 49 angeordnet, über welche die Außenkontakte 5 mit den unterschiedlichen Leiterbahnlagen 29, 30, 31, 32 verbunden sind. Die äußerste Leiterbahnlage 29 ist so ausgebildet, dass sie Leitungspfade 24 auf gummielastischen Körpern 23 bis zu den Spitzen 36 der elastischen Außenkontakte 5 aufweist. Auf den elastischen Außenkontakten 5 kann ein Lotmaterial 37 aufgebracht sein, das der Verbindung zur nächst höher geordneten Schaltungsanordnung dient.
  • Fig. 4 zeigt einen schematischen Querschnitt durch einen Abschnitt eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der wesentliche Unterschied zwischen der ersten Ausführungsform der Erfindung und der hier dargestellten zweiten Ausführungsform der Erfindung besteht darin, dass auf der Außenkontaktseite 12 der Isolationsplatte 6 lediglich eine strukturierte Metallschicht vorgesehen ist, während das mehrlagige Umverdrahtungsmuster 7 gegenüberliegend angeordnet ist. Auf diesem mehrlagigen Umverdrahtungsmuster 7 kann ein Halbleiterchip mit seinen Flip-Chip-Kontakten auf den mikroskopisch kleinen Kontaktanschlussflächen 8 angeordnet werden. Zwischen den mikroskopisch kleinen Kontaktanschlussflächen 8 und den Außenkontaktflächen 9 besteht eine elektrische Verbindung einmal über Durchkontakte 46, 47, 48 in dem mehrlagigen Umverdrahtungsmuster und über Durchkontakte 13, die sich durch die Isolationsplatte 50 erstrecken und mit den Außenkontaktflächen 9 in Verbindung stehen. Derartige Durchkontakte 13 durch eine Isolationsplatte 50 aus Silizium oder aus amorphem Glas können auf unterschiedliche Weise hergestellt werden. Eine dieser Herstellungsmöglichkeiten werden in den Fig. 5 bis 9 dargestellt.
  • Fig. 5 zeigt eine Prinzipskizze eines Ausschnitts einer gegossenen Säule 21 mit in Längsrichtung eingebetteten Durchgangsdrähten 22 für eine Umverdrahtungsplatte 4. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Eine derartige Säule 21 aus polykristallinem Silizium oder amorphen Glas kann in einer zylindrischen Form hergestellt werden, durch die sich metallische Drähte 15 in Längsrichtung erstrecken. Diese metallischen Drähte 15 können in einer Matrix mit vorbestimmten Rastermaß angeordnet sein. Durch Eingießen von Siliziumschmelze oder Glasschmelze in die zylindrische Form bildet sich nach dem Erstarren der Schmelze der in Fig. 5 im Prinzip gezeigte Ausschnitt einer gegossenen Säule 21 mit in Längsrichtung eingebetteten Durchgangsdrähten 22. Da die Drähte sehr eng positioniert werden können und selber nur wenige Mikrometer Durchmesser aufweisen können, ist das Rastermaß für Durchkontakte in einem Verdrahtungsträger 6 mit Hilfe dieser Technologie wesentlich kleiner herstellbar als ein Rastermaß, das durch Einbringen von Durchgangslöchern durch einen Verdrahtungsträger 6 erzeugt wird.
  • Die strichpunktierten Linien 38 zeigen Schnittspuren zur Herstellung von Isolationsplatten 6 mit Durchkontakten 13 aus Metalldrähten 15. Somit können aus dem Abschnitt von Säulen aus Isolationsplattenmaterial, wie es in Fig. 5 gezeigt wird, eine Vielzahl von Scheiben 19 für eine Umverdrahtungsplatte geschnitten werden. Das Drahtmaterial ist dabei in dieser Ausführungsform der Erfindung ein Chrom-Vanadium- Stahl-Draht oder ein Chrom-Nickel-Stahldraht, wenn die Isolationsplatte ein amorphes Glas aufweist, das Schmelztemperaturen zwischen 900 bis max 1200°C aufweist, oder ein Chrom- Molybden-Stahl-Draht, der auch Schmelztemperaturen von Polysilizium übersteht, die bei 1410°C beginnen.
  • Um eine formschlüssige Verankerung der Drähte 15 in der Schmelze zu erreichen, sind die Drähte 15 an ihrer Oberfläche grob aufgeraut und bieten damit einen sicheren Halt sowohl in Glas als auch in Silizium. Da Silizium ein Halbleiter ist, liegen die Isolationswerte niedriger als bei einem Glas, so dass ein typischer Wert für die Isolation von Draht zu Draht bei 10 MΩ liegt. Wenn für spezielle Applikationen die Isolationswerte des Siliciums nicht ausreichen, werden isolierte Drähte verwendet. Diese Drähte sind dann mit einer Isolationsschicht aus Siliziumcarbit, Siliziumnitrit, Bornitrit oder Siliziumoxid beschichtet.
  • Alternativ können auch Kohlefasern oder Graphitfasern als Durchkontakte eingesetzt werden. Diese Materialien haben den Vorteil, dass sie wesentlich höheren Schmelztemperaturen standhalten und von Natur aus eine raue Oberfläche aufweisen.
  • Fig. 6 zeigt eine Prinzipskizze einer Isolationsplatte 50 mit eingelagerten Drähten 15 als Durchkontakte 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Isolationsplatte 50 weist eine Dicke d zwischen 50 und 500 µm auf und bildet den Verdrahtungsträger 6. Die metallischen Drähte 15 sind in einer Matrix angeordnet und durchdringen die gesamte Dicke d der Isolationsplatte 50. Somit ist es möglich, die Oberseite 11 mit der Unterseite der Isolationsplatte 50 elektrisch und selektiv zu verbinden.
  • Fig. 7 zeigt einen schematischen Querschnitt einer Isolationsplatte 50 mit eingebetteten Drähten 15 als Durchkontakte 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Dieser Querschnitt durch die Isolationsplatte 50 zeigt einerseits die rauhe Oberfläche der metallischen Drähte 15, die extra für diesen Zweck durch ätztechnische Maßnahmen mit einer äußeren Rauhigkeit versehen wurden, um einen Formschluß mit dem Material der Isolationsplatte 50 zu erreichen. Von der Oberseite 11 bis zur Unterseite 12 der Isolationsplatte 50 reichen die Drähte 15 als Durchkontakte 13 und sind aufgrund ihrer rauhen Oberfläche formschlüssig mit dem Material der Isolationsplatte 50 aus polykristallinem Silizium oder aus einem amorphen Glas verzahnt.
  • Fig. 8 zeigt einen schematischen Querschnitt einer Isolationsplatte 50 mit eingebetteten Drähten 15 und einseitig aufgebrachtem mehrlagigem Umverdrahtungsmuster 7. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Von dem mehrlagigen Umverdrahtungsmuster 7 sind hier lediglich bisher zwei Leiterbahnlagen aufgebracht, wobei die Leiterbahn 10 mit dem Durchkontakt 13 verbunden ist und gleichzeitig einen Kontakt zur mikroskopisch kleinen Kontaktanschlussfläche 8 aufweist. Auf diese Kontaktanschlussfläche 8 kann später ein Flip-Chip-Kontakt des Halbleiterchips aufgebracht werden.
  • Fig. 9 zeigt eine Untersicht auf eine Isolationsplatte mit eingebetteten Durchkontakten 13. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Diese Durchkontakte 13 sind in regelmäßigen Abständen nach einem vorgegebenen Rastermaß in Zeilen und Spalten angeordnet. Ein alternatives Verfahren, derartige Durchkontakte 13 in einer Isolationsplatte aus Silizium oder aus amorphen Glas herzustellen, besteht darin, zunächst eine Matrix von Durchgangslöchern in einem vorgegebenen Rastermaß in die Isolationsplatte einzubringen. Anschließend können diese Durchgangslöcher mit Metall zu Durchkontakten aufgefüllt werden.
  • Derartige Durchgangslöcher können sowohl in einen Siliziumwafer als auch in eine Glasplatte oder in eine Metallplatte mit einem Wasserstrahl, der abrasive Zusätze enthält, eingebracht werden. Sobald auch nur kurzzeitig die abrasive Sandzufuhr beim Wasserstrahl ausfällt, zerspringt sowohl die spröde Silizium- als auch die spröde Glasplatte. Mit einem derartigen Wasserstrahlbohren durch abrasive Zusätze können Lochdurchmesser zwischen 0,3 mm und 0,5 mm hergestellt werden, was in etwa auch den Anmessungen der Außenkontakte entspricht. Wesentlich größere Durchmesser sind kein Problem, jedoch wesentlich geringere minimale Durchmesser sind bedingt durch die Ausformung der Geometrie eines Fokussierrohres, das bei der Wasserstrahlbohrung eingesetzt wird. Dabei wirkt sich der Verschleiß am Fokussierrohr unmittelbar auch auf den Lochdurchmesser aus. Somit ergeben sich für ein derartiges Werkstück oder Fokussierrohr typische Standzeiten, die im Bereich von 80-300 Stunden liegen. Dieser Wert hängt nicht allein von den abrasiven Zusätzen, sondern auch vom Druck, der eingestellten Sandmenge und der möglichen zulässigen Aufweitung von Loch zu Loch ab.
  • Mit Durchschußzeiten von etwa 0,5 Sekunden können Siliziumwafer mit 28.000 Löchern in 14.000 Sekunden erfolgreich bearbeitet werden. Durch paralleles Anordnen von Fokussierrohren können gleichzeitig auch mehrere Löcher eingebracht werden, so dass die Gesamtzeit zur Bearbeitung eines Siliziumwafers entsprechend verkürzt werden kann.
  • Eine andere Möglichkeit, Durchgangslöcher in polykristalline Siliziumscheiben, amorphe Glasscheiben oder in Metallplatten einzubringen, um diese anschließend mit Metall bzw. mit einer Isolationsschicht und Metall zu isolierten Durchkontakten aufzufüllen, besteht darin, einen Laser einzusetzen. Beim Herstellen von Löchern können Excimer- oder Yag-Laser eingesetzt werden, die eine hohe Pulsrate aufweisen, wobei mehrere 1000 Pulse pro Loch aufgebracht werden. Für einen gesamten Wafer kann mit 8 Millionen Impulsen gerechnet werden. Das Aufbringen von Durchgangslöchern mit Hilfe von Lasern hat gegenüber dem Einbringen von Durchgangslöchern mit Hilfe von Wasserstrahlen mit abrasiven Zusätzen den Vorteil, dass der Lochdurchmesser wesentlich geringer gestaltet werden kann. Nachdem derartige Lochmuster auf einem Wafer hergestellt worden sind, kann durch Aufsputtern einer Isolationsschicht und einer Keimschicht aus Metall diese unter Auffüllung der entstandenen Löcher durch eine galvanische Abscheidung verdickt werden.
  • Fig. 10 zeigt eine perspektivische Prinzipskizze für ein Einbetten von Kurzdrähten 53 in eine Flachglasschmelze 56. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Eine Flachglasschmelze 56 wird in einer Flachglasfertigungsstraße 57 auf einer schmelzflüssigen Metallmasse in Pfeilrichtung A gezogen. Noch vor dem Erstarren der Flachglasschmelze 56 zu einem starren Flachglas 52 werden Kurzdrähte 53 in die Flachglasschmelze 56 zeilen- und spaltenweise eingebracht. Dazu ist oberhalb des Flachglasbettes 54 ein Führungsrahmen 70 angeordnet, der auf beiden Seiten des Flachglasbettes 54 Führungsschienen 71 aufweist, in denen Querträger 55 geführt werden. Diese Querträger 55 tragen Kurzdrähte 53 und werden oberhalb der Flachglasschmelze 56 in den Führungsrahmen 70 eingeführt. Dabei werden von Drahtspulen 72 entsprechende Drahtlängen für Kurzdrähte 53 abgewickelt und von dem Querträger 55 gehalten, wonach die metallischen Drähte 15 der Drahtspulen 72 zu Kurzdrähten 53 abgeschnitten werden.
  • Der Querträger 55, der die Kurzdrähte 53 äquidistant hält, wird in dem Führungsrahmen 70 zu den Führungsschienen 71 geführt, wobei die aus dem Querträger 55 herausragenden Kurzdrähte 53 in die Glasschmelze 56 eintauchen und diese durchdringen. Das Einführen der Kurzdrähte 53 in die Flachglasschmelze 56 erfolgt so, daß noch vor dem Erstarren der Flachglasschmelze 56 eine dichte Packung 73 von Querträgern entsteht, so daß die äquidistant angeordneten Kurzdrähte 53 in dem Flachglas 52 eine Matrix von Durchgangsdrähten durch das Flachglas, die in Zeilen und Spalten angeordnet sind, einbringen. Nach dem Erstarren des Flachglases 52 können die Querträger 55 nacheinander von den Kurzdrähten 53 abgenommen werden und dem Führungsrahmen 70 zum erneuten Bestücken mit Kurzdrähten zugeführt werden.
  • Im Flachglas 52 verbleiben die Kurzdrähte 53. Die aus dem Flachglas 52 herausragenden Enden der Kurzdrähte 53 werden anschließend abgeätzt, so daß im erstarrten Flachglas eine Matrix von Durchkontakten 13 verbleibt. Derartige Flachglasplatten können mehrere Meter Breite aufweisen, so daß anschließend das Flachglas 52 mit der Matrix von Durchkontakten 13 in Verdrahtungsträger für mehrere Bauteile aufgetrennt werden kann. Mit der in Fig. 10 abgebildeten Flachglasfertigungsstraße lassen sich somit eine hohe Anzahl großflächiger Verdrahtungsträger kostengünstig herstellen. Das verwendete Drahtmaterial besteht aus Glaseinschmelzwerkstoffen, die beim Erstarrungsvorgang des Glases keine internen Spannungen auslösen. Sie können aus Chrom-Nickel-Stahl, Chrom-Vanadium- Stahl, Chrom-Molybden-Stahl oder aus einer Legierung aus Kupfer und Molybden bestehen. Diese Metall-Legierungen können mit ihrem Ausdehnungsverhalten an das Flachglasmaterial angepaßt sein. Die Oberflächenqualität des Flachglases 52 kann durch Polieren der einzelnen Verdrahtungsträger so weit erhöht werden, daß Dünnfilmtechniken zum Aufbringen eines Umverdrahtungsmusters anwendbar werden.
  • Bei einer Flachglasbreite von beispielsweise 3000 mm und einem Kontakt pro mm werden dem Querträger 55 von 3000 Drahtspulen 72 metallische Drähte 15 beim Bestücken des Querträgers 55 zugeleitet. Nach dem Einführen der Drähte 15 in die Querträger 55 als mobile Führungen können die Drähte 15 zu Kurzdrähten 53 abgekniffen, abgetrennt oder abgeschnitten werden. Die mobile Führung in Form von Querträgern 45 wird mit der Flachglasschmelze auf den Führungsschienen 71 mit geführt. Dabei wird eine gleichmäßige der Ziehgeschwindigkeit des Flachglases in Richtung A angepasste Bewegung der mobilen Führungen vor dem Erstarren des Flachglases 52 und nach dem Eintauchen der Kurzdrähte 53 in die Flachglasschmelze 56 erreicht. Bei dem Bestücken der Querträger bzw. der mobilen Führungen müssen diese für kurze Zeit angehalten werden, bevor sie sich der dichten Packung 73 der mobilen Zuführungen in Form von Querträgern 55 anschließen.
  • Fig. 11 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 mit einem Verdrahtungsträger 6 aus Metall. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Ausführungsform nach Fig. 11 unterscheidet sich von den Ausführungsformen, wie sie in den vorhergehenden Figuren dargestellt werden, im wesentlichen dadurch, daß der Verdrahtungsträger ein Metall und kein Nicht-Metall ist. Das Bezugszeichen 59 kennzeichnet somit eine Metallplatte. Diese Metallplatte 59 ist von dem Umverdrahtungsmuster 7 durch eine zusätzliche Isolationslage 51 isoliert. In dieser Ausführungsform nach Fig. 11 sind sowohl die elastischen Außenkontakte 5 als auch die Halbleiterchips 2 auf der gleichen Oberseite der Umverdrahtungsplatte 4 angeordnet, die das Umverdrahtungsmuster 7 trägt. Mit der strichpunktierten Linie 65 wird die Obergrenze einer Leiterplatte 17 gekennzeichnet, die eine übergeordnete Schaltung aufweist und auf der das elektronische Bauteil 1 anzuordnen ist. Dabei bildet der Halbleiterchip 25 einen Stopper, so daß die Höhe des elastischen Außenkontaktes 5 und der Anpressdruck auf den elastischen Außenkontakt 5 beim Aufbringen auf die Kontaktanschlussfläche 27 der Leiterplatte 17 begrenzt wird.
  • Der Vorteil eines metallischen Verdrahtungsträgers liegt einerseits in der hohen Festigkeit einer solchen Metallplatte 59 und zum anderen in der Möglichkeit, das thermische Ausdehnungsverhalten der Metallplatte 59 genau an das Ausdehnungsverhalten des Halbleiterchips 2 anzupassen. Zu diesem Zweck haben sich Metallplatten aus INVAR-Legierungen bewährt, die Nickel/Eisen-Legierungen aufweisen, wobei das Mischungsverhältnis Ni/Fe den Ausdehnungskoeffizienten bestimmt. Der Ausdehnungskoeffizient dieser Legierung kann zwischen 1 und 10 ppm/°K eingestellt werden. Dabei wird ein Ausdehnungskoeffizient für die Metallplatte 60 gewählt, der gleich oder größer dem Ausdehnungskoeffizienten des Halbleiterchipmaterials ist, wobei der Ausdehnungskoeffizient der INVAR-Legierung das 1,5- fache des Ausdehnungskoeffizienten des Halbleiterchips nicht übersteigen sollte.
  • Eine andere Legierung, welche die Metallplatte 60 aufweisen kann, ist PERNIFER, die aus Nickel mit 41 Gew.-%, Magnesium mit 0,6 Gew.-%, Silizium mit 0,15 Gew.-% und Kohlenstoff mit 0,005 Gew.-% zusammengesetzt ist, wobei der Rest aus Eisen besteht.
  • Darüber hinaus haben Metallplatten als Verdrahtungsträger den Vorteil, daß ihre Oberflächen präzise poliert werden können, so daß die Rauhigkeit im Submikrometerbereich liegt und die Durchbiegung unter 100 µm betragen kann, wobei eine Dickentoleranz von ca. 10 µm erreichbar ist. Diese Oberflächenqualität und Durchbiegungs- und Dickentoleranzen können auch mit Verdrahtungsträgern aus amorphen Glas bzw. aus polykristallinem Silizium erreicht werden nicht jedoch mit glasfaserverstärkten Leiterplatten.
  • Die Metallplatte 59 in dieser Ausführungsform der Erfindung kann auch aus einer Legierung von Molybden und Kupfer bestehen, wobei 70 Gew.-% Molybden und 30 Gew.-% Kupfer in der Legierung enthalten sind. Darüber hinaus kann die Metallplatte auch eine Legierung aus Wolfram und Kupfer enthalten, wobei der Kupfergehalt zwischen 10 bis 40 Gew.-% variiert werden kann und die erzielbaren Ausdehnungskoeffizienten im Bereich von 6 ppm/°C liegen.
  • Die Fig. 12 bis 17 zeigen schematische Ergebnisse von Verfahrensschritten zur Herstellung einer Umverdrahtungsplatte 4 mit Durchkontakten 13 durch einen Verdrahtungsträger 6 aus Metall. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Fig. 12 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 mit Umverdrahtungsmuster 7 auf einer Metallplatte 59. Diese Metallplatte 59 weist die gleichen im thermischen Ausdehnungsverhalten an den Halbleiterchip angepassten Metall-Legierungen auf, wie sie bereits für die Fig. 11 erörtert wurden. Im Gegensatz zu dem in Fig. 11 gezeigten Querschnitt zeigt die Umverdrahtungsplatte 4 auf der Basis einer Metallplatte 59 mit einem Umverdrahtungsmuster 7 keine geschlossene Isolationslage 51, sondern vielmehr eine strukturierte Isolationslage 51, die metallische Durchkontakte 58 zu der Metallplatte 59 aufweist. Das mehrlagige Leiterbahnmuster des Umverdrahtungsmusters 7 ist sonst genau so aufgebaut wie in der Fig. 11. Von der dem Umverdrahtungsmuster 7 gegenüberliegenden Oberfläche 60 des metallischen Verdrahtungsträgers 6 soll in einem nächsten Schritt ein Durchgangsloch zu dem Durchkontakt 58 in der strukturierten Isolationslage 51 geschaffen werden.
  • Fig. 13 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 mit einer Ätzmaske 47 und einem geätzten Durchgangsloch 14 für eine Durchkontaktierung. Die Ätzmaske 67 aus Fotolack weist eine Durchgangsöffnung 74 auf, die auf der Seite 60 der Metallplatte 59 dem Durchkontakt 58 in der strukturierten Isolationslage 51 gegenüberliegt. Bei einem isotropen Nassätzverfahren wird ein Durchgangsloch 14 in die Metallplatte 59 geätzt und damit der Durchkontakt 58 freigelegt. Dazu kann der Durchkontakt 58 eine Beschichtung aufweisen, die einen Ätzstopp an der Oberfläche des Durchkontaktes 58 für die Ätzlösung, die durch die Durchgangsöffnung 74 eindringt, auslöst.
  • Fig. 14 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 der Fig. 13 nach Entfernen der Ätzmaske. Das Entfernen der Ätzmaske kann durch entsprechende Veraschung in einem Plasmaofen oder durch Ablösen in einem Lösungsbad entfernt werden. Nach dem Entfernen der Maske 67 kann auf den Durchkontakt 58 zugegriffen werden.
  • Fig. 15 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen einer strukturierten Isolationsschicht 61. Diese Isolationsschicht 61 wird derart strukturiert, daß die Oberfläche des Durchkontaktes 58 in dem Durchgangsloch 14 von der Isolationsschicht 61 freibleibt.
  • Fig. 16 zeigt einen schematischen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen eines elastischen Körpers 23 für einen Außenkontakt 5. Dieser elastische Körper 53 aus gummielastischem Material kann in unmittelbarer Nähe des Durchgangsloches 14 auf der Isolationsschicht 61 auf der dem Umverdrahtungsmuster 7 gegenüberliegenden Seite 16 der Metallplatte 59 angeordnet sein.
  • Fig. 17 zeigt einen Querschnitt der Umverdrahtungsplatte 4 nach Aufbringen einer strukturierten Metallschicht 62 zur Bildung von elastischen Außenkontakten 5. Die Strukturierung der zunächst geschlossen aufgebrachten Metallschicht zu einer strukturierten Metallschicht 62 kann durch Projektionsphotolithographie erfolgen. Dabei wird eine Durchkontaktleitung 63 ausgebildet, die durch die Isolationsschicht 61 von der Metallplatte 59 vollständig isoliert ist. An die Durchkontaktleitung 63 schließt sich ein Leitungspfad 24 an, der auf dem elastischen Körper 23 gebildet wird und in den Außenkontakt 5 auf der Spitze 36 des elastischen Körpers 23 übergeht. Nach Fertigstellung der strukturierten Metallschicht 62 kann auf dem Umverdrahtungsmuster 7 der Halbleiterchip 2 in Flip-Chip- Technik mit seinen Flip-Chip-Kontakten 3 auf die mikroskopisch kleinen Kontaktanschlussflächen 8 angebracht werden.
  • Das auf diese Weise geschaffene elektronische Bauteil besitzt alle Vorteile, die der erfindungsgemäße Verdrahtungsträger 6 bietet. Darüber hinaus kann dieses elektronische Bauteil 1 auf eine Leiterplatte 17, deren Oberfläche mit der gestrichelten Linie 65 angedeutet wird, aufgebracht werden, wobei die elastischen Außenkontakte 5 mit Kontaktanschlussflächen 27 der Leiterplatte 17 verbunden werden. Während bei dieser Ausführungsform des elektronischen Bauteils nach Fig. 17 die Durchgangslöcher 14 durch eine Metallplatte mittels Nassätztechnik erreicht werden, können wesentlich kleinere Durchgangslöcher hergestellt werden, wenn anstelle des Nassätzens ein Trockenätzen mit Hilfe eines reaktiven Plasmas erfolgt. In diesem Fall kann der Durchmesser des Durchgangsloches 14 auf den Durchmesser des Durchkontaktes 58 beschränkt werden. Somit lassen sich wesentlich höhere Außenkontaktdichten erreichen.
  • Fig. 18 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 der zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei der zweiten Ausführungsform der Erfindung wird wie oben erwähnt der Halbleiterchip 2 auf einer Seite der Umverdrahtungsplatte 4 angeordnet und auf der anderen Seite oder gegenüberliegenden Seite der Umverdrahtungsplatte 4 werden die elastischen Außenkontakte 5 angeordnet. Dabei verteilt eine mehrlagige Umverdrahtungsschicht 7 die mikroskopisch kleinen Kontaktanschlussflächen 8 unter jedem der Halbleiterchips 2 auf die Gesamtfläche eines Verdrahtungsträgers 6, der eine Vielzahl von Durchkontakten 13 aufweist, die mit einer der oben angegebenen Techniken eingebracht wurden. Auf der den Halbleiterchips 2 gegenüberliegenden Seite oder Fläche des Verdrahtungsträgers 6 sind die elastischen Außenkontakte 5 angeordnet, die über Kontaktflächen 9 und/oder zusätzliche Leiterbahnen mit mindestens einem der Durchkontakte 13 elektrisch verbunden sind.
  • Durch diese Ausführungsform der Erfindung ist es möglich, wesentlich mehr Außenkontakte 5 auf gleicher Fläche unterzubringen als in der ersten Ausführungsform. Darüber hinaus kann als Stopper eine Anzahl von starren Lotbällen 18 dienen, die gleichzeitig eine elektrische Verbindungsfunktion erfüllen. Diese Stopper 18 begrenzen die Höhe, auf welche die elastischen Außenkontakte 5 bei der Montage auf einer Leiterplatte 17 zusammengedrückt werden. Ferner fixieren die im Zentrum des elektronischen Bauteils angeordneten starren Außenkontakte 18 als Stopper das Zentrum des elektronischen Bauteils 1 gegenüber der Schaltungsanordnung auf der Leiterplatte 17.
  • Fig. 19 zeigt einen schematischen Querschnitt durch ein elektronisches vertikal gestapeltes Bauteil 68. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Das gestapelte Bauteil 68 weist mehrere übereinander angeordnete elektronische Bauteile auf, die in ihren Verdrahtungsträgern 6 Durchkontakte 13 aufweisen. Zusätzlich weisen die einzelnen elektronischen Bauteile 1, aus denen das gestapelte elektronische Bauteil 68 besteht, auf der Seite der Umverdrahtungsplatte zusätzliche Außenkontaktflächen 9 auf, auf denen entsprechende elastische Außenkontakte 5 des nächsthöheren elektronischen Bauteils 1 angeordnet und elektrisch verbunden werden können.

Claims (34)

1. Elektronisches Bauteil mit mindestens einem Halbleiterchip (2), der mikroskopisch kleine Flip-Chip-Kontakte (3) aufweist, und mit einer Umverdrahtungsplatte (4), auf welcher makroskopisch große elastische Außenkontakte (5) und der Halbleiterchip (2) mit seinen Flip-Chip- Kontakten (3) angeordnet sind, wobei die Umverdrahtungsplatte (4) einen Verdrahtungsträger (6) mit einem Umverdrahtungsmuster (7) aufweist, welches mikroskopisch kleine Kontaktanschlussflächen (8), makroskopisch große Außenkontaktflächen (9) und Leiterbahnen (10) aufweist, wobei die Leiterbahnen die mikroskopisch kleinen Flip- Chip-Kontakte (3) auf den Kontaktanschlußflächen (8) mit makroskopisch großen elastischen Außenkontakten (5) auf den Außenkontaktflächen (9) elektrisch verbinden und wobei der Verdrahtungsträger (6) ein polykristallines Silicium, ein amorphes Glas oder ein Metall aufweist und wobei der Verdrahtungsträger (6) ein thermisches Ausdehnungsverhalten aufweist, das dem Material des Halbleiterchips (2) angepasst ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Material des Verdrahtungsträgers (6) einen thermischen Ausdehnungskoeffizienten größer oder gleich dem Ausdehnungskoeffizienten des Halbleiterchips (2) aufweist und das 1,5-fache des thermischen Ausdehnungskoeffizienten des Halbleiterchips (2) nicht übersteigt.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Flip-Chip-Kontakte mikroskopisch kleine Flächenkontakte bzw. Solidkontakte sind, die intermetallische Phasen aufweisen.
4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (2) und die elastischen Außenkontakte (5) auf einer Fläche der Umverdrahtungsplatte (4), die das Umverdrahtungsmuster (7) aufweist, angeordnet sind.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) aus Metall eine Isolationslage (51) aufweist, die zwischen dem Umverdrahtungsmuster (7) und der das Umverdrahtungsmuster (7) tragenden Seite des Verdrahtungsträgers (6) angeordnet ist.
6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) aus Metall eine Eisen/Nickel- Legierung mit 40 bis 42 Gew.-% Nickel aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) aus Metall eine Kupfer/Molybden-Legierung mit 10 bis 30 Gew.-% Kupfer aufweist.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Halbleiterchip (2) und die elastischen Außenkontakte (5) auf gegenüberliegenden Flächen (11, 12) der Umverdrahtungsplatte (4) angeordnet sind.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere hundert elastischen Außenkontakte (5) auf der Umverdrahtungsplatte (4) angeordnet sind.
10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (2) mit seinen Flip- Chip-Kontakten (3) auf dem Umverdrahtungsmuster (7) angeordnet ist und jeder elastische Außenkontakt (5) auf der dem Umverdrahtungsmuster (7) gegenüberliegenden Fläche (12) der Umverdrahtungsplatte (4) über jeweils einen Durchkontakt (13) mit den Außenkontaktflächen (9) des Umverdrahtungsmusters (7) verbunden ist.
11. Elektronisches Bauteil nach Anspruch 10, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) aus Metall oder aus polykristallinem Silizium Durchkontakte (13) aufweist, die gegenüber dem Verdrahtungsträger (6) aus Metall oder polykristallinem Silizium elektrisch isoliert sind.
12. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) lasergebohrte metallisierte Durchgangslöcher (14) für Durchkontakte (13) aufweist.
13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) wasserstrahlgebohrte metallisierte Durchgangslöcher (14) für Durchkontakte (13) aufweist.
14. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) geätzte Durchgangslöcher (14) für Durchkontakte (13) aufweist.
15. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallinem Silicium eingebettete metallische Drähte (15) als Durchkontakte (13) aufweist, die in einem Rastermaß, das dem Rastermaß der Außenkontakte (5) entspricht, angeordnet sind.
16. Elektronisches Bauteil nach Anspruch 15, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallines Silicium eingebettete metallische Drähte (15) aus Chrom- Vanadium-, Chrom-Molybden-, Chrom-Nickel-Stahl, Nickel- Eisen-Legierungen oder Kupfer-Molybden-Legierungen als Durchkontakte (13) aufweist.
17. Elektronisches Bauteil nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) in Glas oder polykristallines Silicium eingebettete Kohlefasern und oder Graphitfasern als Durchkontakte (13) aufweist, die in einem Rastermaß, das dem Rastermaß der Außenkontakte (5) entspricht, angeordnet sind.
18. Elektronisches Bauteil nach einem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (2) im Zentrum des elektronischen Bauteils (1) angeordnet ist.
19. Elektronisches Bauteil nach Anspruch 18, dadurch gekennzeichnet, dass der im Zentrum des elektronischen Bauteils (1) angeordnete Halbleiterchip (2) auf seiner Rückseite (16) eine Lotschicht aufweist, die eine zentrale Fixierung des elektronischen Bauteils (1) auf einer Leiterplatte (17) ermöglicht und die den elastischen Druck auf die Außenkontakte (5) begrenzt.
20. Elektronisches Bauteil nach einem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass im Zentrum des elektronischen Bauteils (1) starre Außenkontakte (18) angeordnet sind, die eine zentrale Fixierung des Bauteils (1) auf einer Leiterplatte (17) ermöglichen und die den elastischen Druck auf die Außenkontakte (5) begrenzen.
21. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere elektronische Bauteile (1) aufeinander gestapelt sind und mindestens eines der Bauteile einen Verdrahtungsträger (6) mit Durchkontakten (13) aufweist, der auf beiden gegenüberliegenden Seiten Außenkontaktflächen (9) aufweist, die mit Außenkontakten elektrisch verbunden sind.
22. Verfahren zur Herstellung eines elektronischen Bauteils (1) gemäß den vorherigen Ansprüchen mit mindestens einem Halbleiterchip (2) auf einer Umverdrahtungsplatte (4), die ein Umverdrahtungsmuster (7) und einen Verdrahtungsträger (6) aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Herstellen eines Verdrahtungsträgers (6) mit oder ohne Durchkontakte (13) für mehrere elektronische Bauteile (1) aus einem polykristallinem Silizium, einem amorphen Glas oder einem Metall, dessen thermischer Ausdehnungskoeffizient an den Halbleiterchip (2) angepasst ist,
- Aufbringen eines Umverdrahtungsmusters (7), das elektrisch von dem Verdrahtungsträger (6) isoliert ist, für jedes der elektronischen Bauteile (1),
- Aufbringen von elastischen Außenkontakten (5) auf Außenkontaktflächen (9) des Verdrahtungsträgers (6),
- Aufbringen der Halbleiterchips (2) unter elektrischem Verbinden ihrer Flip-Chip-Kontakte (3) mit Kontaktanschlussflächen (8) auf dem Umverdrahtungsmuster (7),
- Trennen der Umverdrahtungsplatte in einzelne elektronische Bauteile (1).
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass der Verdrahtungsträger (6) beidseitig poliert wird.
24. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Nichtmetallen mit eingebetteten metallischen Drähten (15) als Durchkontakte (13) für mehrere elektronische Bauteile gemäß einem der Ansprüche 1 bis 21, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Einbringen einer Matrix von Drähten (15) in einem vorgegebenen Rastermaß in eine säulenförmige langgestreckte Gussform in Längsrichtung der Form,
- Vergießen der Drähte (15) in der Gussform mit einer Schmelze aus Glas oder hochreinem Silicium,
- Trennen der erstarrten Gussmasse in Scheiben (19) quer zur Längsersteckung der Drähte (15) zu Isolationsplatten (50) mit Durchkontakten (13).
25. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Flachglas (52) mit eingebetteten metallischen Drähten (15) als Durchkontakte (13), wobei das Verfahren folgende Verfahrensschritte aufweist:
- Kontinuierliches zeilenweises Einbringen von Kurzdrähten (53) in ein schmelzflüssiges Flachglasbett (54) unter Mitführen von mit Kurzdrähten (53) bestückten Querträgern (55), aus denen die Kurzdrähte (53) herausragen und die durch die Flachglasschmelze (56) hindurchragen,
- Abnehmen der Querträger (55) von den den eingebetteten Kurzdrähten (53) im Verlauf der Flachglasfertigungsstrasse (57) und Rückführen der Querträger (55) zur erneuten Bestückung mit Kurzdrähten (53),
- Abätzen der aus dem erstarrten Flachglas (52) beidseitig herausragenden Enden der Kurzdrähte (53),
- Trennen des Flachglases (52) in Verdrahtungsträger (6) für mehrere elektronische Bauteile (1).
26. Verfahren nach Anspruch 24 oder Anspruch 25, dadurch gekennzeichnet, dass die metallischen Drähte (15) vor dem Einbetten in einen Verdrahtungsträger (6) aus Nichtmetallen auf der Oberfläche aufgerauht werden.
27. Verfahren zur Herstellung eines Verdrahtungsträgers (6) aus Nichtmetallen mit metallisierten Durchgangslöchern (14) als Durchkontakte (13) für mehrere elektronische Bauteile gemäß einem der Ansprüche 1 bis 21, wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen einer Isolationsplatte (50),
- Einbringen einer Matrix von Durchgangslöchern (14) in einem vorgegebenen Rastermaß,
- Aufstäuben bzw. Sputtern einer ersten Metallschicht auf die Isolationsplatte (50) mit Durchgangslöchern (14),
- galvanisches Abscheiden einer zweiten Metallschicht zum Auffüllen der Durchgangslöcher (14) zu Durchkontakten (13).
28. Verfahren zur Herstellung eines Umverdrahtungsplatte (4) aus Metallen mit Durchkontakten (13) für mehrere elektronische Bauteile gemäß einem der Ansprüche 1 bis 21,
Aufbringen eines Umverdrahtungsmusters (7) auf eine Metallplatte (59) als Verdrahtungsträger (6) mit strukturierter Isolationslage (51) zwischen dem Verdrahtungsträger (6) und dem Umverdrahtungsmuster (7), wobei die strukturierte Isolationslage (51) Durchkontakte (58) zur Metallplatte (59) an Stellen aufweist, an denen Durchkontakte (13) durch den Verdrahtungsträger (6) aus Metall vorgesehen sind,
Einbringen von Durchgangslöchern (14) bis zu den Durchkontakten (58) in der Isolationslage (51) von der dem Umverdrahtungsmuster (7) gegenüberliegenden Seite (60) des Verdrahtungsträgers (6),
Aufbringen einer weiteren strukturierten Isolationsschicht (61) auf die dem Umverdrahtungsmuster (7) gegenüberliegenden Seite (60) unter Freilassen der Durchkontakte (58) in der strukturierten Isolationslage (51),
Aufbringen einer Matrix von elastischen Körpern (23) für elastische Außenkontakte (5),
Aufbringen einer strukturierten Metallschicht (62) unter Bildung von Durchkontaktleitungen (63) in den Durchgangslöchern (14) sowie Leitungspfaden (24) und Außenkontakten (5) auf den elastischen Körpern (23).
29. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Laserbohren erfolgt.
30. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Wasserstrahlbohren erfolgt.
31. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Naßätzen erfolgt.
32. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass das Einbringen von Durchgangslöchern (14) mittels Plasmaätzen erfolgt.
33. Verfahren nach einem der Ansprüche 22 bis 32, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor dem Aufbringen auf die Kontaktanschlußflächen (8) der Umverdrahtungsplatte (4) auf seiner Rückseite (16) mit einer Lotschicht (20) versehen wird.
34. Verfahren nach einem der Ansprüche 22 bis 33, dadurch gekennzeichnet, dass zum Stapeln von mehreren elektronischen Bauteilen (1) übereinander auf beiden Seiten der Umverdrahtungsplatte (4) Außenkontaktflächen (9) hergestellt werden.
DE10215654A 2002-04-09 2002-04-09 Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung Withdrawn DE10215654A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10215654A DE10215654A1 (de) 2002-04-09 2002-04-09 Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
PCT/DE2003/001150 WO2003085703A2 (de) 2002-04-09 2003-04-08 Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung
EP03745749A EP1493188A2 (de) 2002-04-09 2003-04-08 Elektronisches bauteil mit mindestens einem halbleiterchip und flip-chip-kontakten sowie verfahren zu seiner herstellung
US10/960,994 US7176131B2 (en) 2002-04-09 2004-10-12 Electronic component having at least one semiconductor chip and flip-chip contacts, and method for producing the same
US11/619,086 US20070102826A1 (en) 2002-04-09 2007-01-02 Electronic Component Having at Least One Semiconductor Chip and Flip-Chip Contacts, and Method for Producing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10215654A DE10215654A1 (de) 2002-04-09 2002-04-09 Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10215654A1 true DE10215654A1 (de) 2003-11-06

Family

ID=28684871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10215654A Withdrawn DE10215654A1 (de) 2002-04-09 2002-04-09 Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US7176131B2 (de)
EP (1) EP1493188A2 (de)
DE (1) DE10215654A1 (de)
WO (1) WO2003085703A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070003204A1 (en) * 2005-06-30 2007-01-04 Elli Makrides-Saravanos Methods and apparatus for splitter modules and splitter module housings
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
US7628871B2 (en) 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
US20090032970A1 (en) * 2007-07-31 2009-02-05 Park Chang-Min Stacking of integrated circuits using glassy metal bonding
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012019108A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc ガラス基板の製造方法及び電子部品の製造方法
JP5511557B2 (ja) * 2010-07-08 2014-06-04 セイコーインスツル株式会社 ガラス基板の製造方法及び電子部品の製造方法
US8619432B2 (en) 2010-09-30 2013-12-31 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
DE102011103828B4 (de) * 2011-06-01 2017-04-06 Heraeus Sensor Technology Gmbh Massenproduktion kleiner Temepratursensoren mit Flip-Chips
DE102011103827B4 (de) * 2011-06-01 2014-12-24 Heraeus Sensor Technology Gmbh Verfahren zur Herstellung eines Temperatursensors
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR101483875B1 (ko) * 2013-07-31 2015-01-16 삼성전기주식회사 글라스 코어기판 및 그 제조방법
KR102437673B1 (ko) * 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852878A (en) * 1972-01-29 1974-12-10 Amp Inc Coil wound elastomer connector
US5206713A (en) * 1990-06-29 1993-04-27 Digital Equipment Corporation Mounting silicon chips
US5364276A (en) * 1990-07-30 1994-11-15 Nec Corporation Micropin array and production thereof
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
US5784261A (en) * 1995-02-03 1998-07-21 Plessey Semiconductors Limited Microchip module assemblies
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
WO2001001486A1 (en) * 1999-06-28 2001-01-04 Intel Corporation Interposer and method of making same
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
EP1083600A2 (de) * 1994-08-19 2001-03-14 Hitachi, Ltd. Mehrlagenschaltungssubstrat
US6208025B1 (en) * 1997-11-25 2001-03-27 Tessera, Inc. Microelectronic component with rigid interposer
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
DE59508684D1 (de) 1994-02-16 2000-10-05 Siemens Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
US6319829B1 (en) * 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates
SE517916C2 (sv) * 1999-12-17 2002-08-06 Ericsson Telefon Ab L M Chipsbärare, system och förfarande vid tillverkning av chipsbärare
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6878572B2 (en) * 2002-05-30 2005-04-12 Intel Corporation High capacitance package substrate
US7240425B2 (en) * 2003-04-24 2007-07-10 Amphenol Corporation Method of making an electrical connection to a conductor on an inner layer of a multi-layer printed circuit board

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852878A (en) * 1972-01-29 1974-12-10 Amp Inc Coil wound elastomer connector
US5206713A (en) * 1990-06-29 1993-04-27 Digital Equipment Corporation Mounting silicon chips
US5364276A (en) * 1990-07-30 1994-11-15 Nec Corporation Micropin array and production thereof
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
EP1083600A2 (de) * 1994-08-19 2001-03-14 Hitachi, Ltd. Mehrlagenschaltungssubstrat
US5784261A (en) * 1995-02-03 1998-07-21 Plessey Semiconductors Limited Microchip module assemblies
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6208025B1 (en) * 1997-11-25 2001-03-27 Tessera, Inc. Microelectronic component with rigid interposer
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
WO2001001486A1 (en) * 1999-06-28 2001-01-04 Intel Corporation Interposer and method of making same
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2001-358280 A. In: Patent Abstr. of Japan *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Also Published As

Publication number Publication date
US20050110162A1 (en) 2005-05-26
EP1493188A2 (de) 2005-01-05
US7176131B2 (en) 2007-02-13
WO2003085703A3 (de) 2004-04-22
US20070102826A1 (en) 2007-05-10
WO2003085703A2 (de) 2003-10-16

Similar Documents

Publication Publication Date Title
DE10215654A1 (de) Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE3685647T2 (de) Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP2973687B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102009041574A1 (de) Verbundmaterial, Verfahren zum Herstellen eines Verbundmaterials sowie Kleber oder Bondmaterial
DE102004021075B4 (de) Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10320838B4 (de) Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
DE102020120638A1 (de) Semi-flexibler Bauteilträger mit dielektrischem Material mit hoher Dehnungsfähigkeit und niedrigem Young'schen Modul
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102006025219A1 (de) Produkt mit Leiter aus Zink oder einer Zink-Aluminium-Legierung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
WO2018065483A1 (de) Leistungselektronikschaltung
DE3523808A1 (de) Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen
DE10015964C2 (de) Lotband für flexible und temperaturfeste Lotverbindungen
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee