DE19841996B4 - Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19841996B4
DE19841996B4 DE19841996A DE19841996A DE19841996B4 DE 19841996 B4 DE19841996 B4 DE 19841996B4 DE 19841996 A DE19841996 A DE 19841996A DE 19841996 A DE19841996 A DE 19841996A DE 19841996 B4 DE19841996 B4 DE 19841996B4
Authority
DE
Germany
Prior art keywords
layer
insulating layer
copper
columnar
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19841996A
Other languages
English (en)
Other versions
DE19841996A1 (de
Inventor
Klaus-Peter Dr. Galuschki
Hans-Jürgen Dipl.-Ing. Hacke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19841996A priority Critical patent/DE19841996B4/de
Priority to PCT/DE1999/002861 priority patent/WO2000014799A1/de
Publication of DE19841996A1 publication Critical patent/DE19841996A1/de
Application granted granted Critical
Publication of DE19841996B4 publication Critical patent/DE19841996B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauelement im Chip-Format mit einem Chip (1), der
– auf mindestens einer Oberfläche mindestens eine erste Isolierschicht (3) und von dieser Isolierschicht (3) freie elektrische Anschlußflächen (2) aufweist, mit
– auf der ersten Isolierschicht (3) verlaufenden Leiterbahnen (5), die
– jeweils von den elektrischen Anschlußflächen (2) zu Fußbereichen äußerer Anschlußelemente (16) führen und jeweils ein Sockelteil (8) der äußeren Anschlußelemente (16) bilden, mit
– jeweils einer säulenartigen Erhebung (9) aus einem leitfähigen Polymer auf den Sockelteilen (8) der äußeren Anschlußelemente (16), mit
– einer Kupferschicht (13) auf dem Kopf (12) jeder säulenartigen Erhebung (9) und mit
– jeweils einem mindestens außen metallenen Kügelchen (15) auf der Kupferschicht (13) jeder säulenartigen Erhebung (9).

Description

  • Aus der US-Patentschrift 5 281 684 ist ein sogenanntes Chipsize-Halbleiterbauelement bekannt, also ein Halbleiterbauelement im Chip-Format, das sich dadurch auszeichnet, daß es in seinen flächigen Abmessungen im wesentlichen denen des Chips entspricht und nur in der Höhe größer als der Chip ist. Bei dem bekannten Halbleiterbauelement sind die äußeren Anschlüsse oberhalb der Oberfläche des eigentlichen Chip angebracht, indem der Chip auf einer Oberfläche eine Passivierungsschicht und von dieser Schicht freie elektrische Anschlußflächen aufweist; mit diesen elektrischen Anschlußflächen ist die innerhalb des Chips angeordnete Elektronik elektrisch verbunden. Auf der Passivierungsschicht verlaufen Leiterbahnen, die von den elektrischen Anschlußflächen ausgehen und an Fußpunkten äußerer Anschlußelemente unter Bildung von Sockelteilen der äußeren Anschlußelemente enden. Die Leiterbahnen sind aufgedruckt; als Druckwerkstoff ist ein Polymer mit Kupferpartikeln verwendet. Die äußeren Anschlußelemente weisen bei dem bekannten Halbleiterbauelement jeweils eine Lotkugel auf, die aus einer auf die Sockelteile aufgebrachten Lotschicht durch Umschmelzen gebildet sind. Die äußeren Anschlußelemente in Form der Lotkugeln sind dabei so angeordnet, wie es dem Raster von Lötpunkten auf einer gedruckten Leiterplatte entspricht. Das bekannte Halbleiterbauelement kann daher ohne weiteres durch Löten auf eine gedruckte Leiterplatte aufgebracht werden.
  • Es ist ferner ein Halbleiterbauelement im Chip-Format mit einem Chip bekannt (US-Patentschrift 5,656,863), der auf mindestens einer Oberfläche mindestens eine erste Isolierschicht und von dieser Isolierschicht freie elektrische Anschlußflä chen aufweist. Auf der ersten Isolierschicht verlaufen Leiterbahnen, die jeweils von den elektrischen Anschlußflächen zu Fußbereichen äußerer Anschlußelemente führen und jeweils ein Sockelteil der äußeren Anschlußelemente bilden. Auf den Sockelteilen befindet sich jeweils eine säulenartige Erhebung aus Kupfer. Auf dem Kopf jeder säulenartigen Erhebung ruht ein Kügelchen aus einem Lötwerkstoff.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement im Chip-Format vorzuschlagen, das eine vergleichsweise gute mechanische Entkopplung von einer gedruckten Leiterplatte ermöglicht, wenn das Halbleiterbauelement auf die Leiterplatte aufgelötet ist.
  • Der Erfindung liegt ferner die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelementes im Chip-Format anzugeben, mit dem sich auf vergleichsweise einfache Weise Halbleiterbauelemente herstellen lassen, die gute mechanische Entkopplungseigenschaften aufweisen.
  • Die erstgenannte Aufgabe wird erfindungsgemäß durch ein Halbleiterbauelement im Chip-Format mit einem Chip gelöst, der auf mindestens einer Oberfläche mindestens eine erste Isolierschicht und von dieser Isolierschicht freie elektrische Anschlußflächen aufweist, mit auf der ersten Isolierschicht verlaufenden Leiterbahnen, die jeweils von den elektrischen Anschlußflächen zu Fußbereichen äußerer Anschlußelemente führen und jeweils ein Sockelteil der äußeren Rnschlußelemente bilden, mit jeweils einer säulenartigen Erhebung aus einem leitfähigen Polymer auf den Sockelteilen der äußeren Anschlußelemente, mit einer Kupferschicht auf dem Kopf jeder säulenartigen Erhebung und mit jeweils einem mindestens außen metallenen Kügelchen auf der Kupferschicht jeder säulenartigen Erhebung.
    •
  • Es ist zwar aus der europäischen Patentanmeldung EP 0 690 490 A2 bekannt, einen sogenannten Flip-Chip mit säulenartigen Erhebungen aus einem leitfähigen Polymer zur Kontaktierung mit Anschlußstellen auf einem Substrat, z. B. einer gedruckten Leiterplatte, zu versehen, jedoch sind hierbei die säulenartigen Erhebungen unmittelbar auf den elektrischen Anschlußflächen des Flip-Chip angeordnet und die Verbindung zwischen den säulenartigen Erhebungen und den Anschlußstellen auf dem Substrat erfolgt unmittelbar durch Polymerisation infolge Erwärmung.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Halbleiterbauelementes ergibt sich durch die säulenartigen Erhebungen auf den Sockelteilen, weil diese Erhebungen aus dem leitfähigen Polymer vergleichsweise gute elastische Eigenschaften aufweisen, so daß beispielsweise durch eine Erwärmung eines aus einer gedruckten Leiterplatte und dem Halbleiterbauelement gebildeten Verbundes mit einhergehenden thermomechanischen Beanspruchungen diese Beanspruchungen von den Verbindungsstellen zwischen dem Halbleiterbauelement und der Leiterplatte ferngehalten werden. Darüber hinaus hat diese Ausführungsform den Vorteil, daß wegen der Anbringung einer Kupferschicht auf dem Kopf jeder säulenartigen Erhebung mindestens außen metallene Kügelchen unterschiedlicher Ausführung auf mannigfaltige Weise angebracht werden können.
  • Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelementes mit Metallschichten auf den säulenartigen Erhebungen befindet sich auf den Leiterbahnen und auf der mindestens einen ersten Isolierschicht eine weitere Isolierschicht, in die die säulenartigen Erhebungen unter Freilassung ihres Kopfes eingebettet sind, und die Kupferschicht liegt den Kopf der säulenartigen Erhebungen jeweils überkragend auch auf der weiteren Isolierschicht auf. Bei dieser Ausgestaltung lassen sich die säulenartigen Erhebungen relativ schlank und damit elastisch ausführen und dennoch ausreichend große Kügelchen bilden.
  • Die mindestens außen metallene Kügelchen können unterschiedlich ausgeführt sein; beispielsweise können es Vollmetall-Kügelchen, z. B. Lotkügelchen sein. Bei einer besonders vor teilhaften Ausführungsform des erfindungsgemäßen Halbleiterbauelementes sind die mindestens außen metallenen Kügelchen metallisierte Kunststoffkügelchen. Derartige Kügelchen zeichnen sich durch eine hohe Elastizität aus, so daß sie ganz wesentlich zur mechanischen Entkopplung des Halbleiterbauelementes von einer mit dem Halbleiterbauelement bestückten, gedruckten Leiterplatte beitragen. An sich ist es aus der US-Patentschrift 5,477,087 und der JP 2-180036 A bekannt, zur Verbindung von Halbleiterbauelementen mit Leiterplatten Anschlußelemente zu verwenden, die einen Kunststoffkern mit Metallüberzug aufweisen, jedoch sind diese Anschlußelemente über eine Metallschicht mit der Anschlußfläche des Chips verbunden.
  • Bei dem erfindungsgemäßen Halbleiterbauelement sind in allen oben beschriebenen Ausführungsformen sind die Leiterbahnen durch Strukturieren einer Dünnfilmmetallisierung auf den freien elektrischen Anschlußflächen und der ersten Isolierschicht gebildete Strombahnen. Vorteilhaft daran ist, daß sich damit vergleichsweise fein strukturierte Leiterbahnen herstellen lassen, was bei durch Drucken erzeugten Leiterbahnen nicht möglich ist.
  • Eine Lösung der zweitgennanter Aufgabe besteht in einem Verfahren, bei dem auf mindestens eine Oberfläche des Chips mindestens eine erste Isolierschicht unter Freilassung elektrischer Anschlußflächen aufgebracht wird, auf die mindestens eine erste Isolierschicht von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente führende und jeweils ein Sockelteil der äußeren Anschlußelemente bildende Leiterbahnen aufgebracht werden, auf den Sockelteilen der äußeren Anschlußelemente säulenartige Erhebungen aus einem leitfähigen Polymer gebildet werden, auf den Kopf jeder säulenartigen Erhebung eine Kupferschicht aufgebracht wird und auf der Kupferschicht jeder säulenartigen Erhebung ein mindestens außen metallenes Kügelchen angebracht wird.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß mit ihm Halbleiterbauelemente mit mechanischen Entkopplungseigenschaften auf vergleichsweise einfache Weise hergestellt werden können, weil das Anbringen der säulenartigen Erhebungen aus dem leitfähigen Polymer verhältnismäßig einfach verfahrenstechnisch durchgeführt werden kann und metallene Kügelchen unterschiedlicher Ausführung auf mannigfaltige Weise angebracht werden können.
  • Besonders vorteilhaft wegen des relativ geringen Fertigungsaufwandes läßt sich dieses Verfahren dann durchführen, wenn nach dem Erzeugen der säulenartigen Erhebungen unter Bildung einer weiteren Isolierschicht ein Kleber oder eine Klebefolie aufgetragen wird, und auf die weitere Isolierschicht und den Kopf der säulenartigen Erhebungen eine Kupferfolie aufgebracht wird; die Kupferfolie wird unter Bildung der einzelnen Metallschichten auf den säulenartigen Erhebungen strukturiert.
  • Bei dem erfindungsgemäßen Verfahren lassen sich unterschiedlich ausgeführte, mindestens außen metallene Kügelchen auf verschiedene Weise auf die Kupferschichten aufbringen. Als besonders vorteilhaft wird es wegen der guten Ausführbarkeit angesehen, wenn als mindestens außen metallene Kügelchen vorgefertigte Kügelchen verwendet werden und die Kügelchen auf die Kupferschichten aufgelötet oder leitend aufgeklebt werden.
  • In gleicher Weise vorteilhaft erscheint es, wenn auf die Kupferschichten eine Lotschicht aufgebracht wird und durch Umschmelzen aus der Lotschicht jeweils ein Lotkügelchen auf dem Kopf der säulenartigen Erhebungen erzeugt wird.
  • Weil es sich bei dem erfindungsgemäßen Verfahren besonders gut durchführen läßt, werden die säulenartigen Erhebungen durch Aufdrucken des leitenden Polymer erzeugt.
  • Ferner erscheint es vorteilhaft, wenn auf die freien elektrischen Anschlußflächen und auf die erste Isolierschicht eine Dünnfilmmetallisierung aufgebracht wird und durch Strukturieren der Dünnfilmmetallisierung die Leiterbahnen gebildet werden.
  • Ferner wird es wegen der guten Praktikabilität als vorteilhaft angesehen, wenn die Verfahrensschritte an einem Wafer durchgeführt werden und nach dem Aufbringen der mindestens außen metallenen Kügelchen ein Zertrennen des Wafers unter Gewinnung der Halbleiterbauelemente erfolgt.
  • Dies führt zu einer wesentlichen Kostenreduzierung, weil die einzelnen Verfahrensschritte nicht individuell bei jedem Chip, sondern gewissermaßen im Chipverbund durchgeführt werden, der von einem Wafer dargestellt wird.
  • Zur Erläuterung der Erfindung sind in den
  • 1 bis 11 die verschiedenen Verfahrensschritte bei der Durchführung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens und in den
  • 12 und 13 die wesentlichen Verfahrensschritte bei einem weiteren Ausführungsbeispiel des erfindungsgemäßen Verfahrens dargestellt.
  • Die 1 zeigt einen Ausschnitt aus einem Chip 1, der in üblicher Weise mit elektrischen Anschlußflächen 2, die häufig auch als Pads bezeichnet werden, versehen ist. Von den vielen Anschlußflächen 2 ist in der 1 nur eine einzige der besseren Übersichtlichkeit halber dargestellt. Auf den Chip 1 ist eine Passivierungsschicht 3 in üblicher Weise so aufgebracht, daß sie die elektrischen Anschlußflächen 2 freiläßt.
  • Auf den soweit vorbereiteten Chip 1 wird in einem nächsten, in der 2 dargestellten Verfahrensschritt eine Metallschicht 4 aufgebracht. Das Aufbringen kann durch eine Dünnfilmmetallisierung erfolgen, ggf. mit anschließender Verstärkung der Schicht 4 auf galvanischem Wege. Die Schicht 4 kann auch als ein Mehrschichtsystem aufgebaut sein. Wie die 2 erkennen läßt, ist die Metallschicht 4 über den gesamten Chip 1 an seiner Oberseite aufgebracht.
  • Anschließend erfolgt – wie 3 zeigt – eine Strukturierung der Metallschicht 4, wodurch Leiterbahnen 5 gebildet werden, die von den elektrischen Anschlußflächen 2 zu später noch näher beschriebenen Fußbereichen äußerer Anschlußelemente führen.
  • Die 4 läßt erkennen, daß nach dem Strukturieren der Metallschicht 4 unter Bildung der Leiterbahnen 5 eine weitere Passivierungsschicht 6 auf den Chip 1 aufgebracht wird. Diese weitere Passivierungsschicht 6 deckt somit die Leiterbahnen 5 ab und verstärkt auch den Schutz der durch die erste Passivierungsschicht 3 gegeben ist.
  • Die 5 läßt erkennen, daß danach die weitere Passivierungsschicht 6 unter Bildung einer Öffnung 7 geöffnet wird, was fototechnisch oder durch Laseranwendung geschehen kann. Der Bereich der Leiterbahn 5 an der Öffnung 7 bildet ein Sokkelteil 8 im Fußbereich eines äußeren Anschlußelementes.
  • Vorzugsweise durch Drucken wird auf dem Sockelteil 8 eine säulenartige Erhebung 9 aus einem leitfähigen Polymer aufgebracht. Dies zeigt deutlich die 6.
  • Die 7 läßt erkennen, daß nach dem durch die 6 dargestellten Verfahrensschritt eine Schicht 10 aus einem Kleber aufgebracht wird. Darauf wird (vgl. 8) eine Kupferfolie 11 unter Bildung einer elektrischen Verbindung mit dem Kopf 12 der säulenartigen Erhebung 9 aufgeklebt. Es ist aber auch möglich, ausgehend von dem Verfahrensstand gemäß 6 durch Auflaminieren einer Klebefolie oder kombinierten Kupfer-Klebe-Folie zu dem Halbleiterbauelement in einem Zustand zu gelangen, wie ihn 8 zeigt.
  • Nachdem der Chip 1 soweit vorbereitet ist, wie es die 8 zeigt, wird die Kupferfolie 11 in der Weise strukturiert, daß Kupferschichten 13 auf dem Kopf 12 jeder säulenartigen Erhebung 9 entstehen. Diese überkragen den Kopf 12.
  • Dann wird – wie 10 zeigt – im Bereich jeder Kupferschicht 13 eine Lotschicht 14 aufgebracht, vorzugsweise aufgedruckt. Anschließend erfolgt – siehe 11 – ein Um schmelzen der Lotschicht 14 zu einem Lotkügelchen als metallenem Kügelchen 15. Das Sockelteil 8, die säulenartige Erhebung 9, die Kupferschicht 13 und das Kügelchen 15 bilden dann das äußere elektrische Anschlußelement 16.
  • Es ist aber auch möglich, auf das Halbleiterbauelement in einem Zustand gemäß 9 ein zumindest außen metallenes Kügelchen aufzusetzen und es auf der Kupferschicht 13 leitend zu befestigen. Bei dem mindestens außen metallenen Kügelchen kann es sich um ein Kunststoffkügelchen handeln, das einen inneren Körper aus Kunststoff aufweist, der außen mit einer Metallschicht überzogen ist.
  • Ausgehend von dem Verfahrensstand gemäß 6 kann auf dem Kopf der säulenartigen Erhebungen 20 in bekannter Weise direkt eine Lotschicht 21 aufgebracht werden – siehe (12) –, die durch Umschmelzen ein Lotkügelchen 22 bildet, wie 13 zeigt. Allerdings sind hierbei die säulenartigen Erhebungen etwas massiver als bei dem Verfahren nach den 1 bis 11 auszuführen. Dabei bilden dann das Sockelteil 8, die säulenartige Erhebung 20 und das Lotkügelchen 22 ein äußeres elektrisches Anschlußelement 23.
    •

Claims (12)

  1. Halbleiterbauelement im Chip-Format mit einem Chip (1), der – auf mindestens einer Oberfläche mindestens eine erste Isolierschicht (3) und von dieser Isolierschicht (3) freie elektrische Anschlußflächen (2) aufweist, mit – auf der ersten Isolierschicht (3) verlaufenden Leiterbahnen (5), die – jeweils von den elektrischen Anschlußflächen (2) zu Fußbereichen äußerer Anschlußelemente (16) führen und jeweils ein Sockelteil (8) der äußeren Anschlußelemente (16) bilden, mit – jeweils einer säulenartigen Erhebung (9) aus einem leitfähigen Polymer auf den Sockelteilen (8) der äußeren Anschlußelemente (16), mit – einer Kupferschicht (13) auf dem Kopf (12) jeder säulenartigen Erhebung (9) und mit – jeweils einem mindestens außen metallenen Kügelchen (15) auf der Kupferschicht (13) jeder säulenartigen Erhebung (9).
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß – sich auf den Leiterbahnen (5) und auf der mindestens einen ersten Isolierschicht (3) eine weitere Isolierschicht (10) befindet, in die die säulenartigen Erhebungen (9) unter Freilassung ihres Kopfes (12) eingebettet sind, und – die Kupferschicht (13) den Kopf (12) der säulenartigen Erhebungen (9) jeweils überkragend auch auf der weiteren Isolierschicht (10) aufliegt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, – dadurch gekennzeichnet, daß die mindestens außen metallenen Kügelchen metallisierte Kunststoffkügelchen sind.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß – die Leiterbahnen (5) durch Strukturieren einer Dünnfilmmetallisierung (4) auf den freien elektrischen Anschlußflächen (2) und der ersten Isolierschicht (3) gebildete Strombahnen sind.
  5. Verfahren zum Herstellen eines Halbleiterbauelementes im Chip-Format mit einem Chip (1), bei dem – auf mindestens eine Oberfläche des Chips (1) mindestens eine erste Isolierschicht (3) unter Freilassung elektrischer Anschlußflächen (2) aufgebracht wird, – auf die mindestens eine erste Isolierschicht (3) von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente (16) führende und jeweils ein Sokkelteil (8) der äußeren Anschlußelemente (16) bildende Leiterbahnen (5) aufgebracht werden, – auf den Sockelteilen (8) der äußeren Anschlußelemente (16) säulenartige Erhebungen (9) aus einem leitfähigen Polymer gebildet werden, – auf den Kopf (12) jeder säulenartigen Erhebung (9) eine Kupferschicht (13) aufgebracht wird und – auf der Kupferschicht (13) jeder säulenartigen Erhebung (9) ein mindestens außen metallenes Kügelchen (15) angebracht wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß – nach dem Erzeugen der säulenartigen Erhebungen (9) unter Bildung einer weiteren Isolierschicht (10) ein Kleber oder eine Klebefolie aufgetragen wird, – auf die weitere Isolierschicht (10) und den Kopf (12) der säulenartigen Erhebungen (9) eine Kupferfolie (11) aufgebracht wird und – die Kupferfolie (11) unter Bildung der einzelnen Kupferschichten (13) auf den säulenartigen Erhebungen (9) strukturiert wird.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß – nach dem Erzeugen der säulenartigen Erhebungen eine kombinierte Kupfer-Klebe-Folie auflaminiert wird und – die Kupferfolie unter Bildung der einzelnen Kupferschichten auf den säulenförmigen Erhebungen strukturiert wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß – als mindestens außen metallene Kügelchen vorgefertigte Kügelchen verwendet werden und – die Kügelchen auf die Kupferschichten aufgelötet oder leitend aufgeklebt werden.
  9. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß – auf die Kupferschichten (13) eine Lotschicht (14) aufgebracht wird und – durch Umschmelzen aus der Lotschicht (14) jeweils ein Lotkügelchen (15) auf dem Kopf (12) der säulenartigen Erhebungen (9) erzeugt wird.
  10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß – die säulenartigen Erhebungen (9) durch Aufdrucken des leitenden Polymer erzeugt werden.
  11. Verfahren nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß – auf die freien elektrischen Anschlußflächen (2) und auf die erste Isolierschicht (3) eine Dünnfilmmetallisierung (4) aufgebracht wird und – durch Strukturieren der Dünnfilmmetallisierung (4) die Leiterbahnen (5) gebildet werden.
  12. Verfahren nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, daß – die Verfahrensschritte an einem Wafer durchgeführt werden und – nach dem Aufbringen der mindestens außen metallenen Kügelchen ein Zertrennen des Wafers unter Gewinnung der Halbleiterbauelemente erfolgt.
DE19841996A 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung Expired - Fee Related DE19841996B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19841996A DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
PCT/DE1999/002861 WO2000014799A1 (de) 1998-09-04 1999-09-03 Halbleiterbauelement im chip-format und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19841996A DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE19841996A1 DE19841996A1 (de) 2000-03-16
DE19841996B4 true DE19841996B4 (de) 2004-02-12

Family

ID=7880893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19841996A Expired - Fee Related DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE19841996B4 (de)
WO (1) WO2000014799A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927749A1 (de) 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
DE10130290A1 (de) 2001-06-26 2003-01-09 Pac Tech Gmbh Verfahren zur Herstellung einer Substratanordnung
DE10135393B4 (de) 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
US5281604A (en) * 1993-04-23 1994-01-25 American Cyanamid Company Angiotensin II receptor blocking 2,3,6-substituted quinazolinones
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
EP0690490A2 (de) * 1989-12-18 1996-01-03 Epoxy Technology, Inc. Flip-Chip-Technologie, wobei elektrisch leitende Polymere und Dielektrika angewendet werden
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package
US5656863A (en) * 1993-02-18 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Resin seal semiconductor package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
EP0690490A2 (de) * 1989-12-18 1996-01-03 Epoxy Technology, Inc. Flip-Chip-Technologie, wobei elektrisch leitende Polymere und Dielektrika angewendet werden
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
US5656863A (en) * 1993-02-18 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Resin seal semiconductor package
US5281604A (en) * 1993-04-23 1994-01-25 American Cyanamid Company Angiotensin II receptor blocking 2,3,6-substituted quinazolinones
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 9-17795 A, In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
WO2000014799A1 (de) 2000-03-16
DE19841996A1 (de) 2000-03-16

Similar Documents

Publication Publication Date Title
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19926756A1 (de) Elektronische Schaltkreisvorrichtung und Verfahren zum Herstellen derselben
WO2001075969A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
WO2000003571A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
EP0592938A1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
WO1998000865A1 (de) Modul für ein elektrisches gerät
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8339 Ceased/non-payment of the annual fee