DE19841996A1 - Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Info

Publication number
DE19841996A1
DE19841996A1 DE19841996A DE19841996A DE19841996A1 DE 19841996 A1 DE19841996 A1 DE 19841996A1 DE 19841996 A DE19841996 A DE 19841996A DE 19841996 A DE19841996 A DE 19841996A DE 19841996 A1 DE19841996 A1 DE 19841996A1
Authority
DE
Germany
Prior art keywords
columnar
insulating layer
layer
chip
elevations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19841996A
Other languages
English (en)
Other versions
DE19841996B4 (de
Inventor
Klaus-Peter Galuschki
Hans-Juergen Hacke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19841996A priority Critical patent/DE19841996B4/de
Priority to PCT/DE1999/002861 priority patent/WO2000014799A1/de
Publication of DE19841996A1 publication Critical patent/DE19841996A1/de
Application granted granted Critical
Publication of DE19841996B4 publication Critical patent/DE19841996B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement im Chip-Format mit einem Chip, der mindestens eine erste Isolierschicht (3) und davon freie elektrische Anschlußflächen (2) aufweist. Auf der ersten Isolierschicht (3) verlaufen Leiterbahnen (5) von den elektrischen Anschlußflächen (2) zu Fußbereichen (10) äußerer Anschlußelemente (12) und bilden Sockelteile dieser Elemente. Auf den Sockelteilen befinden sich säulenartige Erhebungen auf einem leitenden Polymer. Unmittelbar auf den Kopf der säulenartigen Erhebungen oder auf eine zwischengeordnete Kupferschicht sind mindestens außen metallene Kügelchen (12) aufgesetzt. DOLLAR A Die Erfindung bezieht sich ferner auf Verfahren zum Herstellen des beschriebenen Halbleiterbauelementes.

Description

Aus der US-Patentschrift 5 281 684 ist ein sogenanntes Chip­ size-Halbleiterbauelement bekannt, also ein Halbleiterbau­ element im Chip-Format, das sich dadurch auszeichnet, daß es in seinen flächigen Abmessungen im wesentlichen denen des Chips entspricht und nur in der Höhe größer als der Chip ist. Bei dem bekannten Halbleiterbauelement sind die äußeren Anschlüsse oberhalb der Oberfläche des eigentlichen Chip angebracht, indem der Chip auf einer Oberfläche eine Passi­ vierungsschicht und von dieser Schicht freie elektrische Anschlußflächen aufweist; mit diesen elektrischen Anschluß­ flächen ist die innerhalb des Chips angeordnete Elektronik elektrisch verbunden. Auf der Passivierungsschicht verlaufen Leiterbahnen, die von den elektrischen Anschlußflächen ausge­ hen und an Fußpunkten äußerer Anschlußelemente unter Bildung von Sockelteilen der äußeren Anschlußelemente enden. Die Leiterbahnen sind aufgedruckt; als Druckwerkstoff ist ein Po­ lymer mit Kupferpartikeln verwendet. Die äußeren Anschlußele­ mente weisen bei dem bekannten Halbleiterbauelement jeweils eine Lotkugel auf, die aus einer auf die Sockelteile aufge­ brachten Lotschicht durch Umschmelzen gebildet sind. Die äu­ ßeren Anschlußelemente in Form der Lotkugeln sind dabei so angeordnet, wie es dem Raster von Lötpunkten auf einer ge­ druckten Leiterplatte entspricht. Das bekannte Halbleiterbau­ element kann daher ohne weiteres durch Löten auf eine ge­ druckte Leiterplatte aufgebracht werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbau­ element im Chip-Format vorzuschlagen, das eine vergleichs­ weise gute mechanische Entkopplung von einer gedruckten Lei­ terplatte ermöglicht, wenn das Halbleiterbauelement auf die Leiterplatte aufgelötet ist.
Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterbau­ element im Chip-Format mit einem Chip gelöst, der auf minde­ stens einer Oberfläche mindestens eine erste Isolierschicht und von dieser Isolierschicht freie elektrische Anschlußflä­ chen aufweist, mit auf der ersten Isolierschicht verlaufenden Leiterbahnen, die jeweils von den elektrischen Anschlußflä­ chen zu Fußbereichen äußerer Anschlußelemente führen und je­ weils ein Sockelteil der äußeren Anschlußelemente bilden, mit jeweils einer säulenartigen Erhebung aus einem leitfähigen Polymer auf den Sockelteilen der äußeren Anschlußelemente und mit einem Lotkügelchen auf dem Kopf der jeweiligen säulenar­ tigen Erhebung.
Ein wesentlicher Vorteil des erfindungsgemäßen Halbleiterbau­ elementes ergibt sich durch die säulenartigen Erhebungen auf den Sockelteilen, weil diese Erhebungen aus dem leitfähigen Polymer vergleichsweise gute elastische Eigenschaften auf­ weisen, so daß beispielsweise durch eine Erwärmung eines aus einer gedruckten Leiterplatte und dem Halbleiterbauelement gebildeten Verbundes mit einhergehenden thermomechanischen Beanspruchungen diese Beanspruchungen von den Verbindungs­ stellen zwischen dem Halbleiterbauelement und der Leiter­ platte ferngehalten werden.
Bei einer weiteren Lösung der oben angegebenen Aufgabe weist das Halbleiterbauelement im Chip-Format einen Chip auf, der auf mindestens einer Oberfläche mindestens eine erste Iso­ lierschicht und von dieser Isolierschicht freie elektrische Anschlußflächen aufweist; auf der ersten Isolierschicht ver­ laufen Leiterbahnen, die jeweils von den elektrischen An­ schlußflächen zu Fußbereichen äußerer Anschlußelemente führen und jeweils ein Sockelteil der äußeren Anschlußelemente bilden; jeweils eine säulenartige Erhebung aus einem leitfä­ higen Polymer befindet sich auf den Sockelteilen der äußeren Anschlußelemente sowie eine Kupferschicht auf dem Kopf jeder säulenartigen Erhebung und jeweils ein mindestens außen me­ tallenes Kügelchen auf der Kupferschicht jeder säulenartigen Erhebung.
Auch diese Ausführungsform des erfindungsgemäßen Halbleiter­ bauelementes zeichnet sich dadurch aus, daß wegen der elasti­ schen Eigenschaften der säulenartigen Erhebungen mechanische Spannungen bei auf einer Leiterplatte aufgelötetem Halblei­ terbauelement aufgenommen werden. Darüber hinaus hat diese Ausführungsform den Vorteil, daß wegen der Anbringung einer Kupferschicht auf dem Kopf jeder säulenartigen Erhebung min­ destens außen metallene Kügelchen unterschiedlicher Ausfüh­ rung auf mannigfaltige Weise angebracht werden können.
Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelementes mit Kupferschichten auf den säulenar­ tigen Erhebungen befindet sich auf den Leiterbahnen und auf der mindestens einen ersten Isolierschicht eine weitere Iso­ lierschicht, in die die säulenartigen Erhebungen unter Frei­ lassung ihres Kopfes eingebettet sind, und die Kupferschicht liegt den Kopf der säulenartigen Erhebungen jeweils überkra­ gend auch auf der weiteren Isolierschicht auf. Bei dieser Ausgestaltung lassen sich die säulenartigen Erhebungen rela­ tiv schlank und damit elastisch ausführen und dennoch ausrei­ chend große Kügelchen bilden.
Die mindestens außen metallene Kügelchen können unterschied­ lich ausgeführt sein; beispielsweise können es Vollmetall-Kü­ gelchen, z. B. Lotkügelchen sein. Bei einer besonders vor­ teilhaften Ausführungsform des erfindungsgemäßen Halbleiter­ bauelementes sind die mindestens außen metallenen Kügelchen metallisierte Kunststoffkügelchen. Derartige Kügelchen zeichnen sich durch eine hohe Elastizität aus, so daß sie ganz wesentlich zur mechanischen Entkopplung des Halbleiter­ bauelementes von einer mit dem Halbleiterbauelement be­ stückten, gedruckten Leiterplatte beitragen. An sich ist es aus der US-Patentschrift 5,477,087 bekannt, zur Verbindung von Halbleiterbauelementen mit Leiterplatten Anschlußelemente zu verwenden, die einen Kunststoffkern mit Metallüberzug aufweisen, jedoch sind diese Anschlußelemente über eine Metallschicht mit der Anschlußfläche des Chips verbunden.
Bei dem erfindungsgemäßen Halbleiterbauelement sind in allen oben beschriebenen Ausführungsformen sind die Leiterbahnen durch Strukturieren einer Dünnfilmmetallisierung auf den freien elektrischen Anschlußflächen und der ersten Isolier­ schicht gebildete Strombahnen. Vorteilhaft daran ist, daß sich damit vergleichsweise fein strukturierte Leiterbahnen herstellen lassen, was bei durch Drucken erzeugten Leiterbah­ nen nicht möglich ist.
Der Erfindung liegt ferner die Aufgabe zugrunde, ein Verfah­ ren zum Herstellen eines Halbleiterbauelementes im Chip-For­ mat anzugeben, mit dem sich auf vergleichsweise einfache Weise Halbleiterbauelemente herstellen lassen, die gute me­ chanische Entkopplungseigenschaften aufweisen.
Eine Lösung dieser Aufgabe besteht in einem Verfahren, bei dem auf mindestens eine Oberfläche des Chips mindestens eine erste Isolierschicht unter Freilassung elektrischer Anschlußflächen aufgebracht wird, und auf die mindestens eine erste Isolierschicht von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente führende und jeweils ein Sockelteil der äußeren Anschlußelemente bildende Leiterbahnen aufgebracht werden; auf den Soc­ kelteilen der äußeren Anschlußelemente werden säulenartige Erhebungen aus einem leitfähigen Polymer gebildet, und auf dem Kopf der säulenartigen Erhebungen wird eine Schicht aus Lotmaterial aufgebracht und durch Umschmelzen aus der Schicht aus Lotmaterial jeweils ein Lotkügelchen auf dem Kopf der säulenartigen Erhebungen erzeugt.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens be­ steht darin, daß mit ihm Halbleiterbauelemente mit mechani­ schen Entkopplungseigenschaften auf vergleichsweise einfache Weise hergestellt werden können, weil das Anbringen der säu­ lenartigen Erhebungen aus dem leitfähigen Polymer verhältnis­ mäßig einfach verfahrenstechnisch durchgeführt werden kann.
Eine andere vorteilhafte Ausführungsform des erfindungsgemä­ ßen Verfahrens besteht in einem Verfahren, bei dem auf minde­ stens eine Oberfläche des Chips mindestens eine erste Iso­ lierschicht unter Freilassung elektrischer Anschlußflächen aufgebracht wird, und auf die mindestens eine erste Isolier­ schicht von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente führende und jeweils ein Sockelteil der äußeren Anschlußelemente bildende Leiterbahnen aufgebracht werden; auf den Sockelteilen der äußeren An­ schlußelemente werden säulenartige Erhebungen aus einem leit­ fähigen Polymer gebildet, auf den Kopf jeder säulenartigen Erhebung wird eine Kupferschicht aufgebracht und auf der Kup­ ferschicht jeder säulenartigen Erhebung ein mindestens außen metallenes Kügelchen angebracht.
Besonders vorteilhaft wegen des relativ geringen Fertigungs­ aufwandes läßt sich dieses Verfahren dann durchführen, wenn nach dem Erzeugen der säulenartigen Erhebungen unter Bildung einer weiteren Isolierschicht ein Kleber oder eine Klebefolie aufgetragen wird, und auf die weitere Isolierschicht und den Kopf der säulenartigen Erhebungen eine Kupferfolie aufge­ bracht wird; die Kupferfolie wird unter Bildung der einzelnen Kupferschichten auf den säulenartigen Erhebungen struktu­ riert.
Bei dem erfindungsgemäßen Verfahren lassen sich unterschied­ lich ausgeführte, mindestens außen metallene Kügelchen auf verschiedene Weise auf die Kupferschichten aufbringen. Als besonders vorteilhaft wird es wegen der guten Ausführbarkeit angesehen, wenn als mindestens außen metallene Kügelchen vor­ gefertigte Kügelchen verwendet werden und die Kügelchen auf die Kupferschichten aufgelötet oder leitend aufgeklebt wer­ den.
In gleicher Weise vorteilhaft erscheint es, wenn auf die Kup­ ferschichten eine Lotschicht aufgebracht wird und durch Um­ schmelzen aus der Lotschicht jeweils ein Lotkügelchen auf dem Kopf der säulenartigen Erhebungen erzeugt wird.
Weil es sich bei dem erfindungsgemäßen Verfahren besonders gut durchführen läßt, werden die säulenartigen Erhebungen durch Aufdrucken des leitenden Polymer erzeugt.
Ferner erscheint es vorteilhaft, wenn auf die freien elektri­ schen Anschlußflächen und auf die erste Isolierschicht eine Dünnfilmmetallisierung aufgebracht wird und durch Strukturie­ ren der Dünnfilmmetallisierung die Leiterbahnen gebildet wer­ den.
Ferner wird es wegen der guten Praktikabilität als vorteil­ haft angesehen, wenn die Verfahrensschritte an einem Wafer durchgeführt werden und nach dem Aufbringen der mindestens außen metallenen Kügelchen ein Zertrennen des Wafers unter Gewinnung der Halbleiterbauelemente erfolgt.
Dies führt zu einer wesentlichen Kostenreduzierung, weil die einzelnen Verfahrensschritte nicht individuell bei jedem Chip, sondern gewissermaßen im Chipverbund durchgeführt wer­ den, der von einem Wafer dargestellt wird.
Zur Erläuterung der Erfindung sind in den
Fig. 1 bis 11 die verschiedenen Verfahrensschritte bei der Durchführung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens und in den
Fig. 12 und 13 die wesentlichen Verfahrensschritte bei ei­ nem weiteren Ausführungsbeispiel des erfindungsgemäßen Ver­ fahrens dargestellt.
Die Fig. 1 zeigt einen Ausschnitt aus einem Chip 1, der in üblicher Weise mit elektrischen Anschlußflächen 2, die häufig auch als Pads bezeichnet werden, versehen ist. Von den vielen Anschlußflächen 2 ist in der Fig. 1 nur eine einzige der besseren Übersichtlichkeit halber dargestellt. Auf den Chip 1 ist eine Passivierungsschicht 3 in üblicher Weise so auf­ gebracht, daß sie die elektrischen Anschlußflächen 2 frei­ läßt.
Auf den soweit vorbereiteten Chip 1 wird in einem nächsten, in der Fig. 2 dargestellten Verfahrensschritt eine Metall­ schicht 4 aufgebracht. Das Aufbringen kann durch eine Dünn­ filmmetallisierung erfolgen, ggf. mit anschließender Ver­ stärkung der Schicht 4 auf galvanischem Wege. Die Schicht 4 kann auch als ein Mehrschichtsystem aufgebaut sein. Wie die Fig. 2 erkennen läßt, ist die Metallschicht 4 über den ge­ samten Chip 1 an seiner Oberseite aufgebracht.
Anschließend erfolgt - wie Fig. 3 zeigt - eine Strukturie­ rung der Metallschicht 4, wodurch Leiterbahnen 5 gebildet werden, die von den elektrischen Anschlußflächen 2 zu später noch näher beschriebenen Fußbereichen äußerer Anschlußele­ mente führen.
Die Fig. 4 läßt erkennen, daß nach dem Strukturieren der Me­ tallschicht 4 unter Bildung der Leiterbahnen 5 eine weitere Passivierungsschicht 6 auf den Chip 1 aufgebracht wird. Diese weitere Passivierungsschicht 6 deckt somit die Leiterbahnen 5 ab und verstärkt auch den Schutz der durch die erste Passi­ vierungsschicht 3 gegeben ist.
Die Fig. 5 läßt erkennen, daß danach die weitere Passivie­ rungsschicht 6 unter Bildung einer Öffnung 7 geöffnet wird, was fototechnisch oder durch Laseranwendung geschehen kann. Der Bereich der Leiterbahn 5 an der Öffnung 7 bildet ein Soc­ kelteil 8 im Fußbereich eines äußeren Anschlußelementes.
Vorzugsweise durch Drucken wird auf dem Sockelteil 8 eine säulenartige Erhebung 9 aus einem leitfähigen Polymer aufge­ bracht. Dies zeigt deutlich die Fig. 6.
Die Fig. 7 läßt erkennen, daß nach dem durch die Fig. 6 dargestellten Verfahrensschritt eine Schicht 10 aus einem Kleber aufgebracht wird. Darauf wird (vgl. Fig. 8) eine Kup­ ferfolie 11 unter Bildung einer elektrischen Verbindung mit dem Kopf 12 der säulenartigen Erhebung 9 aufgeklebt. Es ist aber auch möglich, ausgehend von dem Verfahrensstand gemäß Fig. 6 durch Auflaminieren einer Klebefolie oder kombinierten Kupfer-Klebe-Folie zu dem Halbleiterbauelement in einem Zu­ stand zu gelangen, wie ihn Fig. 8 zeigt.
Nachdem der Chip 1 soweit vorbereitet ist, wie es die Fig. 8 zeigt, wird die Kupferfolie 11 in der Weise strukturiert, daß Kupferschichten 13 auf dem Kopf 12 jeder säulenartigen Erhe­ bung 9 entstehen. Diese überkragen den Kopf 12.
Dann wird - wie Fig. 10 zeigt - im Bereich jeder Kupfer­ schicht 13 eine Lotschicht 14 aufgebracht, vorzugsweise auf­ gedruckt. Anschließend erfolgt - siehe Fig. 11 - ein Um­ schmelzen der Lotschicht 14 zu einem Lotkügelchen als metal­ lenem Kügelchen 15. Das Sockelteil 8, die säulenartige Erhe­ bung 9, die Kupferschicht 13 und das Kügelchen 15 bilden dann das äußere elektrische Anschlußelement 16.
Es ist aber auch möglich, auf das Halbleiterbauelement in ei­ nem Zustand gemäß Fig. 9 ein zumindest außen metallenes Kü­ gelchen aufzusetzen und es auf der Kupferschicht 13 leitend zu befestigen. Bei dem mindestens außen metallenen Kügelchen kann es sich um ein Kunststoffkügelchen handeln, das einen inneren Körper aus Kunststoff aufweist, der außen mit einer Metallschicht überzogen ist.
Ausgehend von dem Verfahrensstand gemäß Fig. 6 kann auf dem Kopf der säulenartigen Erhebungen 20 in bekannter Weise di­ rekt eine Lotschicht 21 aufgebracht werden - siehe (Fig. 12) -, die durch Umschmelzen ein Lotkügelchen 22 bildet, wie Fig. 13 zeigt. Allerdings sind hierbei die säulenartigen Erhebun­ gen etwas massiver als bei dem Verfahren nach den Fig. 1 bis 11 auszuführen. Dabei bilden dann das Sockelteil 8, die säulenartige Erhebung 20 und das Lotkügelchen 22 ein äußeres elektrisches Anschlußelement 23.

Claims (14)

1. Halbleiterbauelement im Chip-Format mit einem Chip (1), der
  • 1. auf mindestens einer Oberfläche mindestens eine erste Iso­ lierschicht (3) und von dieser Isolierschicht (3) freie elektrische Anschlußflächen (2) aufweist, mit
  • 2. auf der ersten Isolierschicht (3) verlaufenden Leiterbahnen (5), die
  • 3. jeweils von den elektrischen Anschlußflächen (2) zu Fuß­ bereichen äußerer Anschlußelemente (23) führen und je­ weils ein Sockelteil (8) der äußeren Anschlußelemente (23) bilden, mit
  • 4. jeweils einer säulenartigen Erhebung (20) aus einem leitfä­ higen Polymer auf den Sockelteilen (8) der äußeren An­ schlußelemente (23) und mit
  • 5. einem Lotkügelchen (22) auf dem Kopf (12) der jeweiligen säulenartigen Erhebung (20).
2. Halbleiterbauelement im Chip-Format mit einem Chip (1), der
  • 1. auf mindestens einer Oberfläche mindestens eine erste Iso­ lierschicht (3) und von dieser Isolierschicht (3) freie elektrische Anschlußflächen (2) aufweist, mit
  • 2. auf der ersten Isolierschicht (3) verlaufenden Leiterbahnen (5), die
  • 3. jeweils von den elektrischen Anschlußflächen (2) zu Fuß­ bereichen äußerer Anschlußelemente (16) führen und je­ weils ein Sockelteil (8) der äußeren Anschlußelemente (16) bilden, mit
  • 4. jeweils einer säulenartigen Erhebung (9) aus einem leitfä­ higen Polymer auf den Sockelteilen (8) der äußeren An­ schlußelemente (16), mit
  • 5. einer Kupferschicht (13) auf dem Kopf (12) jeder säulenar­ tigen Erhebung (9) und mit
  • 6. jeweils einem mindestens außen metallenen Kügelchen (15) auf der Kupferschicht (13) jeder säulenartigen Erhebung (9).
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß
  • 1. sich auf den Leiterbahnen (5) und auf der mindestens einen ersten Isolierschicht (3) eine weitere Isolierschicht (10) befindet, in die die säulenartigen Erhebungen (9) unter Freilassung ihres Kopfes (12) eingebettet sind, und
  • 2. die Kupferschicht (13) den Kopf (12) der säulenartigen Er­ hebungen (9) jeweils überkragend auch auf der weiteren Iso­ lierschicht (10) aufliegt.
4. Halbleiterbauelement nach Anspruch 2 oder 3,
  • 1. dadurch gekennzeichnet, daß die mindestens außen metallenen Kügelchen metallisierte Kunststoffkügelchen sind.
5. Halbleiterbauelement nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß
  • 1. die Leiterbahnen (5) durch Strukturieren einer Dünnfilmme­ tallisierung (4) auf den freien elektrischen Anschlußflä­ chen (2) und der ersten Isolierschicht (3) gebildete Strom­ bahnen sind.
6. Verfahren zum Herstellen eines Halbleiterbauelementes im Chip-Format mit einem Chip (1), bei dem
  • 1. auf mindestens eine Oberfläche des Chips (1) mindestens eine erste Isolierschicht (3) unter Freilassung elektri­ scher Anschlußflächen (2) aufgebracht wird,
  • 2. auf die mindestens eine erste Isolierschicht (3) von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente (23) führende und jeweils ein Soc­ kelteil (8) der äußeren Anschlußelemente (23) bildende Lei­ terbahnen (5) aufgebracht werden,
  • 3. auf den Sockelteilen (8) der äußeren Anschlußelemente (23) säulenartige Erhebungen aus einem leitfähigen Polymer ge­ bildet werden,
  • 4. auf dem Kopf (12) der säulenartigen Erhebungen (9) eine Schicht (21) aus Lotmaterial aufgebracht wird und
  • 5. durch Umschmelzen aus der Schicht (21) aus Lotmaterial je­ weils ein Lotkügelchen (22) auf dem Kopf (12) der säulenar­ tigen Erhebungen (9) erzeugt wird.
7. Verfahren zum Herstellen eines Halbleiterbauelementes im Chip-Format mit einem Chip (1), bei dem
  • 1. auf mindestens eine Oberfläche des Chips (1) mindestens eine erste Isolierschicht (3) unter Freilassung elektri­ scher Anschlußflächen (2) aufgebracht wird,
  • 2. auf die mindestens eine erste Isolierschicht (3) von den elektrischen Anschlußflächen zu jeweils einem Fußbereich äußerer Anschlußelemente (16) führende und jeweils ein Soc­ kelteil (8) der äußeren Anschlußelemente (16) bildende Lei­ terbahnen (5) aufgebracht werden,
  • 3. auf den Sockelteilen (8) der äußeren Anschlußelemente (16) säulenartige Erhebungen (9) aus einem leitfähigen Polymer gebildet werden,
  • 4. auf den Kopf (12) jeder säulenartigen Erhebung (9) eine Kupferschicht (13) aufgebracht wird und
  • 5. auf der Kupferschicht (13) jeder säulenartigen Erhebung (9) ein mindestens außen metallenes Kügelchen (15) angebracht wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
  • 1. nach dem Erzeugen der säulenartigen Erhebungen (9) unter Bildung einer weiteren Isolierschicht (10) ein Kleber oder eine Klebefolie aufgetragen wird,
  • 2. auf die weitere Isolierschicht (10) und den Kopf (12) der säulenartigen Erhebungen (9) eine Kupferfolie (11) aufge­ bracht wird und
  • 3. die Kupferfolie (11) unter Bildung der einzelnen Kupfer­ schichten (13) auf den säulenartigen Erhebungen (9) struk­ turiert wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
  • 1. nach dem Erzeugen der säulenartigen Erhebungen eine kombi­ nierte Kupfer-Klebe-Folie auflaminiert wird und
  • 2. die Kupferfolie unter Bildung der einzelnen Kupferschichten auf den säulenförmigen Erhebungen strukturiert wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß
  • 1. als mindestens außen metallene Kügelchen vorgefertigte Kü­ gelchen verwendet werden und
  • 2. die Kügelchen auf die Kupferschichten aufgelötet oder lei­ tend aufgeklebt werden.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß
  • 1. auf die Kupferschichten (13) eine Lotschicht (14) aufge­ bracht wird und
  • 2. durch Umschmelzen aus der Lotschicht (14) jeweils ein Lot­ kügelchen (15) auf dem Kopf (12) der säulenartigen Erhebun­ gen (9) erzeugt wird.
12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß
  • 1. die säulenartigen Erhebungen (9) durch Aufdrucken des lei­ tenden Polymer erzeugt werden.
13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß
  • 1. auf die freien elektrischen Anschlußflächen (2) und auf die erste Isolierschicht (3) eine Dünnfilmmetallisierung (4) aufgebracht wird und
  • 2. durch Strukturieren der Dünnfilmmetallisierung (4) die Lei­ terbahnen (5) gebildet werden.
14. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß
  • 1. die Verfahrensschritte an einem Wafer durchgeführt werden und
  • 2. nach dem Aufbringen der mindestens außen metallenen Kügel­ chen ein Zertrennen des Wafers unter Gewinnung der Halblei­ terbauelemente erfolgt.
DE19841996A 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung Expired - Fee Related DE19841996B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19841996A DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
PCT/DE1999/002861 WO2000014799A1 (de) 1998-09-04 1999-09-03 Halbleiterbauelement im chip-format und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19841996A DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE19841996A1 true DE19841996A1 (de) 2000-03-16
DE19841996B4 DE19841996B4 (de) 2004-02-12

Family

ID=7880893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19841996A Expired - Fee Related DE19841996B4 (de) 1998-09-04 1998-09-04 Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE19841996B4 (de)
WO (1) WO2000014799A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130290A1 (de) * 2001-06-26 2003-01-09 Pac Tech Gmbh Verfahren zur Herstellung einer Substratanordnung
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
EP0690490A2 (de) * 1989-12-18 1996-01-03 Epoxy Technology, Inc. Flip-Chip-Technologie, wobei elektrisch leitende Polymere und Dielektrika angewendet werden
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package
US5656863A (en) * 1993-02-18 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Resin seal semiconductor package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5281604A (en) * 1993-04-23 1994-01-25 American Cyanamid Company Angiotensin II receptor blocking 2,3,6-substituted quinazolinones

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
EP0690490A2 (de) * 1989-12-18 1996-01-03 Epoxy Technology, Inc. Flip-Chip-Technologie, wobei elektrisch leitende Polymere und Dielektrika angewendet werden
US5656863A (en) * 1993-02-18 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Resin seal semiconductor package
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 9-17795 A, In: Patent Abstracts of Japan *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads
DE10130290A1 (de) * 2001-06-26 2003-01-09 Pac Tech Gmbh Verfahren zur Herstellung einer Substratanordnung
US6955943B2 (en) 2001-06-26 2005-10-18 Pac Tech-Packaging Technologies Gmbh Method for producing a substrate arrangement
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
US6851598B2 (en) 2001-07-25 2005-02-08 Infineon Technologies Ag Electronic component with a semiconductor chip and method for producing the electronic component

Also Published As

Publication number Publication date
WO2000014799A1 (de) 2000-03-16
DE19841996B4 (de) 2004-02-12

Similar Documents

Publication Publication Date Title
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP1097478B1 (de) Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE19841996A1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE202009009950U1 (de) Elektronische Baugruppe
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE10139985A1 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102010064453B4 (de) Verfahren zum Herstellen eines Chip-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8339 Ceased/non-payment of the annual fee